KR101690626B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101690626B1
KR101690626B1 KR1020147023547A KR20147023547A KR101690626B1 KR 101690626 B1 KR101690626 B1 KR 101690626B1 KR 1020147023547 A KR1020147023547 A KR 1020147023547A KR 20147023547 A KR20147023547 A KR 20147023547A KR 101690626 B1 KR101690626 B1 KR 101690626B1
Authority
KR
South Korea
Prior art keywords
semiconductor
adhesive
connection
semiconductor device
group
Prior art date
Application number
KR1020147023547A
Other languages
English (en)
Other versions
KR20140117611A (ko
Inventor
가즈타카 혼다
아키라 나가이
마코토 사토
Original Assignee
히타치가세이가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/JP2012/075412 external-priority patent/WO2013125086A1/ja
Application filed by 히타치가세이가부시끼가이샤 filed Critical 히타치가세이가부시끼가이샤
Publication of KR20140117611A publication Critical patent/KR20140117611A/ko
Application granted granted Critical
Publication of KR101690626B1 publication Critical patent/KR101690626B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C09J11/06—Non-macromolecular additives organic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0233—Sheets, foils
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/20—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the epoxy compounds used
    • C08G59/32—Epoxy compounds containing three or more epoxy groups
    • C08G59/38—Epoxy compounds containing three or more epoxy groups together with di-epoxy compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/04—Oxygen-containing compounds
    • C08K5/09—Carboxylic acids; Metal salts thereof; Anhydrides thereof
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C09J163/04—Epoxynovolacs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Wire Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

반도체 칩 및 배선 회로 기판의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치, 또는 복수의 반도체 칩의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치의 제조 방법으로서, 상기 접속부 중 적어도 일부를, 하기 식(1)으로 표시되는 기를 가지는 화합물을 함유하는 반도체용 접착제를 사용하여 봉지(封止)하는 공정을 포함하는, 반도체 장치의 제조 방법.
[화학식 1]
Figure 112014079764103-pct00017

[식 중, R1은, 전자 공여성기를 나타낸다.]

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND PRODUCTION METHOD THEREFOR}
본 발명은, 반도체용 접착제를 사용한 반도체 장치의 제조 방법, 및 상기 제조 방법에 의해 얻어지는 반도체 장치에 관한 것이다.
종래, 반도체 칩과 기판을 접속하기 위해서는, 금 와이어 등의 금속 세선을 사용하는 와이어 본딩 방식이 널리 적용되고 있다. 한편, 반도체 장치에 대한 고기능화, 고집적화, 고속화 등의 요구에 대응하기 위하여, 반도체 칩 또는 기판에 범프(bump)로 불리는 도전성 돌기를 형성하여, 반도체 칩과 기판을 직접 접속하는 플립 칩(flip chip) 접속 방식(FC 접속 방식)의 사용이 확대되고 있다.
예를 들면, 반도체 칩 및 기판 사이의 접속에 있어서, BGA(Ball Grid Array), CSP(Chip Size Package) 등에 활발하게 사용되고 있는 COB(Chip On Board)형의 접속 방식도 FC 접속 방식에 해당한다. 또한, FC 접속 방식은, 반도체 칩상에 접속부(범프나 배선)를 형성하여, 반도체 칩 사이를 접속하는 COC(Chip On Chip) 형의 접속 방식에도 널리 사용되고 있다(예를 들면, 특허 문헌 1 참조).
또한, 소형화, 박형화, 고기능화가 더욱 강하게 요구되는 패키지에서는, 전술한 접속 방식을 적층·다단화한 칩 스택형 패키지나 POP(Package On Package), TSV(Through-Silicon Via) 등도 널리 보급되기 시작하고 있다. 이와 같은 적층·다단화 기술은, 반도체 칩 등을 3차원적으로 배치하므로, 2차원적으로 배치하는 방법과 비교하여 패키지를 작게 할 수 있다. 또한, 반도체의 성능 향상, 노이즈 저감, 실장 면적의 삭감, 전력 절약화에도 유효하므로, 차세대의 반도체 배선 기술로서 주목받고 있다.
그런데, 상기 접속부(범프나 배선)에 사용되는 주된 금속으로서는, 땜납, 주석, 금, 은, 동, 니켈 등이 있으며, 이들 복수 종류를 포함한 도전 재료도 사용되고 있다. 접속부에 사용되는 금속은, 표면이 산화하여 산화막이 생성되거나, 표면에 산화물 등의 불순물이 부착되는 것에 의해, 접속부의 접속면에 불순물이 생기는 경우가 있다. 이와 같은 불순물이 잔존하면, 반도체 칩 및 기판 사이나 2개의 반도체 칩 사이에서의 접속성·절연 신뢰성이 저하되고, 전술한 접속 방식을 채용하는장점이 훼손될 우려가 있다.
또한, 이들 불순물의 발생을 억제하는 방법으로서, OSP(Organic Solderbility Preservatives) 처리 등으로 알려진 접속부를 산화 방지막으로 코팅하는 방법이 있지만, 이 산화 방지막은 접속 프로세스 시의 땜납 젖음성의 저하, 접속성의 저하 등의 원인이 되는 경우가 있다.
이에, 전술한 산화막이나 불순물을 제거하는 방법으로서, 반도체 재료에 플럭스제를 함유시키는 방법이 제안되어 있다(예를 들면, 특허 문헌 2∼5 참조).
일본공개특허 제2008-294382호 공보 일본공개특허 제2001-223227호 공보 일본공개특허 제2002-283098호 공보 일본공개특허 제2005-272547호 공보 일본공개특허 제2006-169407호 공보
일반적으로 접속부끼리의 접속에는, 접속성·절연 신뢰성을 충분히 확보하는 관점에서, 금속 접합이 사용되고 있다. 반도체 재료가 플럭스 활성(금속 표면의 산화막이나 불순물의 제거 효과)을 충분히 가지고 있지 않은 경우, 금속 표면의 산화막이나 불순물을 제거하지 못하여, 양호한 금속-금속 접합이 형성되지 않아, 통전이 확보되지 않는 경우가 있다.
또한, 상기 반도체 장치의 제조 프로세스에 있어서는, 접속 시간(본딩 시간)의 단축화가 요구되고 있다. 접속 시간(본딩 시간)의 단축화가 가능하게 되면, 생산성을 향상시킬 수 있다. 그러나, 일반적으로, 접속 시간을 단축화하면 접속 신뢰성이 저하되는 경우가 있다.
본 발명은, 보다 단시간에 신뢰성이 우수한 반도체 장치를 보다 많이 제조할 수 있는 반도체 장치의 제조 방법, 및 상기 제조 방법에 의해 얻어지는 반도체 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 태양은, 반도체 칩 및 배선 회로 기판의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치, 또는 복수의 반도체 칩의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치의 제조 방법으로서, 상기 접속부 중 적어도 일부를, 하기 식(1)으로 표시되는 기를 가지는 화합물을 함유하는 반도체용 접착제를 사용하여 봉지(封止)하는 공정(이하, 경우에 따라 「봉지 공정」이라고 함)을 구비하는, 반도체의 제조 방법에 관한 것이다.
[화학식 1]
Figure 112014079764103-pct00001
[식 중, R1은, 전자 공여성기를 나타낸다.]
본 태양에 있어서는, 식(1)으로 표시되는 기를 가지는 화합물을 함유하는 반도체용 접착제를 사용하여 접속부를 봉지함으로써, 단시간에 고신뢰성의 반도체 장치를 제조할 수 있다.
식(1)으로 표시되는 기를 가지는 화합물은, 카르복실기를 2개 가지는 화합물인 것이 바람직하다. 카르복실기를 2개 가지는 화합물은, 카르복실기를 1개 가지는 화합물과 비교하여, 접속 시의 고온에 의해서도 휘발하기 어렵고, 보이드(void)의 발생을 한층 억제할 수 있다. 또한, 카르복실기를 2개 가지는 화합물을 사용하면, 카르복실기를 3개 이상 가지는 화합물을 사용한 경우와 비교하여, 보관시·접속 작업 시 등에 있어서의 반도체용 접착제의 점도 상승을 한층 억제할 수 있고, 반도체 장치의 접속 신뢰성을 한층 향상시킬 수 있다.
식(1)으로 표시되는 기를 가지는 화합물은, 하기 식(2)으로 표시되는 화합물인 것이 바람직하다.
[화학식 2]
Figure 112014079764103-pct00002
[식 중, R1은 전자 공여성기를 나타내고, R2는 수소 원자 또는 전자 공여성기를 나타내고, n은 0∼15의 정수를 나타내고, 복수 존재하는 R2는 서로 동일할 수도 있고 상이할 수도 있다.]
식(1)으로 표시되는 기를 가지는 화합물은, 하기 식(3)으로 표시되는 화합물인 것이 더욱 바람직하다.
[화학식 3]
Figure 112014079764103-pct00003
[식 중, R1은 전자 공여성기를 나타내고, R2는 수소 원자 또는 전자 공여성기를 나타내고, m은 0∼10의 정수를 나타낸다.]
식(3)에서의 m은, 0∼5의 정수인 것이 바람직하다. m이 5 이하이면 한층 우수한 접속 신뢰성을 얻을 수 있다.
식(1)으로 표시되는 기를 가지는 화합물의 융점은, 150℃ 이하인 것이 바람직하다. 이와 같은 화합물은, 보다 단시간에 용융되어 플럭스 활성을 발현시킬 수 있으므로, 보다 단시간에 접속 신뢰성이 우수한 반도체 장치를 제조할 수 있다.
상기 전자 공여성기는, 탄소수 1∼10의 알킬기인 것이 바람직하다. 전자 공여성기가 탄소수 1∼10의 알킬기이면, 발명의 효과가 한층 현저하게 나타난다.
상기 반도체용 접착제는, 중량 평균 분자량 10000 이상의 고분자 성분을 더 함유할 수도 있다. 상기 고분자 성분에 의하면, 반도체용 접착제의 필름 형성성이향상되므로, 봉지 공정에서의 작업성의 향상을 도모할 수 있다. 또한, 고분자 성분에 의하면, 반도체용 접착제의 경화물에 내열성을 부여할 수 있다. 또한, 고분자 성분을 함유하는 반도체용 접착제에 있어서는, 상기 식(1)으로 표시되는 기를 가지는 화합물에 의한 본 발명의 효과가 한층 현저하게 나타나다.
상기 반도체용 접착제의 형상은, 필름형인 것이 바람직하다. 이에 따라, 봉지 공정에서의 작업성이 향상된다. 필름형이면, 웨이퍼 상에 접착하여, 일괄적으로 다이싱(dicing)하는 것이 가능하며, 언더필(underfill)이 공급된 개편화(個片化) 칩이 간략화된 공정에서 다량으로 생산할 수 있으므로, 생산성도 향상된다.
본 발명의 다른 태양는, 상기 제조 방법에 의해 얻어지는, 반도체 장치에 관한 것이다. 본 발명의 반도체 장치는, 우수한 접속 신뢰성을 가진다.
본 발명에 의하면, 보다 단시간에 신뢰성이 우수한 반도체 장치를 보다 많이 제조할 수 있는 반도체 장치의 제조 방법, 및 상기 제조 방법에 의해 얻어지는 반도체 장치가 제공된다
도 1은 본 발명의 반도체 장치의 일 실시형태를 나타낸 모식 단면도이다.
도 2는 본 발명의 반도체 장치의 다른 일 실시형태를 나타낸 모식 단면도이다.
도 3은 본 발명의 반도체 장치의 다른 일 실시형태를 나타낸 모식 단면도이다.
도 4는 본 발명의 반도체 장치의 제조 방법의 일 실시형태를 모식적으로 나타낸 공정 단면도이다.
이하에서, 경우에 따라 도면을 참조하면서 본 발명의 바람직한 실시형태에 대하여 상세하게 설명한다. 그리고, 도면 중, 동일하거나 또는 상당 부분에는 동일한 부호를 부여하고, 중복되는 설명은 생략한다. 또한, 상하 좌우 등의 위치 관계는, 특별히 언급하지 않는 한 도면에 나타낸 위치 관계에 기초한 것으로 한다. 또한, 도면의 치수 비율은 도시한 비율로 한정되는 것은 아니다.
<반도체 장치>
본 실시형태의 반도체 장치에 대하여, 도 1 및 2를 사용하여 이하에서 설명한다. 도 1은, 본 발명의 반도체 장치의 일 실시형태를 나타낸 모식 단면도이다. 도 1의 (a)에 나타낸 바와 같이, 반도체 장치(100)는, 서로 대향하는 반도체 칩(10) 및 기판(회로 배선 기판)(20)과, 반도체 칩(10) 및 기판(20)의 서로 대향하는 면에 각각 배치된 배선(15)과, 반도체 칩(10) 및 기판(20)의 배선(15)을 서로 접속하는 접속 범프(30)와, 반도체 칩(10) 및 기판(20) 사이의 공극에 간극없이 충전된 접착 재료(40)를 가지고 있다. 반도체 칩(10) 및 기판(20)은, 배선(15) 및 접속 범프(30)에 의해 플립 칩 접속되어 있다. 배선(15) 및 접속 범프(30)는, 접착 재료(40)에 의해 봉지되어 있어 외부 환경으로부터 차단되어 있다. 접착 재료(40)는, 후술하는 반도체용 접착제의 경화물이다.
도 1의 (b)에 나타낸 바와 같이, 반도체 장치(200)는, 서로 대향하는 반도체 칩(10) 및 기판(20)과, 반도체 칩(10) 및 기판(20)의 서로 대향하는 면에 각각 배치된 범프(32)와 반도체 칩(10) 및 기판(20) 사이의 공극에 간극없이 충전된 접착 재료(40)을 가지고 있다. 반도체 칩(10) 및 기판(20)은, 대향하는 범프(32)가 서로 접속됨으로써 플립 칩 접속되어 있다. 범프(32)는, 접착 재료(40)에 의해 봉지되어 있어 외부 환경으로부터 차단되어 있다.
도 2는, 본 발명의 반도체 장치의 다른 일실시형태를 나타낸 모식 단면도이다. 도 2의 (a)에 나타낸 바와 같이, 반도체 장치(300)는, 2개의 반도체 칩(10)이 배선(15) 및 접속 범프(30)에 의해 플립 칩 접속되어 있는 점을 제외하고, 반도체 장치(100)와 동일하다. 도 2의 (b)에 나타낸 바와 같이, 반도체 장치(400)는, 2개의 반도체 칩(10)이 범프(32)에 의해 플립 칩 접속되어 있는 점을 제외하고, 반도체 장치(200)와 동일하다.
반도체 칩(10)으로서는, 특별히 한정되지 않고, 실리콘, 게르마늄 등의 동일 종류의 원소로 구성되는 원소 반도체, 갈륨 비소, 인듐인 등의 화합물 반도체를 사용할 수 있다.
기판(20)으로서는, 회로 기판이면 특별히 제한은 없고, 유리 에폭시, 폴리이미드, 폴리에스테르, 세라믹, 에폭시, 비스말레이미드트리아진 등을 주된 성분으로 하는 절연 기판의 표면에, 금속막의 불필요한 개소를 에칭 제거하여 형성된 배선(배선 패턴)(15)을 가지는 회로 기판, 상기 절연 기판의 표면에 금속 도금 등에 의해 배선(15)이 형성된 회로 기판, 상기 절연 기판의 표면에 도전성 물질을 인쇄하여 배선(15)이 형성된 회로 기판을 사용할 수 있다.
배선(15)이나 범프(32) 등의 접속부는, 주성분으로서, 금, 은, 동, 땜납(주성분은, 예를 들면, 주석-은, 주석-납, 주석-비스무트, 주석-동, 주석-은-동), 니켈, 주석, 납 등을 함유하고 있고, 복수의 금속을 함유하고 있어도 된다.
상기 금속 중에서도, 접속부의 전기 전도성·열전도성이 우수한 패키지를 형성하는 관점에서, 금, 은 및 동이 바람직하고, 은 및 동이 더욱 바람직하다. 비용이 저감된 패키지를 형성하는 관점에서, 염가인 점을 고려하여 은, 동 및 땜납이 바람직하고, 동 및 땜납이 보다 바람직하고, 땜납이 더욱 바람직하다. 실온에 있어서 금속의 표면에 산화막이 형성되면 생산성이 저하되는 경우나 비용이 증가하는 경우가 있으므로, 산화막의 형성을 억제하는 관점에서, 금, 은, 동 및 땜납이 바람직하고, 금, 은, 땜납이 보다 바람직하고, 금, 은이 더욱 바람직하다.
상기 배선(15) 및 범프(32)의 표면에는, 금, 은, 동, 땜납(주성분은, 예를 들면, 주석-은, 주석-납, 주석-비스무트, 주석-동), 주석, 니켈 등을 주된 성분으로 하는 금속층이, 예를 들면, 도금에 의해 형성되어 있어도 된다. 이 금속층은 단일 성분만으로 구성되어 있어도 되고, 복수의 성분으로 구성되어 있어도 된다. 또한, 상기 금속층은, 단층 또는 복수의 금속층이 적층된 구조를 가지고 있어도 된다.
또한, 본 실시형태의 반도체 장치는, 반도체 장치(100∼400)에 나타낸 바와 같은 구조(패키지)가 복수 적층되어 있어도 된다. 이 경우에, 반도체 장치(100∼400)는, 금, 은, 동, 땜납(주성분은, 예를 들면, 주석-은, 주석-납, 주석-비스무트, 주석-동, 주석-은-동), 주석, 니켈 등을 포함하는 범프나 배선으로 서로 전기적으로 접속되어 있어도 된다.
반도체 장치를 복수 적층하는 방법으로서는, 도 3에 나타낸 바와 같이, 예를 들면, TSV(Through-Silicon Via) 기술을 예로 들 수 있다. 도 3은, 본 발명의 반도체 장치의 다른 일실시형태를 나타낸 모식 단면도이며, TSV 기술을 이용한 반도체 장치이다. 도 3에 나타낸 반도체 장치(500)에서는, 인터포저(50) 상에 형성된 배선(15)이 반도체 칩(10)의 배선(15)과 접속 범프(30)를 통하여 접속됨으로써, 반도체 칩(10)과 인터포저(50)는 플립 칩 접속되어 있다. 반도체 칩(10)과 인터포저(50)의 사이의 공극에는 접착 재료(40)가 간극없이 충전되어 있다. 상기 반도체 칩(10)에서의 인터포저(50)와는 반대측의 표면 상에는, 배선(15), 접속 범프(30) 및 접착 재료(40)를 통하여 반도체 칩(10)이 반복적으로 적층되어 있다. 반도체 칩(10)의 표면 배면에서의 패턴면의 배선(15)은, 반도체 칩(10)의 내부를 관통하는 구멍 내에 충전된 관통 전극(34)에 의해 서로 접속되어 있다. 그리고, 관통 전극(34)의 재질로서는, 동, 알루미늄 등을 사용할 수 있다.
이와 같은 TSV 기술에 의하여, 통상은 사용되지 않는 반도체 칩의 배면으로부터도 신호를 취득하는 것이 가능하게 된다. 또한, 반도체 칩(10) 내에 관통 전극(34)을 수직으로 통과시키기 위해, 대향하는 반도체 칩(10) 간이나 반도체 칩(10) 및 인터포저(50) 사이의 거리를 짧게 하여, 유연한 접속이 가능하다. 본 실시형태의 반도체용 접착제는, 이와 같은 TSV 기술에 있어서, 대향하는 반도체 칩(10) 간이나, 반도체 칩(10) 및 인터포저(50)의 사이의 반도체용 접착제로서 적용할 수 있다.
또한, 에리어범프칩 기술 등의 자유도가 높은 범프 형성 방법에서는, 인터포저를 개재하지 않은 그대로 반도체 칩을 마더 보드에 직접 실장할 수 있다. 본 실시형태의 반도체용 접착제는, 이와 같은 반도체 칩을 마더 보드에 직접 실장하는 경우에도 적용할 수 있다. 그리고, 본 실시형태의 반도체용 접착제는, 2개의 배선 회로 기판을 적층하는 경우에, 기판 사이의 공극을 봉지할 때도 적용할 수 있다.
<반도체 장치의 제조 방법>
본 실시형태에서는, 예를 들면, 다음과 같이 하여 반도체 장치를 제조할 수 있다. 먼저, 회로가 형성된 기판(회로 기판)을 준비한다. 다음으로, 회로 기판에 반도체용 접착제를, 반도체용 접착제층이 배선 및 접속 범프를 충전하도록 공급하여 회로 부재를 얻는다. 반도체용 접착제층을 회로 기판에 형성한 후, 반도체 칩의 땜납 범프와 기판의 동 배선을 플립 칩 본더 등의 접속 장치를 사용하여, 위치 맞춤한 후, 반도체 칩과 기판을 땜납 범프의 융점 이상의 온도에서 가열하면서 가압하여(접속부에는 땜납을 사용하는 경우에는, 땜납 부분에 240℃ 이상으로 가열하는 것이 바람직하다), 반도체 칩과 기판을 접속하는 동시에, 반도체용 접착제층의 경화물에 의해 접속부를 봉지한다. 상기 반도체용 접착제층은, 하기 식(1)으로 표시되는 기를 가지는 화합물을 함유한다.
[화학식 4]
Figure 112014079764103-pct00004
[식 중, R1은, 전자 공여성기를 나타낸다.]
본 실시형태의 반도체 장치의 제조 방법에 대하여, 보다 구체적으로, 도 4를 사용하여 이하에서 설명한다. 도 4는, 본 발명의 반도체 장치의 제조 방법의 일 실시형태를 모식적으로 나타낸 공정 단면도이다.
먼저, 도 4의 (a)에 나타낸 바와 같이, 배선(15)을 가지는 기판(20) 상에, 접속 범프(30)를 형성하는 위치에 개구를 가지는 솔더 레지스트(60)를 형성한다. 이 솔더 레지스트(60)는 반드시 설치할 필요는 없다. 그러나, 기판(20) 상에 솔더 레지스트를 설치함으로써, 배선(15) 사이의 브리지의 발생을 억제하여, 접속 신뢰성·절연 신뢰성을 향상시킬 수 있다. 솔더 레지스트(60)는, 예를 들면, 시판 중인 패키지용 솔더 레지스트용 잉크를 사용하여 형성할 수 있다. 시판 중인 패키지용 솔더 레지스트용 잉크로서는, 구체적으로는, SR 시리즈(히타치 카세이 고교 가부시키가이샤 제조, 상품명) 및 PSR4000-AUS 시리즈(타이요 잉크제조(주) 제조, 상품명)를 예로 들 수 있다.
다음으로, 도 4의 (a)에 나타낸 바와 같이, 솔더 레지스트(60)의 개구에 접속 범프(30)를 형성한다. 그리고, 도 4의 (b)에 나타낸 바와 같이, 접속 범프(30) 및 솔더 레지스트(60)가 형성된 기판(20) 상에, 필름형 반도체용 접착제(이하, 경우에 따라 「필름형 접착제」라고 함)(41)를 접착한다. 필름형 접착제(41)를 접착하는 것은, 가열 프레스, 롤 라미네이트, 진공 라미네이트 등에 의해 행할 수 있다. 필름형 접착제(41)의 공급 면적이나 두께는, 반도체 칩(10) 및 기판(20)의 사이즈나, 접속 범프(30)의 높이에 따라 적절하게 설정된다.
상기한 바와 같이 필름형 접착제(41)를 기판(20)에 접착한 후, 반도체 칩(10)의 배선(15)과 접속 범프(30)를 플립 칩 본더 등의 접속 장치를 사용하여, 위치맞춤시킨다. 이어서, 반도체 칩(10)과 기판(20)을 접속 범프(30)의 융점 이상의 온도로 가열하면서 압착(壓着)하고, 도 4의 (c)에 나타낸 바와 같이, 반도체 칩(10)과 기판(20)을 접속하는 동시에, 필름형 접착제(41)의 경화물인 접착 재료(40)에 의해, 반도체 칩(10) 및 기판(20) 사이의 공극을 봉지 충전한다. 이로써, 반도체 장치(600)를 얻을 수 있다.
본 실시형태의 반도체 장치의 제조 방법에서는, 위치맞춤을 행한 후에 가고정하고(반도체용 접착제를 개재하고 있는 상태), 리플로우(reflow) 로(爐)에서 가열 처리함으로써, 접속 범프(30)를 용융시켜 반도체 칩(10)과 기판(20)을 접속할 수도 있다. 가고정의 단계에서는, 금속 접합을 형성하는 것이 반드시 필요한 것은 아니므로, 전술한 바와 같이 가열하면서 압착하는 방법에 비해 낮은 하중, 단시간, 낮은 온도에 의해 압착하면 되므로, 생산성이 향상되는 동시에 접속부의 열화를 억제할 수 있다.
또한, 반도체 칩(10)과 기판(20)을 접속한 후, 오븐 등으로 가열 처리 공정(큐어 공정)을 행하여, 접속 신뢰성·절연 신뢰성을 더욱 높일 수도 있다. 가열 온도는, 필름형 접착제의 경화가 진행되는 온도인 것이 바람직하고, 완전히 경화되는 온도인 것이 더욱 바람직하다. 가열 온도, 가열 시간은 적절하게 설정된다.
큐어 공정에서는, 접속체을 가열하여 반도체용 접착제의 경화를 촉진시킨다. 큐어 공정에서의 가열 온도, 가열 시간, 큐어 공정 후의 반도체용 접착제의 경화 반응 비율은, 경화물인 접착 재료가 반도체 장치의 신뢰성을 만족시키는 물성을 발휘하면 특별히 한정되지 않는다.
큐어 공정에서의 가열 온도 및 가열 시간은, 반도체용 접착제의 경화 반응이 진행하도록 적절하게 설정되고, 반도체용 접착제가 완전히 경화되도록 설정되는 것이 바람직하다. 가열 온도는, 휨이 저감되는 관점에서, 가능한 한 낮은 온도인 것이 바람직하다. 가열 온도는, 100∼200 ℃가 바람직하고, 110∼190 ℃가 보다 바람직하고, 120∼180 ℃가 더욱 바람직하다. 가열 시간은, 0.1∼10 시간이 바람직하고, 0.1∼8 시간이 보다 바람직하고, 0.1∼5 시간이 더욱 바람직하다. 큐어 공정 시에 반도체용 접착제의 미반응분을 가능한 한 반응시키는 것이 바람직하고, 큐어 공정 후의 경화 반응 비율은 95% 이상이 바람직하다. 큐어 공정에서의 가열은, 오븐 등의 가열 장치를 사용하여 행할 수 있다.
그리고, 본 실시형태의 반도체 장치의 제조 방법에서는, 필름형 접착제(41)를 반도체 칩(10)에 접착한 후에 기판(20)을 접속해도 된다. 또한, 반도체 칩(10) 및 기판(20)을 배선(15) 및 접속 범프(30)에 의해 접속한 후, 반도체 칩(10) 및 기판(20) 사이의 공극에 페이스트상(狀)의 반도체용 접착제를 충전하고, 경화시켜도된다.
생산성이 향상되는 관점에서, 복수의 반도체 칩(10)이 연결된 반도체 웨이퍼에 반도체용 접착제를 공급한 후, 다이싱하여 개편화하는 것에 의해, 반도체 칩(10) 상에 반도체용 접착제가 공급된 구조체를 얻어도 된다. 또한, 반도체용 접착제가 페이스트상인 경우에는, 특별히 제한되는 것은 아니지만, 스핀 코팅 등의 도포 방법에 의해, 반도체 칩(10) 상의 배선이나 범프를 매립하여, 두께를 균일화시키면 된다. 이 경우에, 수지의 공급량이 일정하게 되므로 생산성이 향상되는 동시에, 매립 부족에 의한 보이드의 발생 및 다이싱성의 저하를 억제할 수 있다. 한편, 반도체용 접착제가 필름형인 경우에는, 특별히 제한되는 것은 아니지만, 가열 프레스, 롤 라미네이트 및 진공 라미네이트 등의 접착 방식에 의해 반도체 칩(10) 상의 배선이나 범프를 매립하도록 필름형 반도체용 접착제를 공급하면 된다. 이 경우에, 수지의 공급량이 일정하게 되므로 생산성이 향상되고, 매립 부족에 의한 보이드의 발생 및 다이싱성의 저하를 억제할 수 있다.
그리고, 페이스트상의 반도체용 접착제를 스핀 코팅하는 방법과 비교하여, 필름형 반도체용 접착제를 라미네이팅하는 방법에 의하면, 공급 후의 반도체용 접착제의 평탄성이 양호하게 되는 경향이 있다. 그러므로, 반도체용 접착제의 형태로서는, 필름형이 바람직하다. 또한, 필름형 접착제는, 다양한 프로세스에 대한 적용성, 취급성 등도 우수하다.
또한, 필름형 접착제를 라미네이팅함으로써 반도체용 접착제를 공급하는 방법에서는, 반도체 장치의 접속성이 한층 용이하게 확보할 수 있는 경향이 있다. 그 이유에 대하여, 확실하지 않지만, 본 발명자들은 다음과 같이 생각하고 있다. 즉, 본 실시형태에서는, 플럭스제는, 융점이 낮은 경향이 있고, 플럭스 활성이 발현하기 쉬운 경향이 있다. 그러므로, 예를 들면, 기판(20)의 접속 범프(30)가 산화막으로 피복되어 있다고 해도, 필름형 접착제를 기판(20) 상에 라미네이팅할 때의 가열에 의해 플럭스 활성이 발현하여, 접속 범프(30)의 표면의 산화막 중 적어도 일부가 환원 제거되는 것으로 여겨진다. 이 환원 제거에 의해, 필름형 접착제가 공급된 시점에서 접속 범프(30) 중 적어도 일부가 노출되고, 이것이 접속성의 향상에 기여하고 있는 것으로 여겨진다.
접속 하중은, 접속 범프(30)의 수나 높이의 불균일, 가압에 의한 접속 범프(30), 또는 접속부의 범프를 받는 배선의 변형량을 고려하여 설정된다. 접속 온도는, 접속부의 온도가 접속 범프(30)의 융점 이상인 것이 바람직하지만, 각각의 접속부(범프나 배선)의 금속 접합이 형성되는 온도이면 된다. 접속 범프(30)가 땜납 범프인 경우에는, 약 240℃ 이상이 바람직하다. 또한, 접속 온도는, 500℃ 이하라도 되고, 400℃ 이하라도 된다.
접속 시의 접속 시간은, 접속부의 구성 금속에 따라 상이하지만, 생산성이 향상되는 관점에서 단시간일수록 바람직하다. 접속 범프(30)가 땜납 범프인 경우, 접속 시간은 20초 이하가 바람직하고, 10초 이하가 보다 바람직하고, 5초 이하가 보다 바람직하고, 4초 이하가 더욱 바람직하고, 3초 이하가 특히 바람직하다. 동-동 또는 동-금의 금속 접속의 경우에는, 접속 시간은 60초 이하가 바람직하다.
전술한 다양한 패키지 구조의 플립 칩 접속부에 있어서도, 본 실시형태의 반도체용 접착제는, 우수한 내(耐)리플로우성 및 접속 신뢰성을 나타낸다.
이상, 본 발명의 바람직한 실시형태에 대하여 설명하였으나, 본 발명은 상기 실시형태로 한정되는 것은 아니다.
이하에서, 본 발명에서 사용하는 반도체용 접착제의 일 태양에 대하여 설명한다.
<반도체용 접착제>
본 실시형태의 반도체용 접착제는, 하기 식(1)으로 표시되는 기를 가지는 화합물(이하, 경우에 따라 「(c) 성분」이라고 함)을 함유한다. 또한, 접착성의 관점에서, 열경화 성분을 포함하는 것이 바람직하다. 열경화 성분은 특별히 제한되지 않지만, 내열성 및 접착성의 관점에서, 에폭시 수지(이하, 경우에 따라 「(a) 성분」이라고 함), 경화제(이하, 경우에 따라 「(b) 성분」이라고 함)를 함유하는 것이 바람직하다.
[화학식 5]
Figure 112014079764103-pct00005
식(1) 중, R1은, 전자 공여성기를 나타낸다.
본 실시형태의 반도체용 접착제에 의하면, 식(1)으로 표시되는 기를 가지는 화합물을 함유함으로써, 금속 접합하는 플립 칩 접속 방식에 있어서 반도체용 접착제로서 적용하여 접속 시간의 단축화를 행해도, 내리플로우성 및 접속 신뢰성이 우수한 반도체 장치를 제작할 수 있다. 그 이유에 대하여, 본 발명자들은 하기와 같이 생각하고 있다.
일반적으로 반도체용 접착제를 사용하여 플립 칩 접속을 행하는 경우에는 가열하면서 접속을 행하지만, 이 때 반도체용 접착제도 가열되어 플럭스제의 융점까지 가열됨으로써 플럭스 활성이 발현한다. 그러나, 반도체용 접착제의 온도를 급격하게 상승시키는 것은 곤란하여, 단시간에 플럭스 활성을 발현시키는 것은 곤란하였다. 그러나, 본 실시형태에서의 식(1)으로 표시되는 기를 가지는 화합물은 통상의 플럭스제와 비교하면 융점이 낮고, 플럭스 활성이 발현하는 온도도 낮은 경향이 있다. 따라서, 단시간에 용융되어 플럭스 활성을 발현시킬 수 있으므로, 단시간에 접속할 수 있다.
또한, 종래까지의 직쇄 골격을 가지는 플럭스제와는 달리, 상기 식(1)으로 표시되는 기를 가지는 화합물은 카르복실기로부터 2번 위치에 전자 공여성기를 가지고 있으므로, 융점이 낮아지는 것으로 여겨진다. 이로써, 단시간의 접속이 가능하게 되는 것으로 생각하고 있다.
또한, 본 발명에서의 식(1)으로 표시되는 화합물을 포함함으로써, 플럭스 활성을 발현하면서 단시간 접속이 가능할 뿐만 아니라, 접속 후의 고온에서의 흡습(吸濕) 후의 접착력의 저하를 억제할 수 있고, 내리플로우성의 향상도 도모할 수 있다. 종래, 플럭스제로서 카르본산이 사용되고 있지만, 종래의 플럭스제에서는, 이하의 이유에 의해 접착력의 저하가 일어나는 것으로 본 발명자들은 생각하고 있다.
통상, 에폭시 수지와 경화제가 반응하여 경화 반응이 진행되지만, 이 때 플럭스제인 카르본산이 상기 경화 반응에 받아들여진다. 즉, 에폭시 수지의 에폭시기와 플럭스제의 카르복실기가 반응함으로써, 에스테르 결합이 형성되는 경우가 있다. 이 에스테르 결합은, 흡습 등에 의한 가수분해 등이 생기기 쉽고, 이 에스테르 결합의 분해가, 흡습 후의 접착력의 저하의 한 요인인 것으로 생각된다.
이에 비해, 본 실시형태의 반도체용 접착제는, 식(1)으로 표시되는 기, 즉 근방에 전자 공여성기를 구비한 카르복실기를 가지는 화합물을 함유하고 있다. 그러므로, 본 실시형태의 반도체용 접착제에서는, 카르복실기에 의해 플럭스 활성을 충분히 얻을 수 있는 동시에, 전술한 에스테르 결합이 형성된 경우라도, 전자 공여성기에 의해 에스테르 결합부의 전자 밀도가 높아져, 에스테르결합의 분해가 억제된다.
또한, 본 실시형태에서는, 카르복실기의 근방에 치환기(전자 공여성기)가 존재하므로, 입체 장애에 의해, 카르복실기와 에폭시 수지와의 반응이 억제되고, 에스테르 결합이 생성되기 어려운 것으로 여겨진다.
이러한 이유에 의하여, 본 실시형태의 반도체용 접착제에서는, 흡습 등에 의한 조성 변화가 쉽게 생기지 않고, 우수한 접착력이 유지된다. 또한, 전술한 작용은, 에폭시 수지와 경화제와의 경화 반응이 플럭스제에 의해 쉽게 저해되지 않는 점도 있어, 전술한 작용에 의해, 에폭시 수지와 경화제와의 경화 반응의 충분한 진행에 의한 접속 신뢰성이 향상되는 효과도 기대할 수 있다.
본 실시형태의 반도체용 접착제는, 필요에 따라, 중량 평균 분자량이 10000 이상인 고분자 성분(이하, 경우에 따라 「(d) 성분」이라고 함)을 함유하고 있어도 된다. 또한, 본 실시형태의 반도체용 접착제는, 필요에 따라, 필러(filler)(이하, 경우에 따라 「(e) 성분」이라고 함)를 함유하고 있어도 된다.
이하에서, 본 실시형태의 반도체용 접착제를 구성하는 각 성분에 대하여 설명한다.
(a) 성분: 에폭시 수지
에폭시 수지로서는, 분자 내에 2개 이상의 에폭시기를 가지는 것이면 특별히 제한없이 사용할 수 있다. (a) 성분으로서, 예를 들면, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 나프탈렌형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 페놀 아랄킬형 에폭시 수지, 비페닐형 에폭시 수지, 트리페닐메탄형 에폭시 수지, 디시클로펜타디엔형 에폭시 수지 및 각종 다관능성 에폭시 수지를 사용할 수 있다. 이들은 단독으로 또는 2종 이상의 혼합물로서 사용할 수 있다.
(a) 성분은, 고온에서의 접속 시에 분해하여 휘발 성분이 발생하는 것을 억제하는 관점에서, 접속 시의 온도가 250℃인 경우에는, 250℃에서의 열중량 감소량율이 5% 이하인 에폭시 수지를 사용하는 것이 바람직하고, 300℃의 경우에는, 300℃에서의 열중량 감소량율이 5% 이하인 에폭시 수지를 사용하는 것이 바람직하다.
(a) 성분의 함유량은, 반도체용 접착제의 전체량 기준으로, 예를 들면 5∼75 질량%이며, 바람직하게는 10∼50 질량%이며, 더욱 바람직하게는 15∼35 질량%이다.
(b) 성분: 경화제
(b) 성분으로서는, 예를 들면, 페놀 수지계 경화제, 산무수물계 경화제, 아민계 경화제, 이미다졸계 경화제 및 포스핀계 경화제를 들 수 있다. (b) 성분이 페놀성 수산기, 산무수물, 아민류 또는 이미다졸류를 포함하면, 접속부에 산화막이 생기는 것을 억제하는 플럭스 활성을 나타내고, 접속 신뢰성·절연 신뢰성을 향상시킬 수 있다. 이하에서, 각 경화제에 대하여 설명한다.
(i) 페놀 수지계 경화제
페놀 수지계 경화제로서는, 분자 내에 2개 이상의 페놀성 수산기를 가지는 것이면 특별히 제한은 없고, 예를 들면, 페놀 노볼락 수지, 크레졸 노볼락 수지, 페놀 아랄킬 수지, 크레졸 나프톨 포름알데히드 중축합물, 트리페닐메탄 형 다관능성 페놀 수지 및 각종 다관능성 페놀 수지를 사용할 수 있다. 이들은 단독으로 사용할 수도 있고, 2종 이상의 혼합물로서 사용할 수도 있다.
상기 (a) 성분에 대한 페놀 수지계 경화제의 당량비(페놀성 수산기/에폭시기, 몰비)는, 양호한 경화성, 접착성 및 보존 안정성의 관점에서, 0.3∼1.5가 바람직하고, 0.4∼1.0이 더욱 바람직하고, 0.5∼1.0이 더욱 바람직하다. 당량비가 0.3 이상이면, 경화성이 향상되어 접착력이 향상되는 경향이 있고, 1.5 이하이면 미반응의 페놀성 수산기가 과잉으로 잔존하지 않고, 흡수율이 낮게 억제되고, 절연 신뢰성이 향상되는 경향이 있다.
(ii) 산무수물계 경화제
산무수물계 경화제로서는, 예를 들면, 메틸시클로헥산 테트라 카르본산 이무수물, 무수 트리멜리트산, 무수 피로멜리트산, 벤조페논테트라카르본산 이무수물 및 에틸렌글리콜비스안하이드로트리멜리테이트를 사용할 수 있다. 이들은 단독으로 사용할 수도 있고, 2종 이상의 혼합물로서 사용할 수도 있다. 이들은 단독으로 또는 2종 이상의 혼합물로서 사용할 수 있다.
상기 (a) 성분에 대한 산무수물계 경화제의 당량비(산무수물기/에폭시기, 몰비)는, 양호한 경화성, 접착성 및 보존 안정성의 관점에서, 0.3∼1.5가 바람직하고, 0.4∼1.0이 보다 바람직하고, 0.5∼1.0이 더욱 바람직하다. 당량비가 0.3 이상이면, 경화성이 향상되어 접착력이 향상되는 경향이 있고, 1.5 이하이면 미반응의 산무수물이 과잉으로 잔존하지 않고, 흡수율이 낮게 억제되고, 절연 신뢰성이 향상되는 경향이 있다.
(iii) 아민계 경화제
아민계 경화제로서는,예를 들면, 디시안디아미드를 사용할 수 있다.
상기(a) 성분에 대한 아민계 경화제의 당량비(아민/에폭시기, 몰비)는, 양호한 경화성, 접착성 및 보존 안정성의 관점에서 0.3∼1.5가 바람직하고, 0.4∼1.0이 보다 바람직하고, 0.5∼1.0이 더욱 바람직하다. 당량비가 0.3 이상이면, 경화성이 향상되고 접착력이 향상되는 경향이 있고,, 1.5 이하이면 미반응의 아민이 과잉으로 잔존하지 않고, 절연 신뢰성이 향상되는 경향이 있다.
(iv) 이미다졸계 경화제
이미다졸계 경화제로서는, 예를 들면, 2-페닐이미다졸, 2-페닐-4-메틸이미다졸, 1-벤질-2-메틸이미다졸, 1-벤질-2-페닐이미다졸, 1-시아노에틸-2-운데실이미다졸, 1-시아노-2-페닐이미다졸, 1-시아노에틸-2-운데실이미다졸트리멜리테이트, 1-시아노에틸-2-페닐이미다졸륨트리멜리테이트, 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-운데실이미다졸릴-(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-에틸-4'-메틸이미다졸릴-(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진이소시아누르산 부가체, 2-페닐이미다졸이소시아누르산 부가체, 2-페닐-4,5-디하이드록시메틸이미다졸, 2-페닐-4-메틸-5-하이드록시메틸이미다졸, 및 에폭시 수지와 이미다졸류의 부가체를 들 수 있다. 이들 중에서도, 우수한 경화성, 보존 안정성 및 접속 신뢰성의 관점에서, 1-시아노에틸-2-운데실이미다졸, 1-시아노-2-페닐이미다졸, 1-시아노에틸-2-운데실이미다졸트리멜리테이트, 1-시아노에틸-2-페닐이미다졸륨트리멜리테이트, 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-에틸-4'-메틸이미다졸릴-(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진이소시아누르산 부가체, 2-페닐이미다졸이소시아누르산 부가체, 2-페닐-4,5-디하이드록시메틸이미다졸 및 2-페닐-4-메틸-5-하이드록시메틸이미다졸이 바람직하다. 이들은 단독으로 사용할 수도 있고, 2종 이상을 병용할 수도 있다. 또한, 이들을 마이크로 캡슐화한 잠재성 경화제로 만들 수도 있다.
이미다졸계 경화제의 함유량은, (a) 성분 100 질량부에 대하여, 0.1∼20 질량부가 바람직하고, 0.1∼10 질량부가 더욱 바람직하다. 이미다졸계 경화제의 함유량이 0.1 질량부 이상이면 경화성이 향상되는 경향이 있고, 20 질량부 이하이면 금속 접합이 형성되기 전에 반도체용 접착제가 경화되지 않아, 접속 불량이 쉽게 생기지 않는 경향이 있다.
(v) 포스핀계 경화제
포스핀계 경화제로서는, 예를 들면, 트리페닐포스핀, 테트라페닐포스포늄테트라페닐보레이트, 테트라페닐포스포늄테트라(4-메틸페닐)보레이트 및 테트라페닐포스포늄(4-플루오로페닐)보레이트를 들 수 있다.
포스핀계 경화제의 함유량은, (a) 성분 100 질량부에 대하여, 0.1∼10 질량부가 바람직하고, 0.1∼5 질량부가 더욱 바람직하다. 포스핀계 경화제의 함유량이 0.1 질량부 이상이면 경화성이 향상되는 경향이 있고, 10 질량부 이하이면 금속 접합이 형성되기 전에 반도체용 접착제가 경화되지 않아, 접속 불량이 쉽게 생기지 않는 경향이 있다.
페놀 수지계 경화제, 산무수물계 경화제 및 아민계 경화제는, 각각 1종을 단독으로 사용할 수도 있고, 2종 이상의 혼합물로서 사용할 수도 있다. 이미다졸계 경화제 및 포스핀계 경화제는 각각 단독으로 사용할 수도 있지만, 페놀 수지계 경화제, 산무수물계 경화제 또는 아민계 경화제와 함께 사용할 수도 있다.
보존 안정성이 한층 향상되고, 흡습에 의한 분해나 열화가 쉽게 일어나지 않는 관점에서, (b) 성분은, 페놀 수지계 경화제, 아민계 경화제, 이미다졸계 경화제 및 포스핀계 경화제로 이루어지는 군으로부터 선택되는 경화제인 것이 바람직하다. 또한, 경화 속도 조정이 용이한 관점, 및 빠른 경화성에 의해 생산성을 향상시킬 목적으로 단시간 접속을 실현할 수 있는 관점에서는, (b) 성분은, 페놀 수지계 경화제, 아민계 경화제 및 이미다졸계 경화제로 이루어지는 군으로부터 선택되는 경화제인 것이 더욱 바람직하다.
반도체용 접착제가 (b) 성분으로서, 페놀 수지계 경화제, 산무수물계 경화제 또는 아민계 경화제를 포함하는 경우, 산화막을 제거하는 플럭스 활성을 나타내고, 접속 신뢰성을 더욱 향상시킬 수 있다.
보이드 억제와 접속성의 양립에 기인하는 팩터로서, 경화제의 휘발성이 낮은 점(쉽게 발포하지 않는 점), 겔화 타임이나 점도가 적절하여 조정이 용이한 점을 들 수 있다. 또한, 신뢰성(특히 내리플로우성)에 기인하는 팩터로서, 저흡습성(쉽게 흡습하지 않음)인 것을 예로 들 수 있다. 이러한 관점에서, 경화제로서는, 페놀 수지계 경화제, 아민계 경화제, 이미다졸계 경화제 및 포스핀계 경화제가 바람직하고, 더욱 바람직하게는, 페놀 수지계 경화제, 아민계 경화제 및 이미다졸계 경화제이다.
(c) 성분: 식(1)으로 표시되는 기를 가지는 화합물
(c) 성분은, 식(1)으로 표시되는 기를 가지는 화합물(이하, 경우에 따라 「플럭스 화합물」이라고 함)이다. (c) 성분은 플럭스 활성을 가지는 화합물이며, 본 실시형태의 반도체용 접착제에 있어서, 플럭스제로서 기능한다. (c) 성분으로서는, 플럭스 화합물의 1종을 단독으로 사용해도 되고, 플럭스 화합물의 2종 이상을 병용해도 된다.
[화학식 6]
Figure 112014079764103-pct00006
식(1) 중, R1은, 전자 공여성기를 나타낸다.
전자 공여성기로서는, 예를 들면, 알킬기, 수산기, 아미노기, 알콕시기 및 알킬아미노기를 들 수 있다. 전자 공여성기로서는, 다른 성분(예를 들면, (a) 성분의 에폭시 수지)과 쉽게 반응하지 않는 기가 바람직하고, 구체적으로는, 알킬기, 수산기 또는 알콕시기가 바람직하고, 알킬기가 더욱 바람직하다.
전자 공여성기의 전자 공여성이 강해지면, 전술한 에스테르 결합의 분해를 억제하는 효과가 용이하게 얻을 수 있는 경향이 있다. 또한, 전자 공여성기의 입체 장애가 크면, 전술한 카르복실기와 에폭시 수지와의 반응을 억제하는 효과를 용이하게 얻을 수 있다. 전자 공여성기는, 전자 공여성 및 입체 장애를 양호한 밸런스로 가지고 있는 것이 바람직하다.
알킬기로서는, 탄소수 1∼10의 알킬기가 바람직하고, 탄소수 1∼5의 알킬기가 더욱 바람직하다. 알킬기의 탄소수는, 많을수록 전자 공여성 및 입체 장애가 커지는 경향이 있다. 탄소수가 전술한 범위인 알킬기는, 전자 공여성 및 입체 장애의 밸런스가 우수하므로, 상기 알킬기에 의하면, 본 발명의 효과가 한층 현저하게 나타난다.
또한, 알킬기는, 직쇄형이라도 되고 분지형이라도 되지만, 그 중에서도 직쇄형이 바람직하다. 알킬기가 직쇄형일 때, 전자 공여성 및 입체 장애의 밸런스의 관점에서, 알킬기의 탄소수는, 플럭스 화합물의 주쇄(主鎖)의 탄소수 이하인 것이 바람직하다. 예를 들면, 플럭스 화합물이 하기 식(2)으로 표시되는 화합물이며, 전자 공여성기가 직쇄형 알킬기일 때, 상기 알킬기의 탄소수는, 플럭스 화합물의 주쇄의 탄소수(n＋1) 이하인 것이 바람직하다.
알콕시기로서는, 탄소수 1∼10의 알콕시기가 바람직하고, 탄소수 1∼5의 알콕시기가 더욱 바람직하다. 알콕시기의 탄소수는, 많을수록 전자 공여성 및 입체 장애가 커지는 경향이 있다. 탄소수가 전술한 범위인 알콕시기는, 전자 공여성 및 입체 장애의 밸런스가 우수하므로, 상기 알콕시기에 의하면, 본 발명의 효과가 한층 현저하게 나타난다.
또한, 알콕시기의 알킬기 부분은, 직쇄형이라도 되고 분지형이라도 되지만, 그 중에서도 직쇄형이 바람직하다. 알콕시기가 직쇄형일 때, 전자 공여성 및 입체 장애의 밸런스의 관점에서, 알콕시기의 탄소수는, 플럭스 화합물의 주쇄의 탄소수 이하인 것이 바람직하다. 예를 들면, 플럭스 화합물이 하기 식(2)으로 표시되는 화합물이며, 전자 공여성기가 직쇄형 알콕시기일 때, 상기 알콕시기의 탄소수는, 플럭스 화합물의 주쇄의 탄소수(n＋1) 이하인 것이 바람직하다.
알킬아미노기로서는, 모노알킬아미노기, 디알킬아미노기를 예로 들 수 있다. 모노알킬아미노기로서는, 탄소수 1∼10의 모노알킬아미노기가 바람직하고, 탄소수 1∼5의 모노알킬아미노기가 더욱 바람직하다. 모노알킬아미노기의 알킬기 부분은, 직쇄형이라도 되고 분지형이라도 되지만, 직쇄형인 것이 바람직하다.
디알킬아미노기로서는, 탄소수 2∼20의 디알킬아미노기가 바람직하고, 탄소수 2∼10의 디알킬아미노기가 더욱 바람직하다. 디알킬아미노기의 알킬기 부분은, 직쇄형이라도 되고 분지형이라도 되지만, 직쇄형인 것이 바람직하다.
플럭스 화합물은, 카르복실기를 2개 가지는 화합물(디카르본산)인 것이 바람직하다. 카르복실기를 2개 가지는 화합물은, 카르복실기를 1개 가지는 화합물(모노카르본산)과 비교하여, 접속 시의 고온에 의해서도 휘발하기 어렵고, 보이드의 발생을 한층 억제할 수 있다. 또한, 카르복실기를 2개 가지는 화합물을 사용하면, 카르복실기를 3개 이상 가지는 화합물을 사용한 경우와 비교하여, 보관시·접속 작업 시 등에 있어서의 반도체용 접착제의 점도 상승을 한층 억제할 수 있고, 반도체 장치의 접속 신뢰성을 한층 향상시킬 수 있다.
플럭스 화합물로서는, 하기 식(2)으로 표시되는 화합물을 바람직하게 사용할 수 있다. 하기 식(2)으로 표시되는 화합물에 의하면, 반도체 장치의 내리플로우성 및 접속 신뢰성을 한층 향상시킬 수 있다.
[화학식 7]
Figure 112014079764103-pct00007
식(2) 중, R1은 전자 공여성기를 나타내고, R2는 수소 원자 또는 전자 공여성기를 나타내고, n은 0 또는 1 이상의 정수를 나타내고, 복수 존재하는 R2는 서로 동일할 수도 있고 상이할 수도 있다.
식(2)에서의 n은, 1 이상인 것이 바람직하다. n이 1 이상이면, n이 0인 경우와 비교하여, 접속 시의 고온에 의해서도 플럭스 화합물이 휘발하기 어렵고, 보이드의 발생을 한층 억제할 수 있다. 또한, 식(2)에서의 n은, 15 이하인 것이 바람직하고, 11 이하인 것이 더욱 바람직하고, 6 이하 또는 4 이하라도 된다. n이 15 이하이면, 한층 우수한 접속 신뢰성을 얻을 수 있다.
또한, 플럭스 화합물로서는, 하기 식(3)으로 표시되는 화합물이 더욱 바람직하다. 하기 식(3)으로 표시되는 화합물에 의하면, 반도체 장치의 내리플로우성 및 접속 신뢰성를 더 한층 향상시킬 수 있다.
[화학식 8]
Figure 112014079764103-pct00008
식(3) 중, R1은 전자 공여성기를 나타내고, R2는 수소 원자 또는 전자 공여성기를 나타내고, m은 0 또는 1 이상의 정수를 나타낸다.
식(3)에서의 m은, 10 이하인 것이 바람직하고, 5 이하인 것이 보다 바람직하고, 3 이하인 것이 더욱 바람직하다. m이 10 이하이면, 한층 우수한 접속 신뢰성을 얻을 수 있다.
식(3)에 있어서, R2는, 수소 원자라도 되고 전자 공여성기라도 된다. R2가 수소 원자이면, 융점이 낮아지는 경향이 있고, 반도체 장치의 접속 신뢰성를 더욱 향상시킬 수 있는 경우가 있다. 또한, R1과 R2가 상이한 전자 공여성기이면, R1과 R2가 동일한 전자 공여성기인 경우와 비교하여, 융점이 낮아지는 경향이 있고, 반도체 장치의 접속 신뢰성를 더욱 향상시킬 수 있는 경우가 있다.
식(3)으로 표시되는 화합물 중, R2가 수소 원자인 화합물로서는, 메틸숙신산, 2-메틸글루타르산, 2-메틸아디프산, 2-메틸피멜산, 2-메틸수베르산 등을 예로 들 수 있다. 이들 화합물에 의하면, 반도체 장치의 접속 신뢰성을 한층 향상시킬 수 있다. 또한, 이들 화합물 중, 메틸숙신산 및 2-메틸글루타르산이 특히 바람직하다.
그리고, 식(3)에 있어서, R1과 R2가 동일한 전자 공여성기이면, 대칭 구조로 되어 융점이 높아지는 경향이 있지만, 이 경우에도 본 발명의 효과는 충분히 얻어진다. 특히 융점이 150℃ 이하로 충분히 낮은 경우에는, R1과 R2가 동일한 기라도, R1과 R2가 상이한 기인 경우와 동일한 정도의 접속 신뢰성을 얻을 수 있다.
플럭스 화합물로서는,예를 들면, 숙신산, 글루타르산, 아디프산, 피멜산, 수베르산, 아젤라산, 세바스산, 운데칸 이산 및 도데칸 이산으로부터 선택되는 디카르본산의 2번 위치에 전자 공여성기가 치환한 화합물을 사용할 수 있다.
플럭스 화합물의 융점은, 150℃ 이하가 바람직하고, 140℃ 이하가 보다 바람직하고, 130℃ 이하가 더욱 바람직하다. 이와 같은 플럭스 화합물은, 에폭시 수지와 경화제와의 경화 반응이 생기기 전에 플럭스 활성이 충분히 발현하기 쉽다. 그러므로, 이와 같은 플럭스 화합물을 함유하는 반도체용 접착제에 의하면, 접속 신뢰성이 한층 우수한 반도체 장치를 실현할 수 있다. 또한, 플럭스 화합물의 융점은, 25℃ 이상이 바람직하고, 50℃ 이상이 더욱 바람직하다. 또한, 플럭스 화합물은, 실온(25℃)에서 고형인 것이 바람직하다.
플럭스 화합물의 융점은, 일반적인 융점 측정 장치를 사용하여 측정할 수 있다. 융점을 측정하는 시료는, 미분말(微粉末)로 분쇄되고, 또한 미량을 사용함으로써 시료 내의 온도의 편차를 적게 하는 것이 요구된다. 시료의 용기로서는 한쪽 단(端)을 폐쇄한 모세관이 사용되는 경우가 많지만, 측정 장치에 따라서는 2장의 현미경용 커버 글래스에 끼워서 용기로 하는 경우도 있다. 또한 급격하게 온도를 상승시키면 시료와 온도계의 사이에 온도 구배(句配)가 발생하여 측정 오차가 생기므로, 융점을 계측하는 시점에서의 가온(加溫)은 매분 1℃ 이하의 상승율로 측정하는 것이 바람직하다.
전술한 바와 같이 미분말로 만들어서 조정하므로, 표면에서의 난반사에 의해 융해 전의 시료는 불투명하다. 통상, 시료의 외관이 투명화하기 시작하는 온도를 융점의 하한점으로 하고, 융해된 온도를 상한점으로 한다. 측정 장치는 각종 형태가 존재하지만, 가장 고전적인 장치는 이중관식 온도계에, 시료를 충천한 모세관을 장착하여 온욕으로 가온하는 장치가 사용된다. 이중관식 온도계에 모세관을 장착할 목적으로 온욕의 액체로서 점성이 높은 액체가 사용되며, 진한 황산 내지는 실리콘 오일이 사용되는 경우가 많으며, 온도계 선단의 섬프(sump) 근방에 시료가 오도록 장착한다. 또한, 융점 측정 장치로서는, 금속의 히트 블록을 사용하여 가온하고, 광의 투과율을 측정하면서 가온을 조제하면서 자동적으로 융점을 결정하는 것을 사용할 수도 있다.
그리고, 본 명세서 중, 융점이 150℃ 이하란, 융점의 상한점이 150℃ 이하인 것을 의미하고, 융점이 25℃ 이상이란, 융점의 하한점이 25℃ 이상인 것을 의미한다.
(c) 성분의 함유량은, 반도체용 접착제의 전체량 기준으로, 0.5∼10 질량%인 것이 바람직하고, 0.5∼5 질량%인 것이 더욱 바람직하다.
(d) 성분: 중량 평균 분자량이 10000 이상인 고분자 성분
본 실시형태의 반도체용 접착제는, 필요에 따라, 중량 평균 분자량이 10000 이상인 고분자 성분((d) 성분)을 함유하고 있어도 된다. (d) 성분을 함유하는 반도체용 접착제는, 내열성 및 필름 형성성이 한층 우수하다.
(d) 성분으로서는, 예를 들면, 우수한 내열성, 필름 형성성 및 접속 신뢰성을 얻을 수 있는 관점에서, 페녹시 수지, 폴리이미드 수지, 폴리아미드 수지, 폴리 카르보디이미드 수지, 시아네이트에스테르 수지, 아크릴 수지, 폴리에스테르 수지, 폴리에틸렌 수지, 폴리에테르술폰 수지, 폴리에테르이미드 수지, 폴리비닐아세탈 수지, 우레탄 수지 및 아크릴 고무가 바람직하다. 이들 중에서도 내열성 및 필름 형성성이 한층 우수한 관점에서, 페녹시 수지, 폴리이미드 수지, 아크릴 고무, 아크릴 수지, 시아네이트에스테르 수지 및 폴리카르보디이미드 수지가 더욱 바람직하고, 또한 범용성이 있는 점, 분자량이나 특성 부여 등 조정이 용이한 점(합성 시 등) 등의 관점에서, 페녹시 수지, 폴리이미드 수지, 아크릴 고무 및 아크릴 수지가 더욱 바람직하다. 이들 (d) 성분은 단독으로 사용할 수도 있고 또는 2종 이상의 혼합물이나 공중합체로서 사용할 수도 있다. 단, (d) 성분에는, (a) 성분인 에폭시 수지가 포함되지 않는다.
(d) 성분의 중량 평균 분자량은, 10000 이상이며, 20000 이상인 것이 바람직하고, 30000 이상인 것이 더욱 바람직하다. 이와 같은 (d) 성분에 의하면, 반도체용 접착제의 내열성 및 필름 형성성을 한층 향상시킬 수 있다.
또한, (d) 성분의 중량 평균 분자량은, 1000000 이하인 것이 바람직하고, 500000 이하인 것이 더욱 바람직하다. 이와 같은 (d) 성분에 의하면, 고내열성의 효과를 얻을 수 있다.
그리고, 상기 중량 평균 분자량은, GPC(겔 침투 크로마토그래피, Gel Permeation Chromatography)를 사용하여 측정된, 폴리스티렌 환산의 중량 평균 분자량을 나타낸다. GPC법의 측정 조건의 일례를 이하에 나타낸다.
장치: HCL-8320GPC, UV-8320(제품명, 도소사 제조), 또는 HPLC-8020(제품명, 도소사 제조)
컬럼: TSKgel superMultiporeHZ-M×2, 또는 2pieces of GMHXL ＋ 1piece of G-2000 XL
검출기: RI 또는 UV 검출기
컬럼 온도: 25∼40 ℃
용리액: 고분자 성분이 용해되는 용매를 선택한다. 예를 들면, THF(테트라하이드로퓨란), DMF(N,N-디메틸포름아미드), DMA(N,N-디메틸아세트아미드), NMP(N-메틸피롤리돈), 톨루엔. 그리고, 극성을 가지는 용제를 선택하는 경우에는, 인산의 농도를 0.05∼0.1 mol/L(통상은 0.06 mol/L), LiBr의 농도를 0.5∼1.0 mol/L(통상은 0.63 mol/L)으로 조정해도 된다.
유속: 0.30∼1.5 mL/분
표준 물질: 폴리스티렌
반도체용 접착제가 (d) 성분을 함유할 때, (d) 성분의 함유량 Cd에 대한 (a) 성분의 함유량 Ca의 비 Ca/Cd(질량비)는, 0.01∼5인 것이 바람직하고, 0.05∼3인 것이 보다 바람직하고, 0.1∼2인 것이 더욱 바람직하다. 비 Ca/Cd를 0.01 이상으로 함으로써, 보다 양호한 경화성 및 접착력을 얻을 수 있고, 비 Ca/Cd를 5 이하로 함으로써 보다 양호한 필름 형성성을 얻을 수 있다.
(e) 성분: 필러
본 실시형태의 반도체용 접착제는, 필요에 따라, 필러((e) 성분)를 함유하고 있어도 된다. (e) 성분에 의해, 반도체용 접착제의 점도, 반도체용 접착제의 경화물의 물성 등을 제어할 수 있다. 구체적으로는, (e) 성분에 의하면, 예를 들면, 접속 시의 보이드 발생의 억제, 반도체용 접착제의 경화물의 흡습비율의 저감 등을 도모할 수 있다.반도체용 접착제의 경화물의 흡습 비율의 저감, 등을 도모할 수 있다.
(e) 성분으로서는, 절연성 무기 필러, 위스커, 수지 필러 등을 사용할 수 있다. 또한, (e) 성분으로서는, 1종을 단독으로 사용해도 되고, 2종 이상을 병용해도 된다.
절연성 무기 필러로서는, 예를 들면, 유리, 실리카, 알루미나, 산화 티탄, 카본 블랙, 운모 및 질화 붕소를 들 수 있다. 이들 중에서도, 실리카, 알루미나, 산화 티탄 및 질화 붕소가 바람직하고, 실리카, 알루미나 및 질화 붕소가 더욱 바람직하다.
위스커로서는, 예를 들면, 붕산 알루미늄, 티탄산 알루미늄, 산화 아연, 규산 칼슘, 황산 마그네슘 및 질화 붕소를 들 수 있다.
수지 필러로서는, 예를 들면, 폴리우레탄, 폴리이미드 등의 수지로 이루어지는 필러를 들 수 있다.
수지 필러는, 유기 성분(에폭시 수지 및 경화제 등)에 비해 열팽창율이 작으므로, 접속 신뢰성의 향상 효과가 우수하다. 또한, 수지 필러에 의하면, 반도체용 접착제의 점도 조정을 용이하게 행할 수 있다. 또한, 수지 필러는, 무기 필러에 비해 응력을 완화하는 기능이 우수하므로, 수지 필러에 의하면 리플로우 시험 등에 있어서의 박리를 한층 억제할 수 있다.
무기 필러는, 수지 필러와 비교하여 열팽창율이 작으므로, 무기 필러에 의하면, 접착제 조성물의 낮은 열팽창율화를 실현할 수 있다. 또한, 무기 필러에는 범용품으로서 입경이 제어된 것이 많기 때문에, 점도 조정에도 바람직하다.
수지 필러 및 무기 필러는 각각에 유리한 효과가 있으므로, 용도에 따라 어느 한쪽을 사용해도 되고, 양쪽의 기능을 발현하기 위해 양쪽을 혼합하여 사용해도 된다.
(e) 성분의 형상, 입경 및 함유량은 특별히 한정되지 않는다. 또한, (e) 성분은, 표면 처리에 의해 물성을 적절하게 조정한 것이어도 된다.
(e) 성분의 함유량은, 반도체용 접착제의 전체량 기준으로, 10∼80 질량%인 것이 바람직하고, 15∼60 질량%인 것이 더욱 바람직하다.
(e) 성분은, 절연물로 구성되어 있는 것이 바람직하다. (e) 성분이 도전성 물질(예를 들면, 땜납, 금, 은, 구리 등)로 구성되어 있으면, 절연 신뢰성(특히 HAST 내성)이 저하될 우려가 있다.
(그 외의 성분)
본 실시형태의 반도체용 접착제에는, 산화 방지제, 실란 커플링제, 티탄 커플링제, 레벨링제, 이온 트랩제 등의 첨가제를 배합해도 된다. 이들은 1종을 단독으로 사용할 수도 있고, 2종 이상을 조합하여 사용할 수도 있다. 이들의 배합량에 대해서는, 각 첨가제의 효과가 발현하도록 적절하게 조정하면 된다. 그리고, 본 실시형태의 반도체용 접착제는, 절연 신뢰성(특히 HAST 내성)의 관점에서, 도전성 물질(예를 들면, 땜납, 금, 은, 구리 등)을 포함하지 않는 것이 바람직하다.
본 실시형태의 반도체용 접착제는, 필름형으로 성형할 수 있다. 본 실시형태의 반도체용 접착제를 사용한 필름형 접착제의 제작 방법의 일례를 이하에 나타낸다.
먼저, (a) 성분, (b) 성분 및 (c) 성분, 및 필요에 따라 첨가 되는 (d) 성분 및 (e) 성분 등을, 유기용매 중에 가하여, 교반하고 혼합하고, 혼련 등에 의해, 용해 또는 분산시켜, 수지 바니스를 조제한다. 그 후, 이형(離型) 처리를 행한 기재(基材) 필름 상에, 수지 바니스를 나이프 코터, 롤 코터, 어플리케이터 등을 사용하여 도포한 후, 가열에 의해 유기용매를 제거함으로써, 기재 필름 상에 필름형 접착제를 형성할 수 있다.
필름형 접착제의 두께는 특별히 한정되지 않지만, 예를 들면, 반도체 칩 및 배선 회로 기판(또는 복수의 반도체 칩)의 각각의 접속부의 높이의 합에 대하여, 0.5∼1.5 배인 것이 바람직하고, 0.6∼1.3 배인 것이 보다 바람직하고, 0.7∼1.2배인 것이 더욱 바람직하다.
필름형 접착제의 두께가 상기 접속부의 높이의 합의 0.5배 이상이면, 접착제의 미충전에 의한 보이드의 발생을 충분히 억제할 수 있고, 접속 신뢰성을 한층 향상시킬수 있다. 또한, 두께가 1.5배 이하이면, 접속 시에 접속 영역으로부터 압출된 접착제의 양을 충분히 억제할 수 있으므로, 불필요한 부분에 대한 접착제의 부착을 충분히 방지할 수 있다. 필름형 접착제의 두께가 1.5배보다 크면, 많은 접착제를 접속부로부터 배제해야만 하므로, 통전 불량이 생기기 쉽게 된다. 또한, 협(狹)피치화·다핀화에 의한 접속부의 약화(범프 직경의 미소화)를 고려하면, 많은 수지를 배제하는 것은, 접속부에 대한 손상이 커지므로, 바람직하지 않다.
일반적으로 실장 후의 접속부가 5∼100 ㎛인 것으로 고려하면, 필름형 접착제의 두께는 2.5∼150 ㎛인 것이 바람직하고, 3.5∼120 ㎛인 것이 더욱 바람직하다.
수지 바니스의 조제에 사용하는 유기용매로서는, 각 성분을 균일하게 용해 또는 분산할 수 있는 특성을 가지는 것이 바람직하고, 예를 들면, 디메틸포름아미드, 디메틸아세트아미드, N-메틸-2-피롤리돈, 디메틸술폭시드, 디에틸렌글리콜디메틸에테르, 톨루엔, 벤젠, 크실렌, 메틸에틸케톤, 테트라하이드로퓨란, 에틸 셀로솔브, 에틸 셀로솔브 아세테이트, 부틸 셀로솔브, 디옥산, 시클로헥사논, 및 에틸아세테이트를 들 수 있다. 이들 유기용매는, 단독으로 사용할 수도 있고, 2 종류 이상을 조합하여 사용할 수도 있다. 수지 바니스 조제 시의 교반 혼합이나 혼련은, 예를 들면, 교반기, 맷돌식 교반기, 3롤, 볼 밀, 비즈 밀 또는 호모 믹서를 사용하여 행할 수 있다.
기재 필름으로서는, 유기용매를 휘발시킬 때의 가열 조건에 견딜 수 있는 내열성을 가지는 것이면 특별히 제한은 없으며, 폴리프로필렌 필름, 폴리메틸펜텐 필름 등의 폴리올레핀 필름, 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름 등의 폴리에스테르 필름, 폴리이미드 필름 및 폴리에테르이미드 필름을 예시할 수 있다. 기재 필름은, 이들 필름으로 이루어지는 단층 필름으로 한정되지 않고, 2종 이상의 재료로 이루어지는 다층 필름이라도 된다.
기재 필름에 도포한 수지 바니스로부터 유기용매를 휘발시킬 때의 건조 조건은, 유기용매가 충분히 휘발하는 조건으로 하는 것이 바람직하고, 구체적으로는, 50∼200 ℃에서, 0.1∼90 분간의 가열을 행하는 것이 바람직하다. 유기용매는, 필름형 접착제 전체량에 대하여 1.5 질량% 이하까지 제거되는 것이 바람직하다.
또한, 본 실시형태의 반도체용 접착제는, 웨이퍼 상에서 직접 형성해도 된다. 구체적으로는, 예를 들면, 상기 수지 바니스를 웨이퍼 상에 직접 스핀 코팅하여 막을 형성한 후, 유기용매를 제거함으로써, 웨이퍼 상에 직접 반도체용 접착제를 형성해도 된다.
이상, 본 발명의 바람직한 실시형태에 대하여 설명하였으나, 본 발명은 상기 실시형태로 한정되는 것은 아니다.
[실시예]
이하, 실시예에 의해 본 발명를 더욱 구체적으로 설명하지만, 본 발명은 실시예로 한정되는 것은 아니다.
각각의 실시예 및 비교예에서 사용한 화합물은 하기와 같다.
(a) 에폭시 수지
·트리페놀메탄 골격 함유 다관능성 고형 에폭시(재팬 에폭시 레진 가부시키가이샤 제조, 상품명 「EP1032H60」, 이하 「EP1032」라고 함)
·비스페놀 F형 액상(液狀) 에폭시(재팬 에폭시 레진 가부시키가이샤 제조, 상품명 「YL983U」, 이하 「YL983」이라고 함)
·유연성 에폭시(재팬 에폭시 레진 가부시키가이샤 제조, 상품명 「YL7175」, 이하 「YL7175」라고 함)
(b) 경화제
·2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진이소시아누르산 부가체(시코쿠 화성 가부시키가이샤 제조, 상품명 「2MAOK-PW」, 이하 「2MAOK」라고 함)
(c) 식(1)으로 표시되는 기를 가지는 화합물로 이루어지는 플럭스제
·2-메틸글루타르산(알드리치사 제조, 융점 약 78℃)
·메틸숙신산(알드리치사 제조, 융점 약 116℃)
(c') 다른 플럭스제
·글루타르산(도쿄 화성 가부시키가이샤 제조, 융점 약 98℃)
·숙신산(알드리치사 제조, 융점 약 188℃)
·3-메틸글루타르산(도쿄 화성 가부시키가이샤 제조, 융점 약 87℃)
·아디프산(도쿄 화성 가부시키가이샤 제조, 융점 약 153℃)
·말론산(알드리치사 제조, 융점 약 135∼137 ℃)
·1,3,5-펜탄트리카르복시산(도쿄 화성 가부시키가이샤 제조, 융점 약 113℃, 이하 「펜탄트리카르복시산」이라고 함)
(d) 분자량 10000 이상의 고분자 성분
·페녹시 수지(도토 화성 가부시키가이샤 제조, 상품명 「ZX1356-2」, Tg: 약 71℃, Mw: 약 63000, 이하 「ZX1356」이라고 함)
(e) 필러
(e-1) 무기 필러
·실리카 필러(가부시키가이샤 아드마텍스 제조,상품명 「SE2050」, 평균 입경 0.5㎛, 이하 「SE2050」이라고 함)
·에폭시 실란 처리 실리카 필러(가부시키가이샤 아드마텍스 제조, 상품명 「SE2050-SEJ」, 평균 입경 0.5㎛, 이하 「SE2050-SEJ」라고 함)
·아크릴 표면 처리 나노 실리카 필러(가부시키가이샤 아드마텍스 제조, 상품명 「YA050C-SM」, 평균 입경 약 50 ㎚, 이하 「SM나노 실리카」라고 함)
(e-2) 수지 필러
·유기 필러(롬앤하스 재팬 가부시키가이샤 제조, 상품명 「EXL-2655」, 코어 쉘 타입 유기 미립자, 이하 「EXL-2655」라고 함)
고분자 성분의 중량 평균 분자량(Mw)은, GPC법에 의해 구한 것이다. GPC법의 상세한 내용은 이하에 나타낸 바와 같다.
장치명: HPLC-8020(제품명, 도소사 제조)
컬럼: 2pieces of GMHXL ＋ 1piece of G-2000XL
검출기: RI 검출기
컬럼 온도: 35℃
유속(流速): 1 mL/분
표준 물질: 폴리스티렌
(실시예 1)
<필름형 반도체용 접착제의 제작>
에폭시 수지 3 g(「EP1032」를 2.4 g, 「YL983」을 0.45 g, 「YL7175」를 0.15 g), 경화제 「2MAOK」0.1 g, 2-메틸글루타르산 0.1 g(0.69 ㎜ol), 무기 필러 1.9 g(「SE2050」을 0.38 g, 「SE2050-SEJ」를 0.38 g, 「SM 나노 실리카」를 1.14 g), 수지 필러(EXL-2655) 0.25 g, 및 메틸에틸케톤(고형분량이 63 질량%가 되는 양)을 투입하고, 직경 0.8 ㎜의 비즈 및 직경 2.0 ㎜의 비즈를 고형분과 동일한 중량 가하고, 비즈 밀(프리치(fritsch)·재팬 가부시키가이샤, 유성형 미분쇄기 P-7)로 30분 교반하였다. 그 후, 페녹시 수지(ZX1356)를 1.7 g을 가하고, 다시 비즈 밀로 30분 교반한 후, 교반에 사용한 비즈를 여과에 의해 제거하여, 수지 바니스를 얻었다.
얻어진 수지 바니스를, 기재 필름(테이진 듀퐁 필름 가부시키가이샤 제조, 상품명 「퓨렉스 A53」) 상에, 소형 정밀 도포 장치(야스이정기(精機))로 도포하고, 클린 오븐(ESPEC 제조)에서 건조(70℃/10 min)하여, 필름형 접착제를 얻었다.
<반도체 장치의 제작>
제작한 필름형 접착제를 소정의 사이즈(세로 8 ㎜×가로 8 ㎜×두께 0.045 ㎜)로 잘라내고, 유리 에폭시 기판(유리 에폭시 기재: 420㎛ 두께, 동 배선: 9㎛ 두께) 상에 접착하고, 땜납 범프를 가진 반도체 칩(칩 사이즈: 세로 7.3 ㎜×가로 7.3 ㎜×두께 0.15 ㎜, 범프 높이: 동 필러(pillar)＋땜납 합계 약 40㎛, 범프수 328)을 플립 실장 장치 「FCB3」(파나소닉 제조, 상품명)으로 실장하였다(실장 조건: 압착 헤드 온도 350℃, 압착 시간 20초, 압착 압력 0.5 MPa). 이로써, 도 4와 마찬가지로 상기 유리 에폭시 기판과 땜납 범프를 가진 반도체 칩이 데이지 체인(daisy chain) 접속된 반도체 장치를 제작하였다.
(실시예 2∼4)
반도체 장치의 제작 시에, 압착 시간을 각각 5초, 3.5초 및 2.5초로 변경한 점 이외에는, 실시예 1과 동일한 방법에 의해, 실시예 2∼4의 반도체 장치를 제작하였다.
(실시예 5)
사용한 재료의 조성을 하기 표 1에 기재된 대로 변경한 점 이외에는, 실시예 1과 동일한 방법에 의해, 실시예 5의 반도체 장치를 제작하였다.
(실시예 6∼8)
반도체 장치의 제작 시에, 압착 시간을 각각 5초, 3.5초 및 2.5초로 변경한 점 이외에는, 실시예 5와 동일한 방법에 의해, 실시예6∼8의 반도체 장치를 제작하였다.
(비교예 1∼5)
사용한 재료의 조성을 하기 표 1에 기재된 대로 변경한 점 이외에는, 실시예 1과 동일한 방법에 의해, 비교예 1∼5의 필름형 접착제를 제작하였다.
(비교예 6∼10)
반도체 장치의 제작 시에, 압착 시간을 5초로 변경한 점 이외에는, 비교예 1∼5와 동일한 방법에 의해, 비교예 6∼10의 반도체 장치를 제작하였다.
(비교예 11∼15)
반도체 장치의 제작 시에, 압착 시간을 3.5초로 변경한 점 이외에는, 비교예 1∼5와 동일한 방법에 의해, 비교예 11∼15의 반도체 장치를 제작하였다.
(비교예 16∼20)
반도체 장치의 제작 시에, 압착 시간을 2.5초로 변경한 점 이외에는, 비교예 1∼5와 동일한 방법에 의해, 비교예 16∼20의 반도체 장치를 제작하였다.
이하에서, 실시예 및 비교예에서 얻어진 필름형 접착제 및 반도체 장치의 평가 방법을 나타낸다.
(1) 필름형 접착제의 평가
(1-1) 흡습 전의 260℃에서의 접착력의 측정
제작한 필름형 접착제를 소정의 사이즈(세로 5 ㎜×가로 5 ㎜×두께 0.045 ㎜)로 잘라내고, 실리콘 칩(세로 5 ㎜×가로 5 ㎜×두께 0.725 ㎜, 산화막 코팅) 상에 70℃에서 접착하고, 열압착 시험기(히타치 화성 테크노 플랜트 가부시키가이샤 제조)를 사용하여 솔더 레지스트(타이요 잉크 제조, 상품명 「AUS308」)가 코팅된 유리 에폭시 기판(두께 0.02 ㎜)에 압착했다(압착 조건: 압착 헤드 온도 250℃, 압착 시간 5초, 압착 압력 0.5 MPa). 다음으로, 클린 오븐(ESPEC 제조) 중에서 애프터 큐어(175℃, 2 h)하여, 시험 샘플로서의 반도체 장치를 얻었다.
상기 시험 샘플에 대하여, 260℃의 핫 플레이트 상에서 접착력 측정 장치(DAGE사 제조, 만능형 본드 테스터 DAGE4000형)를 사용하여, 기판으로부터의 툴 높이 0.05 ㎜, 툴 속도 0.05 ㎜/s의 조건 하에서 접착력을 측정하였다.
(1-2) 흡습 후의 260℃에서의 접착력의 측정
제작한 필름형 접착제를 소정의 사이즈(세로 5 ㎜×가로 5 ㎜×두께 0.045 ㎜)로 잘라내고, 실리콘 칩(세로 5 ㎜×가로 5 ㎜×두께 0.725 ㎜, 산화막 코팅) 상에 70℃에서 접착하고, 열압착 시험기(히타치 화성 테크노 플랜트 가부시키가이샤 제조)를 사용하여 솔더 레지스트(타이요 잉크 제조, 상품명 「AUS308」)가 코팅된 유리 에폭시 기판(두께 0.02 ㎜)에 압착했다(압착 조건: 압착 헤드 온도 250℃, 압착 시간 5초, 압착 압력 0.5 MPa). 다음으로, 클린 오븐(ESPEC 제조) 중에서 애프터 큐어(175℃, 2 h)하여, 시험 샘플로서의 반도체 장치를 얻었다.
상기 시험 샘플을, 85℃, 상대 습도 60%의 항온항습기(ESPEC 제조, PR-2 KP)에 48시간 방치하고, 꺼낸 후, 260℃의 핫 플레이트 상에서 접착력 측정 장치(DAGE사 제조, 만능형 본드 테스터 DAGE4000형)를 사용하여, 기판으로부터의 툴 높이 0.05 ㎜, 툴 속도 0.05 ㎜/s의 조건 하에서 접착력을 측정하였다.
(1-3) 절연 신뢰성 시험(HAST 시험: Highly Accelerated Storage Test)
제작한 필름형 접착제(두께: 45㎛)를, 빗살형 전극 평가 TEG(히타치 카세이 고교 가부시키가이샤 제조, 배선 피치: 50㎛)에 보이드없이 접착하고, 클린 오븐(ESPEC 제조) 중, 175℃에서 2시간 큐어했다. 큐어 후의 샘플을, 가속 수명 시험 장치(HIRAYAMA사 제조, 상품명 「PL-422R8」, 조건: 130℃/85%RH/100시간, 5 V 인가)에 설치하고, 절연 저항을 측정하였다. 100시간 후의 절연 저항이 108Ω 이상인 경우를 「A」로, 107Ω 이상 108Ω 미만인 경우를 「B」로, 107Ω 미만인 경우를 「C」로 평가했다.
(2) 반도체 장치의 평가
(2-1) 초기 접속 성의 평가
제작한 반도체 장치의 접속 저항값을, 멀티 미터(ADVANTEST 제조, 상품명 「R6871E」)를 사용하여 측정함으로써, 실장 후의 초기 통전을 평가했다. 접속 저항값이 10.0∼13.5 Ω인 경우를 접속성 양호 「A」로, 접속 저항값이 13.5∼20 Ω인 경우를 접속성 불량 「B」로, 접속 저항값이 20Ω보다 큰 경우, 접속 저항값이 10Ω 미만인 경우 및 접속 불량에 의한 Open(저항값이 표시되지 않음)인 경우를 모두 접속성 불량 「C」로 평가했다.
(2-2) 보이드 평가
제작한 반도체 장치에 대하여, 초음파 영상 진단 장치(상품명 「Insight-300」, 인사이트 제조)에 의해 외관 화상을 촬영하여, 스캐너 GT-9300UF(EPSON사 제조, 상품명)로 칩 상의 접착 재료층(반도체용 접착제의 경화물로 이루어지는 층)의 화상을 스캐닝하고, 화상 처리 소프트웨어 Adobe Photoshop을 사용하여, 색조 보정, 2계조화에 의해 보이드 부분을 식별하고, 히스토그램에 의해 보이드 부분이 차지하는 비율을 산출하였다. 칩 상의 접착 재료 부분의 면적을 100%로 하고, 보이드 발생율이 10% 이하인 경우를 「A」로, 10∼20 %를 「B」로, 20%보다 많은 경우를 「C」로 평가했다.
(2-3) 땜납 젖음성 평가
제작한 반도체 장치에 대하여, 접속부의 단면을 관찰하고, Cu 배선의 상면에90% 이상 땜납이 젖어 있는 경우를 「A」(양호), 땜납의 젖음이 90%보다 작은 경우를 「B」(젖음 부족)로 평가했다.
(2-4) 내리플로우성의 평가
제작한 반도체 장치를, 봉지재(封止材)(히타치 카세이 고교 가부시키가이샤 제조, 상품명 「CEL9750ZHF10」)를 사용하여, 180℃, 6.75 MPa, 90초의 조건 하에서 몰딩하고, 클린 오븐(ESPEC 제조) 중에서 175℃에서 5시간 애프터 큐어를 행하여, 패키지를 얻었다. 다음으로, 이 패키지를 JEDEC level 2 조건에서 고온 흡습 후, IR 리플로우 로(FURUKAWA ELECTRIC 제조, 상품명 「SALAMANDER」)에 패키지를 3회 통과시켰다. 리플로우 후의 패키지의 접속성에 대하여, 전술한 초기 접속 성의 평가와 동일한 방법으로 평가하여, 내리플로우성의 평가로 하였다. 박리가 없으며 접속이 양호한 경우를 「A」로, 박리나 접속 불량이 생긴 경우를 「B」로 했다.
(2-5) 내TCT 평가(접속 신뢰성의 평가)
제작한 반도체 장치를, 봉지재(히타치 카세이 고교 가부시키가이샤 제조, 상품명 「CEL9750ZHF10」)를 사용하여, 180℃, 6.75 MPa, 90초의 조건 하에서 몰딩하고, 클린 오븐(ESPEC 제조) 중에서 175℃에서 5시간 애프터 큐어를 행하여, 패키지를 얻었다. 다음으로, 이 패키지를 냉열 사이클 시험기(ETAC 제조, 상품명 「THERMAL SHOCK CHAMBER NT1200」)에 연결하고, 1 mA 전류를 흐르게 하고, 25℃ 2분간/-55℃ 15분간/25℃ 2분간/125℃ 15분간/25℃ 2분간을 1사이클로 하여, 1000 사이클 반복한 후의 접속 저항의 변화를 평가했다. 초기 저항값 파형과 비교하여 1000 사이클 후에도 큰 변화가 없는 경우를 「A」, 1Ω 이상의 차이가 생긴 경우를 「B」로 했다.
필름형 접착제의 평가 결과를 표 1에 기재했고, 반도체 장치의 평가 결과를 표 2∼5에 기재했다.
[표 1]
Figure 112014079764103-pct00009
[표 2]
Figure 112014079764103-pct00010
[표 3]
Figure 112014079764103-pct00011
[표 4]
Figure 112014079764103-pct00012
[표 5]
Figure 112014079764103-pct00013
식(1)으로 표시되는 기를 가지는 화합물을 함유하는 반도체용 접착제를 사용한 반도체 장치의 제조 방법에서는, 단시간에 접속이 가능하며, 땜납 젖음성도 양호하다. 또한, 신뢰성도 양호하다.
10: 반도체 칩, 15: 배선(접속부), 20: 기판(배선 회로 기판), 30: 접속 범프, 32: 범프(접속부), 34: 관통 전극, 40: 접착 재료, 41: 반도체용 접착제(필름형 접착제), 50: 인터포저, 60: 솔더 레지스트, 90: 빗살형 전극, 100, 200, 300, 400, 500, 600: 반도체 장치

Claims (12)

  1. 반도체 칩 및 배선 회로 기판의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치, 또는 복수의 반도체 칩의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치의 제조 방법으로서,
    상기 접속부 중 적어도 일부를, 에폭시 수지; 이미다졸계 경화제; 메틸숙신산, 2-메틸글루타르산, 2-메틸아디프산, 2-메틸피멜산 또는 2-메틸수베르산; 및 수지 필러를 함유하는 반도체용 접착제를 사용하여 봉지(封止)하는 공정을 포함하는, 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 반도체용 접착제가, 중량 평균 분자량 10000 이상의 고분자 성분을 추가로 함유하는, 반도체 장치의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 반도체용 접착제의 형상이 필름형인, 반도체 장치의 제조 방법.
  4. 제1항 또는 제2항에 기재된 제조 방법에 의해 얻어지는, 반도체 장치.
  5. 제3항에 기재된 제조 방법에 의해 얻어지는, 반도체 장치.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
KR1020147023547A 2012-02-24 2013-02-22 반도체 장치 및 그 제조 방법 KR101690626B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JPJP-P-2012-038544 2012-02-24
JP2012038544 2012-02-24
JP2012119762 2012-05-25
JPJP-P-2012-119762 2012-05-25
PCT/JP2012/075412 WO2013125086A1 (ja) 2012-02-24 2012-10-01 半導体用接着剤、フラックス剤、半導体装置の製造方法及び半導体装置
JPPCT/JP2012/075412 2012-10-01
PCT/JP2013/054538 WO2013125684A1 (ja) 2012-02-24 2013-02-22 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20140117611A KR20140117611A (ko) 2014-10-07
KR101690626B1 true KR101690626B1 (ko) 2016-12-28

Family

ID=49005860

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147023547A KR101690626B1 (ko) 2012-02-24 2013-02-22 반도체 장치 및 그 제조 방법

Country Status (6)

Country Link
US (1) US9425120B2 (ko)
JP (1) JP5958529B2 (ko)
KR (1) KR101690626B1 (ko)
CN (1) CN104145327A (ko)
TW (1) TWI580754B (ko)
WO (1) WO2013125684A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013125684A1 (ja) 2012-02-24 2013-08-29 日立化成株式会社 半導体装置及びその製造方法
US9803111B2 (en) 2012-02-24 2017-10-31 Hitachi Chemical Company, Ltd. Adhesive for semiconductor, fluxing agent, manufacturing method for semiconductor device, and semiconductor device
JP2015030745A (ja) * 2013-07-31 2015-02-16 住友ベークライト株式会社 樹脂組成物、半導体装置、多層回路基板および電子部品
US9620580B2 (en) * 2013-10-25 2017-04-11 Mediatek Inc. Semiconductor structure
JPWO2017090439A1 (ja) * 2015-11-24 2018-09-06 リンテック株式会社 回路部材接続用樹脂シート
KR20180084803A (ko) * 2015-11-24 2018-07-25 린텍 가부시키가이샤 회로 부재 접속용 수지 시트
JP6402148B2 (ja) * 2016-08-31 2018-10-10 株式会社タムラ製作所 はんだ組成物および電子基板
KR20180090494A (ko) * 2017-02-03 2018-08-13 삼성전자주식회사 기판 구조체 제조 방법
JP7150232B2 (ja) * 2017-07-03 2022-10-11 株式会社弘輝 フラックス、やに入りはんだ及びソルダペースト
EP3460018A1 (de) * 2017-09-25 2019-03-27 Sika Technology Ag Einkomponentiger hitzehärtender epoxidklebstoff mit verbesserter haftung
US20230141042A1 (en) * 2020-03-17 2023-05-11 Panasonic Intellectual Property Management Co., Ltd. Flux resin composition, electronic component, method for manufacturing the electronic component, mounting structure, and method for manufacturing the mounting structure
US11618109B2 (en) * 2020-06-30 2023-04-04 Electronics And Telecommunications Research Institute Wire for electric bonding

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002239785A (ja) 2000-12-04 2002-08-28 Fuji Electric Co Ltd 鉛フリーハンダ対応無洗浄用フラックスおよびこれを含有するハンダ組成物
JP2007157373A (ja) 2005-12-01 2007-06-21 Fuji Electric Holdings Co Ltd 電子部品実装用接合材料
JP2011016967A (ja) 2009-07-10 2011-01-27 Panasonic Electric Works Co Ltd 熱硬化性樹脂組成物及び回路基板
JP2011190395A (ja) * 2010-03-16 2011-09-29 Hitachi Chem Co Ltd 半導体封止充てん用エポキシ樹脂組成物、半導体装置、及びその製造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4168996A (en) 1977-05-16 1979-09-25 Western Electric Company, Inc. Soldering flux
CN1238458C (zh) 2000-01-19 2006-01-25 日立化成工业株式会社 半导体用粘接膜、带有半导体用粘接膜的导线框及使用了该导线框的半导体装置
JP2001223227A (ja) 2000-02-08 2001-08-17 Nitto Denko Corp 半導体封止用樹脂組成物および半導体装置
US6667194B1 (en) * 2000-10-04 2003-12-23 Henkel Loctite Corporation Method of bonding die chip with underfill fluxing composition
JP2002283098A (ja) 2001-03-28 2002-10-02 Sumitomo Bakelite Co Ltd 半田ペースト組成物、並びにそれを用いた半田接合部、半導体パッケージ及び半導体装置
US7009009B1 (en) * 2001-10-09 2006-03-07 Henkel Corporation Fluxing underfill compositions
US7182241B2 (en) 2002-08-09 2007-02-27 Micron Technology, Inc. Multi-functional solder and articles made therewith, such as microelectronic components
JP2005272547A (ja) 2004-03-24 2005-10-06 Sumitomo Bakelite Co Ltd 一液型エポキシ樹脂組成物
JP2006169407A (ja) 2004-12-16 2006-06-29 Nitto Denko Corp 半導体封止用樹脂組成物
JP2007169602A (ja) * 2005-11-01 2007-07-05 Shin Etsu Chem Co Ltd 液状エポキシ樹脂組成物
US20090092847A1 (en) 2006-03-10 2009-04-09 Mitsubishi Chemical Corporation Resin dispersion, coating materials, laminates, and process for production of the same
JP5411503B2 (ja) 2006-08-28 2014-02-12 パナソニック株式会社 熱硬化性樹脂組成物及びその製造方法並びに回路基板
JP5093766B2 (ja) 2007-01-31 2012-12-12 株式会社タムラ製作所 導電性ボール等搭載半導体パッケージ基板の製造方法
JP5217260B2 (ja) 2007-04-27 2013-06-19 住友ベークライト株式会社 半導体ウエハーの接合方法および半導体装置の製造方法
JP2008274080A (ja) * 2007-04-27 2008-11-13 Shin Etsu Chem Co Ltd 液状エポキシ樹脂組成物及び半導体装置
EP2180026A4 (en) 2007-08-08 2012-05-30 Hitachi Chemical Co Ltd ADHESIVE COMPOSITION, FILM-TYPE LUBRICANT AND CONNECTING STRUCTURE FOR A SWITCHING ELEMENT
JP5309886B2 (ja) 2007-10-22 2013-10-09 日立化成株式会社 半導体封止用フィルム状接着剤、半導体装置の製造方法及び半導体装置
US8288591B2 (en) 2008-11-20 2012-10-16 Designer Molecules, Inc. Curing agents for epoxy resins
KR101298252B1 (ko) 2009-04-10 2013-08-22 가오 가부시키가이샤 경화제 조성물
JP2011054444A (ja) 2009-09-02 2011-03-17 Fujitsu Ltd 導電材料、電子デバイス及びその製造方法
CN102549091A (zh) 2009-09-16 2012-07-04 住友电木株式会社 粘合膜、多层电路基板、电子部件和半导体装置
JP5768372B2 (ja) 2009-11-19 2015-08-26 東洋紡株式会社 ウレタン変性ポリイミド系難燃樹脂組成物
JP5544927B2 (ja) * 2010-02-26 2014-07-09 日立化成株式会社 接着剤組成物、回路部材接続用接着剤シート及び半導体装置の製造方法
JP2011231137A (ja) 2010-04-23 2011-11-17 Hitachi Chem Co Ltd 半導体封止充てん用エポキシ樹脂組成物及び半導体装置
WO2012014981A1 (ja) 2010-07-30 2012-02-02 日本合成化学工業株式会社 樹脂組成物およびその成形品
JP5842084B2 (ja) 2010-09-27 2016-01-13 パナソニックＩｐマネジメント株式会社 半導体部品実装基板
JP5588287B2 (ja) 2010-09-27 2014-09-10 パナソニック株式会社 熱硬化性樹脂組成物及び半導体部品実装基板
JP2012089750A (ja) 2010-10-21 2012-05-10 Hitachi Chem Co Ltd 半導体封止充てん用熱硬化性樹脂組成物及び半導体装置
WO2013125684A1 (ja) 2012-02-24 2013-08-29 日立化成株式会社 半導体装置及びその製造方法
CN104137246A (zh) 2012-02-24 2014-11-05 日立化成株式会社 半导体装置及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002239785A (ja) 2000-12-04 2002-08-28 Fuji Electric Co Ltd 鉛フリーハンダ対応無洗浄用フラックスおよびこれを含有するハンダ組成物
JP2007157373A (ja) 2005-12-01 2007-06-21 Fuji Electric Holdings Co Ltd 電子部品実装用接合材料
JP2011016967A (ja) 2009-07-10 2011-01-27 Panasonic Electric Works Co Ltd 熱硬化性樹脂組成物及び回路基板
JP2011190395A (ja) * 2010-03-16 2011-09-29 Hitachi Chem Co Ltd 半導体封止充てん用エポキシ樹脂組成物、半導体装置、及びその製造方法

Also Published As

Publication number Publication date
TWI580754B (zh) 2017-05-01
KR20140117611A (ko) 2014-10-07
JPWO2013125684A1 (ja) 2015-07-30
US20150332983A1 (en) 2015-11-19
WO2013125684A1 (ja) 2013-08-29
CN104145327A (zh) 2014-11-12
TW201343854A (zh) 2013-11-01
JP5958529B2 (ja) 2016-08-02
US9425120B2 (en) 2016-08-23

Similar Documents

Publication Publication Date Title
KR101666101B1 (ko) 반도체용 접착제, 플럭스제, 반도체 장치의 제조 방법 및 반도체 장치
KR101690626B1 (ko) 반도체 장치 및 그 제조 방법
JP5915727B2 (ja) 半導体装置及びその製造方法
KR102491834B1 (ko) 반도체용 접착제, 반도체 장치의 제조 방법 및 반도체 장치
JP7380926B2 (ja) 半導体用フィルム状接着剤、半導体装置の製造方法及び半導体装置
JP5867584B2 (ja) 半導体用接着剤及び半導体装置の製造方法
WO2020110785A1 (ja) 半導体用フィルム状接着剤、半導体装置及びその製造方法
JP2020072149A (ja) 半導体用フィルム状接着剤、半導体装置の製造方法及び半導体装置
KR102570823B1 (ko) 반도체용 접착제 및 그것을 이용한 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant