JPWO2013125684A1 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JPWO2013125684A1
JPWO2013125684A1 JP2014500951A JP2014500951A JPWO2013125684A1 JP WO2013125684 A1 JPWO2013125684 A1 JP WO2013125684A1 JP 2014500951 A JP2014500951 A JP 2014500951A JP 2014500951 A JP2014500951 A JP 2014500951A JP WO2013125684 A1 JPWO2013125684 A1 JP WO2013125684A1
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor
adhesive
manufacturing
compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014500951A
Other languages
English (en)
Other versions
JP5958529B2 (ja
Inventor
一尊 本田
一尊 本田
永井　朗
朗 永井
慎 佐藤
慎 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corporation
Showa Denko Materials Co Ltd
Original Assignee
Resonac Corporation
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/JP2012/075412 external-priority patent/WO2013125086A1/ja
Application filed by Resonac Corporation, Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd filed Critical Resonac Corporation
Priority claimed from JP2013054538A external-priority patent/JP6134547B2/ja
Publication of JPWO2013125684A1 publication Critical patent/JPWO2013125684A1/ja
Application granted granted Critical
Publication of JP5958529B2 publication Critical patent/JP5958529B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C09J11/06—Non-macromolecular additives organic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0233—Sheets, foils
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/20—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the epoxy compounds used
    • C08G59/32—Epoxy compounds containing three or more epoxy groups
    • C08G59/38—Epoxy compounds containing three or more epoxy groups together with di-epoxy compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/04—Oxygen-containing compounds
    • C08K5/09—Carboxylic acids; Metal salts thereof; Anhydrides thereof
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C09J163/04—Epoxynovolacs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Wire Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半導体チップ及び配線回路基板のそれぞれの接続部が互いに電気的に接続された半導体装置、又は、複数の半導体チップのそれぞれの接続部が互いに電気的に接続された半導体装置の製造方法であって、上記接続部の少なくとも一部を、下記式（１）で表される基を有する化合物を含有する半導体用接着剤を用いて封止する工程を備える、半導体装置の製造方法。【化１】［式中、Ｒ１は、電子供与性基を示す。］

Description

本発明は、半導体用接着剤を用いた半導体装置の製造方法、及び該製造方法によって得られる半導体装置に関する。
従来、半導体チップと基板とを接続するには、金ワイヤ等の金属細線を用いるワイヤーボンディング方式が広く適用されている。一方、半導体装置に対する高機能化、高集積化、高速化等の要求に対応するため、半導体チップ又は基板にバンプと呼ばれる導電性突起を形成して、半導体チップと基板とを直接接続するフリップチップ接続方式（ＦＣ接続方式）が広まりつつある。
例えば、半導体チップ及び基板間の接続に関して、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）等に盛んに用いられているＣＯＢ（Ｃｈｉｐ Ｏｎ Ｂｏａｒｄ）型の接続方式もＦＣ接続方式に該当する。また、ＦＣ接続方式は、半導体チップ上に接続部（バンプや配線）を形成して、半導体チップ間を接続するＣＯＣ（Ｃｈｉｐ Ｏｎ Ｃｈｉｐ）型の接続方式にも広く用いられている（たとえば、特許文献１参照）。
また、さらなる小型化、薄型化、高機能化が強く要求されるパッケージでは、上述した接続方式を積層・多段化したチップスタック型パッケージやＰＯＰ（Ｐａｃｋａｇｅ Ｏｎ Ｐａｃｋａｇｅ）、ＴＳＶ（Ｔｈｒｏｕｇｈ−Ｓｉｌｉｃｏｎ Ｖｉａ）等も広く普及し始めている。このような積層・多段化技術は、半導体チップ等を三次元的に配置することから、二次元的に配置する手法と比較してパッケージを小さくできる。また、半導体の性能向上、ノイズ提言、実装面積の削減、省電力化にも有効であることから、次世代の半導体配線技術として注目されている。
ところで、上記接続部（バンプや配線）に用いられる主な金属としては、はんだ、スズ、金、銀、銅、ニッケル等があり、これらの複数種を含んだ導電材料も用いられている。接続部に用いられる金属は、表面が酸化して酸化膜が生成してしまうことや、表面に酸化物等の不純物が付着してしまうことにより、接続部の接続面に不純物が生じる場合がある。このような不純物が残存すると、半導体チップ及び基板間や２つの半導体チップ間における接続性・絶縁信頼性が低下し、上述した接続方式を採用するメリットが損なわれてしまうことが懸念される。
また、これらの不純物の発生を抑制する方法として、ＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅｓ）処理等で知られる接続部を酸化防止膜でコーティングする方法があるが、この酸化防止膜は接続プロセス時のはんだ濡れ性の低下、接続性の低下等の原因となる場合がある。
そこで上述の酸化膜や不純物を除去する方法として、半導体材料にフラックス剤を含有させる方法が提案されている（例えば、特許文献２〜５参照）。
特開２００８−２９４３８２号公報 特開２００１−２２３２２７号公報 特開２００２−２８３０９８号公報 特開２００５−２７２５４７号公報 特開２００６−１６９４０７号公報
一般に接続部同士の接続には、接続性・絶縁信頼性を十分に確保する観点から、金属接合が用いられている。半導体材料が十分にフラックス活性（金属表面の酸化膜や不純物の除去効果）を有していない場合、金属表面の酸化膜や不純物を除去できず、良好な金属−金属接合が形成されず、導通が確保されない場合がある。
また、上記半導体装置の製造プロセスにおいては、接続時間（ボンディング時間）の短縮化が求められている。接続時間（ボンディング時間）の短縮化が可能となると、生産性を向上させることができる。しかしながら、一般に、接続時間を短縮化すると接続信頼性が低下する場合があった。
本発明は、より短時間で信頼性に優れたより多くの半導体装置を製造することができる半導体装置の製造方法、及び当該製造方法によって得られる半導体装置を提供することを目的とする。
本発明の一態様は、半導体チップ及び配線回路基板のそれぞれの接続部が互いに電気的に接続された半導体装置、又は、複数の半導体チップのそれぞれの接続部が互いに電気的に接続された半導体装置の製造方法であって、上記接続部の少なくとも一部を、下記式（１）で表される基を有する化合物を含有する半導体用接着剤を用いて封止する工程（以下、場合により「封止工程」という。）を備える、半導体の製造方法に関する。
Figure 2013125684
 ［式中、Ｒ１は、電子供与性基を示す。］
本態様においては、式（１）で表される基を有する化合物を含有する半導体用接着剤を用いて接続部を封止することで、短時間で高信頼性の半導体装置を製造できる。
式（１）で表される基を有する化合物は、カルボキシル基を２つ有する化合物であることが好ましい。カルボキシル基を２つ有する化合物は、カルボキシル基を１つ有する化合物と比較して、接続時の高温によっても揮発し難く、ボイドの発生を一層抑制することができる。また、カルボキシル基を２つ有する化合物を用いると、カルボキシル基を３つ以上有する化合物を用いた場合と比較して、保管時・接続作業時等における半導体用接着剤の粘度上昇を一層抑制することができ、半導体装置の接続信頼性を一層向上させることができる。
式（１）で表される基を有する化合物は、下記式（２）で表される化合物であることが好ましい。
Figure 2013125684
 ［式中、Ｒ１は電子供与性基を示し、Ｒ２は水素原子又は電子供与性基を示し、ｎは０〜１５の整数を示し、複数存在するＲ２は互いに同一でも異なっていてもよい。］
式（１）で表される基を有する化合物は、下記式（３）で表される化合物であることがより好ましい。
Figure 2013125684
 ［式中、Ｒ１は電子供与性基を示し、Ｒ２は水素原子又は電子供与性基を示し、ｍは０〜１０の整数を示す。］
式（３）におけるｍは、０〜５の整数であることが好ましい。ｍが５以下であると一層優れた接続信頼性が得られる。
式（１）で表される基を有する化合物の融点は、１５０℃以下であることが好ましい。このような化合物は、より短時間で溶融してフラックス活性を発現させることができるため、より短時間で接続信頼性に優れた半導体装置を製造できる。
上記電子供与性基は、炭素数１〜１０のアルキル基であることが好ましい。電子供与性基が炭素数１〜１０のアルキル基であると、発明の効果が一層顕著に奏される。
上記半導体用接着剤は、重量平均分子量１００００以上の高分子成分を更に含有していてもよい。当該高分子成分によれば、半導体用接着剤のフィルム形成性が向上するため、封止工程における作業性の向上を図ることができる。また、高分子成分によれば、半導体用接着剤の硬化物に耐熱性を付与できる。さらに、高分子成分を含有する半導体用接着剤においては、上記式（１）で表される基を有する化合物による本発明の効果が一層顕著に奏される。
上記半導体用接着剤の形状は、フィルム状であることが好ましい。これにより、封止工程における作業性が向上する。フィルム状であると、ウエハ上に貼り付けて、一括でダイシングすることが可能であり、アンダーフィルが供給された個片化チップが簡略化された工程で多量に生産できるため、生産性も向上する。
本発明の他の態様は、上記製造方法によって得られる、半導体装置に関する。本発明の半導体装置は、優れた接続信頼性を有する。
本発明によれば、より短時間で信頼性に優れたより多くの半導体装置を製造することができる半導体装置の製造方法、及び当該製造方法によって得られる半導体装置が提供される。
本発明の半導体装置の一実施形態を示す模式断面図である。 本発明の半導体装置の他の一実施形態を示す模式断面図である。 本発明の半導体装置の他の一実施形態を示す模式断面図である。 本発明の半導体装置の製造方法の一実施形態を模式的に示す工程断面図である。
以下、場合により図面を参照しつつ本発明の好適な実施形態について詳細に説明する。なお、図面中、同一又は相当部分には同一符号を付し、重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は図示の比率に限られるものではない。
＜半導体装置＞
本実施形態の半導体装置について、図１及び２を用いて以下説明する。図１は、本発明の半導体装置の一実施形態を示す模式断面図である。図１（ａ）に示すように、半導体装置１００は、互いに対向する半導体チップ１０及び基板（回路配線基板）２０と、半導体チップ１０及び基板２０の互いに対向する面にそれぞれ配置された配線１５と、半導体チップ１０及び基板２０の配線１５を互いに接続する接続バンプ３０と、半導体チップ１０及び基板２０間の空隙に隙間なく充填された接着材料４０とを有している。半導体チップ１０及び基板２０は、配線１５及び接続バンプ３０によりフリップチップ接続されている。配線１５及び接続バンプ３０は、接着材料４０により封止されており外部環境から遮断されている。接着材料４０は、後述する半導体用接着剤の硬化物である。
図１（ｂ）に示すように、半導体装置２００は、互いに対向する半導体チップ１０及び基板２０と、半導体チップ１０及び基板２０の互いに対向する面にそれぞれ配置されたバンプ３２と、半導体チップ１０及び基板２０間の空隙に隙間なく充填された接着材料４０とを有している。半導体チップ１０及び基板２０は、対向するバンプ３２が互いに接続されることによりフリップチップ接続されている。バンプ３２は、接着材料４０により封止されており外部環境から遮断されている。
図２は、本発明の半導体装置の他の一実施形態を示す模式断面図である。図２（ａ）に示すように、半導体装置３００は、２つの半導体チップ１０が配線１５及び接続バンプ３０によりフリップチップ接続されている点を除き、半導体装置１００と同様である。図２（ｂ）に示すように、半導体装置４００は、２つの半導体チップ１０がバンプ３２によりフリップチップ接続されている点を除き、半導体装置２００と同様である。
半導体チップ１０としては、特に限定はなく、シリコン、ゲルマニウム等の同一種類の元素から構成される元素半導体、ガリウムヒ素、インジウムリン等の化合物半導体を用いることができる。
基板２０としては、回路基板であれば特に制限はなく、ガラスエポキシ、ポリイミド、ポリエステル、セラミック、エポキシ、ビスマレイミドトリアジン等を主な成分とする絶縁基板の表面に、金属膜の不要な個所をエッチング除去して形成された配線（配線パターン）１５を有する回路基板、上記絶縁基板の表面に金属めっき等によって配線１５が形成された回路基板、上記絶縁基板の表面に導電性物質を印刷して配線１５が形成された回路基板を用いることができる。
配線１５やバンプ３２等の接続部は、主成分として、金、銀、銅、はんだ（主成分は、例えばスズ−銀、スズ−鉛、スズ−ビスマス、スズ−銅、スズ−銀−銅）、ニッケル、スズ、鉛等を含有しており、複数の金属を含有していてもよい。
上記金属の中でも、接続部の電気伝導性・熱伝導性に優れたパッケージとする観点から、金、銀及び銅が好ましく、銀及び銅がより好ましい。コストが低減されたパッケージとする観点から、安価であることに基づき銀、銅及びはんだが好ましく、銅及びはんだがより好ましく、はんだが更に好ましい。室温において金属の表面に酸化膜が形成すると生産性が低下する場合やコストが増加する場合があるため、酸化膜の形成を抑制する観点から、金、銀、銅及びはんだが好ましく、金、銀、はんだがより好ましく、金、銀が更に好ましい。
上記配線１５及びバンプ３２の表面には、金、銀、銅、はんだ（主成分は、例えば、スズ−銀、スズ−鉛、スズ−ビスマス、スズ−銅）、スズ、ニッケル等を主な成分とする金属層が、例えばメッキにより形成されていてもよい。この金属層は単一の成分のみで構成されていても、複数の成分から構成されていてもよい。また、上記金属層は、単層又は複数の金属層が積層された構造をしていてもよい。
また、本実施形態の半導体装置は、半導体装置１００〜４００に示すような構造（パッケージ）が複数積層されていてもよい。この場合、半導体装置１００〜４００は、金、銀、銅、はんだ（主成分は、例えばスズ−銀、スズ−鉛、スズ−ビスマス、スズ−銅、スズ−銀−銅）、スズ、ニッケル等を含むバンプや配線で互いに電気的に接続されていてもよい。
半導体装置を複数積層する手法としては、図３に示すように、例えばＴＳＶ（Ｔｈｒｏｕｇｈ−Ｓｉｌｉｃｏｎ Ｖｉａ）技術が挙げられる。図３は、本発明の半導体装置の他の一実施形態を示す模式断面図であり、ＴＳＶ技術を用いた半導体装置である。図３に示す半導体装置５００では、インターポーザ５０上に形成された配線１５が半導体チップ１０の配線１５と接続バンプ３０を介して接続されることにより、半導体チップ１０とインターポーザ５０とはフリップチップ接続されている。半導体チップ１０とインターポーザ５０との間の空隙には接着材料４０が隙間なく充填されている。上記半導体チップ１０におけるインターポーザ５０と反対側の表面上には、配線１５、接続バンプ３０及び接着材料４０を介して半導体チップ１０が繰り返し積層されている。半導体チップ１０の表裏におけるパターン面の配線１５は、半導体チップ１０の内部を貫通する孔内に充填された貫通電極３４により互いに接続されている。なお、貫通電極３４の材質としては、銅、アルミニウム等を用いることができる。
このようなＴＳＶ技術により、通常は使用されない半導体チップの裏面からも信号を取得することが可能となる。さらには、半導体チップ１０内に貫通電極３４を垂直に通すため、対向する半導体チップ１０間や半導体チップ１０及びインターポーザ５０間の距離を短くし、柔軟な接続が可能である。本実施形態の半導体用接着剤は、このようなＴＳＶ技術において、対向する半導体チップ１０間や、半導体チップ１０及びインターポーザ５０間の半導体用接着剤として適用することができる。
また、エリヤバンプチップ技術等の自由度の高いバンプ形成方法では、インターポーザを介さないでそのまま半導体チップをマザーボードに直接実装できる。本実施形態の半導体用接着剤は、このような半導体チップをマザーボードに直接実装する場合にも適用することができる。なお、本実施形態の半導体用接着剤は、２つの配線回路基板を積層する場合に、基板間の空隙を封止する際にも適用することができる。
＜半導体装置の製造方法＞
本実施形態では、例えば、以下のようにして半導体装置を製造することができる。まず、回路が形成された基板（回路基板）を準備する。次に、回路基板に半導体用接着剤を、半導体用接着剤層が配線及び接続バンプを埋めるように供給して回路部材を得る。半導体用接着剤層を回路基板に形成した後、半導体チップのはんだバンプと基板の銅配線をフリップチップボンダーなどの接続装置を用いて、位置合わせした後、半導体チップと基板をはんだバンプの融点以上の温度で加熱しながら押し付けて（接続部にはんだを用いる場合は、はんだ部分に２４０℃以上かかることが好ましい）、半導体チップと基板を接続するとともに、半導体用接着剤層の硬化物によって接続部を封止する。上記半導体用接着剤層は、下記式（１）で表される基を有する化合物を含有する。
Figure 2013125684
 ［式中、Ｒ１は、電子供与性基を示す。］
本実施形態の半導体装置の製造方法について、より具体的に、図４を用いて以下説明する。図４は、本発明の半導体装置の製造方法の一実施形態を模式的に示す工程断面図である。
まず、図４（ａ）に示すように、配線１５を有する基板２０上に、接続バンプ３０を形成する位置に開口を有するソルダーレジスト６０を形成する。このソルダーレジスト６０は必ずしも設ける必要はない。しかしながら、基板２０上にソルダーレジストを設けることにより、配線１５間のブリッジの発生を抑制し、接続信頼性・絶縁信頼性を向上させることができる。ソルダーレジスト６０は、例えば、市販のパッケージ用ソルダーレジスト用インキを用いて形成することができる。市販のパッケージ用ソルダーレジスト用インキとしては、具体的には、ＳＲシリーズ（日立化成工業株式会社製、商品名）及びＰＳＲ４０００−ＡＵＳシリーズ（太陽インキ製造（株）製、商品名）が挙げられる。
次に、図４（ａ）に示すように、ソルダーレジスト６０の開口に接続バンプ３０を形成する。そして、図４（ｂ）に示すように、接続バンプ３０及びソルダーレジスト６０が形成された基板２０上に、フィルム状の半導体用接着剤（以下、場合により「フィルム状接着剤」という。）４１を貼付する。フィルム状接着剤４１の貼付は、加熱プレス、ロールラミネート、真空ラミネート等によって行うことができる。フィルム状接着剤４１の供給面積や厚みは、半導体チップ１０及び基板２０のサイズや、接続バンプ３０の高さによって適宜設定される。
上記のとおりフィルム状接着剤４１を基板２０に貼り付けた後、半導体チップ１０の配線１５と接続バンプ３０とをフリップチップボンダー等の接続装置を用いて、位置合わせする。続いて、半導体チップ１０と基板２０とを接続バンプ３０の融点以上の温度で加熱しながら圧着し、図４（ｃ）に示すように、半導体チップ１０と基板２０とを接続すると共に、フィルム状接着剤４１の硬化物である接着材料４０によって、半導体チップ１０及び基板２０間の空隙を封止充填する。以上により、半導体装置６００が得られる。
本実施形態の半導体装置の製造方法では、位置合わせをした後に仮固定し（半導体用接着剤を介している状態）、リフロー炉で加熱処理することによって、接続バンプ３０を溶融させて半導体チップ１０と基板２０とを接続してもよい。仮固定の段階では、金属接合を形成することが必ずしも必要ではないため、上記の加熱しながら圧着する方法に比べて低荷重、短時間、低温度による圧着でよく、生産性が向上すると共に接続部の劣化を抑制することができる。
また、半導体チップ１０と基板２０とを接続した後、オーブン等で加熱処理工程（キュア工程）を行って、更に接続信頼性・絶縁信頼性を高めてもよい。加熱温度は、フィルム状接着剤の硬化が進行する温度が好ましく、完全に硬化する温度がより好ましい。加熱温度、加熱時間は適宜設定される。
キュア工程では、接続体を加熱して半導体用接着剤の硬化を促進させる。キュア工程における加熱温度、加熱時間、キュア工程後の半導体用接着剤の硬化反応率は、硬化物である接着材料が半導体装置の信頼性を満たす物性を発揮すれば特に制限されない。
キュア工程における加熱温度及び加熱時間は、半導体用接着剤の硬化反応が進行するように適宜設定され、半導体用接着剤が完全に硬化するように設定されることが好ましい。加熱温度は、反り低減の観点から、可能な限り低い温度であることが好ましい。加熱温度は、１００〜２００℃が好ましく、１１０〜１９０℃がより好ましく、１２０〜１８０℃が更に好ましい。加熱時間は、０．１〜１０時間が好ましく、０．１〜８時間がより好ましく、０．１〜５時間が更に好ましい。キュア工程時に半導体用接着剤の未反応分を可能な限り反応させることが好ましく、キュア工程後の硬化反応率は９５％以上が好ましい。キュア工程における加熱は、オーブン等の加熱装置を用いて行なうことができる。
なお、本実施形態の半導体装置の製造方法では、フィルム状接着剤４１を半導体チップ１０に貼付した後に基板２０を接続してもよい。また、半導体チップ１０及び基板２０を配線１５及び接続バンプ３０により接続した後、半導体チップ１０及び基板２０間の空隙にペースト状の半導体用接着剤を充填し、硬化させてもよい。
生産性が向上する観点から、複数の半導体チップ１０が連結した半導体ウェハに半導体用接着剤を供給した後、ダイシングして個片化することによって、半導体チップ１０上に半導体用接着剤が供給された構造体を得てもよい。また、半導体用接着剤がペースト状の場合は、特に制限されるものではないが、スピンコート等の塗布方法により、半導体チップ１０上の配線やバンプを埋め込み、厚みを均一化させればよい。この場合、樹脂の供給量が一定となるため生産性が向上すると共に、埋め込み不足によるボイドの発生及びダイシング性の低下を抑制することができる。一方、半導体用接着剤がフィルム状の場合は、特に制限されるものではないが、加熱プレス、ロールラミネート及び真空ラミネート等の貼付方式により半導体チップ１０上の配線やバンプを埋め込むようにフィルム状の半導体用接着剤を供給すればよい。この場合、樹脂の供給量が一定となるため生産性が向上し、埋め込み不足によるボイドの発生及びダイシング性の低下を抑制することができる。
なお、ペースト状の半導体用接着剤をスピンコートする方法と比較して、フィルム状の半導体用接着剤をラミネートする方法によれば、供給後の半導体用接着剤の平坦性が良好となる傾向にある。そのため、半導体用接着剤の形態としては、フィルム状が好ましい。また、フィルム状接着剤は、多様なプロセスへの適用性、取り扱い性等にも優れる。
また、フィルム状接着剤をラミネートすることによって半導体用接着剤を供給する方法では、半導体装置の接続性が一層確保しやすくなる傾向にある。この理由について、定かではないが、本発明者らは以下のように考える。すなわち、本実施形態では、フラックス剤は、融点が低い傾向にあり、フラックス活性が発現しやすい傾向にある。そのため、例えば、基板２０の接続バンプ３０が酸化膜で被覆されていたとしても、フィルム状接着剤を基板２０上にラミネートする際の加熱によってフラックス活性が発現して、接続バンプ３０の表面の酸化膜の少なくとも一部が還元除去されると考えられる。この還元除去により、フィルム状接着剤が供給された時点で接続バンプ３０の少なくとも一部が露出し、これが接続性の向上に寄与していると考えられる。
接続荷重は、接続バンプ３０の数や高さのばらつき、加圧による接続バンプ３０、又は接続部のバンプを受ける配線の変形量を考慮して設定される。接続温度は、接続部の温度が接続バンプ３０の融点以上であることが好ましいが、それぞれの接続部（バンプや配線）の金属接合が形成される温度であればよい。接続バンプ３０がはんだバンプである場合は、約２４０℃以上が好ましい。また、接続温度は、５００℃以下であってよく、４００℃以下であってもよい。
接続時の接続時間は、接続部の構成金属により異なるが、生産性が向上する観点から短時間であるほど好ましい。接続バンプ３０がはんだバンプである場合、接続時間は２０秒以下が好ましく、１０秒以下がより好ましく、５秒以下が更に好ましく、４秒以下が更に好ましく、３秒以下が特に好ましい。銅−銅又は銅−金の金属接続の場合は、接続時間は６０秒以下が好ましい。
上述した様々なパッケージ構造のフリップチップ接続部においても、本実施形態の半導体用接着剤は、優れた耐リフロー性及び接続信頼性を示す。
以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態に限定されるものではない。
以下、本発明で用いる半導体用接着剤の一態様について説明する。
＜半導体用接着剤＞
本実施形態の半導体用接着剤は、下記式（１）で表される基を有する化合物（以下、場合により「（ｃ）成分」という。）を含有する。さらに、接着性の観点から、熱硬化成分を含むことが好ましい。熱硬化成分は特には制限されないが、耐熱性及び接着性の観点から、エポキシ樹脂（以下、場合により「（ａ）成分」という。）、硬化剤（以下、場合により「（ｂ）成分」という。）を含有することが好ましい。
Figure 2013125684
式（１）中、Ｒ１は、電子供与性基を示す。
本実施形態の半導体用接着剤によれば、式（１）で表される基を有する化合物を含有することにより、金属接合するフリップチップ接続方式において半導体用接着剤として適用して接続時間の短縮化を行っても、耐リフロー性及び接続信頼性に優れる半導体装置の作製が可能となる。この理由について、本発明者らは次のように考えている。
一般に半導体用接着剤を用いてフリップチップ接続を行う場合は加熱しながら接続を行うが、この際に半導体用接着剤も加熱されてフラックス剤の融点まで加熱されることでフラックス活性が発現する。しかしながら、半導体用接着剤の温度を急に上昇させることは難しく、短時間でフラックス活性を発現させることは難しかった。しかしながら、本実施形態における式（１）で表される基を有する化合物は通常のフラックス剤と比べると融点が低く、フラックス活性が発現する温度も低い傾向となる。したがって、短時間で溶融してフラックス活性を発現させることができるため、短時間での接続が可能となる。
また、従来までの直鎖骨格を有するフラックス剤とは異なり、上記式（１）で表される基を有する化合物はカルボキシル基から２位の位置に電子供与性基を有しているため、融点が低くなると考えられる。これによって、短時間の接続が可能となると考えている。
さらに、本願発明における式（１）で表される化合物を含むことにより、フラックス活性を発現しつつ短時間接続ができるのみならず、接続後の高温における吸湿後の接着力の低下を抑制することができ、耐リフロー性の向上も図ることができる。従来、フラックス剤としてカルボン酸が用いられているが、従来のフラックス剤では、以下の理由により接着力の低下が生じていると、本発明者らは考えている。
通常、エポキシ樹脂と硬化剤とが反応して硬化反応が進むが、この際にフラックス剤であるカルボン酸が当該硬化反応に取り込まれる。すなわち、エポキシ樹脂のエポキシ基とフラックス剤のカルボキシル基とが反応することにより、エステル結合が形成される場合がある。このエステル結合は、吸湿等による加水分解等を生じやすく、このエステル結合の分解が、吸湿後の接着力の低下の一因であると考えられる。
これに対して、本実施形態の半導体用接着剤は、式（１）で表される基、すなわち、近傍に電子供与性基を備えたカルボキシル基を有する化合物を含有している。そのため、本実施形態の半導体用接着剤では、カルボキシル基によりフラックス活性が十分に得られると共に、上述のエステル結合が形成された場合であっても、電子供与性基によりエステル結合部の電子密度があがりエステル結合の分解が抑制される。
また、本実施形態では、カルボキシル基の近傍に置換基（電子供与性基）が存在するため、立体障害により、カルボキシル基とエポキシ樹脂との反応が抑制され、エステル結合が生成し難くなっていると考えられる。
これらの理由により、本実施形態の半導体用接着剤では、吸湿等による組成変化が生じにくく、優れた接着力が維持される。また、上述の作用は、エポキシ樹脂と硬化剤との硬化反応がフラックス剤により阻害されにくい、ということもでき、当該作用により、エポキシ樹脂と硬化剤との硬化反応の十分な進行による接続信頼性の向上という効果も期待できる。
本実施形態の半導体用接着剤は、必要に応じて、重量平均分子量が１００００以上の高分子成分（以下、場合により「（ｄ）成分」という。）を含有していてもよい。また、本実施形態の半導体用接着剤は、必要に応じて、フィラー（以下、場合により「（ｅ）成分」という。）を含有していてもよい。
以下、本実施形態の半導体用接着剤を構成する各成分について説明する。
（ａ）成分：エポキシ樹脂
エポキシ樹脂としては、分子内に２個以上のエポキシ基を有するものであれば特に制限なく用いることができる。（ａ）成分として、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ナフタレン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、フェノールアラルキル型エポキシ樹脂、ビフェニル型エポキシ樹脂、トリフェニルメタン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂及び各種多官能エポキシ樹脂を使用することができる。これらは単独で又は２種以上の混合物として使用することができる。
（ａ）成分は、高温での接続時に分解して揮発成分が発生することを抑制する観点から、接続時の温度が２５０℃の場合は、２５０℃における熱重量減少量率が５％以下のエポキシ樹脂を用いることが好ましく、３００℃の場合は、３００℃における熱重量減少量率が５％以下のエポキシ樹脂を用いることが好ましい。
（ａ）成分の含有量は、半導体用接着剤の全量基準で、例えば５〜７５質量％であり、好ましくは１０〜５０質量％であり、より好ましくは１５〜３５質量％である。
（ｂ）成分：硬化剤
（ｂ）成分としては、例えば、フェノール樹脂系硬化剤、酸無水物系硬化剤、アミン系硬化剤、イミダゾール系硬化剤及びホスフィン系硬化剤が挙げられる。（ｂ）成分がフェノール性水酸基、酸無水物、アミン類又はイミダゾール類を含むと、接続部に酸化膜が生じることを抑制するフラックス活性を示し、接続信頼性・絶縁信頼性を向上させることができる。以下、各硬化剤について説明する。
（ｉ）フェノール樹脂系硬化剤
フェノール樹脂系硬化剤としては、分子内に２個以上のフェノール性水酸基を有するものであれば特に制限はなく、例えば、フェノールノボラック樹脂、クレゾールノボラック樹脂、フェノールアラルキル樹脂、クレゾールナフトールホルムアルデヒド重縮合物、トリフェニルメタン型多官能フェノール樹脂及び各種多官能フェノール樹脂を使用することができる。これらは単独で又は２種以上の混合物として使用することができる。
上記（ａ）成分に対するフェノール樹脂系硬化剤の当量比（フェノール性水酸基／エポキシ基、モル比）は、良好な硬化性、接着性及び保存安定性の観点から、０．３〜１．５が好ましく、０．４〜１．０がより好ましく、０．５〜１．０が更に好ましい。当量比が０．３以上であると、硬化性が向上し接着力が向上する傾向があり、１．５以下であると未反応のフェノール性水酸基が過剰に残存することがなく、吸水率が低く抑えられ、絶縁信頼性が向上する傾向がある。
（ｉｉ）酸無水物系硬化剤
酸無水物系硬化剤としては、例えば、メチルシクロヘキサンテトラカルボン酸二無水物、無水トリメリット酸、無水ピロメリット酸、ベンゾフェノンテトラカルボン酸二無水物及びエチレングリコールビスアンヒドロトリメリテートを使用することができる。これらは単独で又は２種以上の混合物として使用することができる。
上記（ａ）成分に対する酸無水物系硬化剤の当量比（酸無水物基／エポキシ基、モル比）は、良好な硬化性、接着性及び保存安定性の観点から、０．３〜１．５が好ましく、０．４〜１．０がより好ましく、０．５〜１．０が更に好ましい。当量比が０．３以上であると、硬化性が向上し接着力が向上する傾向があり、１．５以下であると未反応の酸無水物が過剰に残存することがなく、吸水率が低く抑えられ、絶縁信頼性が向上する傾向がある。
（ｉｉｉ）アミン系硬化剤
アミン系硬化剤としては、例えばジシアンジアミドを使用することができる。
上記（ａ）成分に対するアミン系硬化剤の当量比（アミン／エポキシ基、モル比）は、良好な硬化性、接着性及び保存安定性の観点から０．３〜１．５が好ましく、０．４〜１．０がより好ましく、０．５〜１．０が更に好ましい。当量比が０．３以上であると、硬化性が向上し接着力が向上する傾向があり、１．５以下であると未反応のアミンが過剰に残存することがなく、絶縁信頼性が向上する傾向がある。
（ｉｖ）イミダゾール系硬化剤
イミダゾール系硬化剤としては、例えば、２−フェニルイミダゾール、２−フェニル−４−メチルイミダゾール、１−ベンジル−２−メチルイミダゾール、１−ベンジル−２−フェニルイミダゾール、１−シアノエチル−２−ウンデシルイミダゾール、１−シアノ−２−フェニルイミダゾール、１−シアノエチル−２−ウンデシルイミダゾールトリメリテイト、１−シアノエチル−２−フェニルイミダゾリウムトリメリテイト、２，４−ジアミノ−６−［２’−メチルイミダゾリル−（１’）］−エチル−ｓ−トリアジン、２，４−ジアミノ−６−［２’−ウンデシルイミダゾリル−（１’）］−エチル−ｓ−トリアジン、２，４−ジアミノ−６−［２’−エチル−４’−メチルイミダゾリル−（１’）］−エチル−ｓ−トリアジン、２，４−ジアミノ−６−［２’−メチルイミダゾリル−（１’）］−エチル−ｓ−トリアジンイソシアヌル酸付加体、２−フェニルイミダゾールイソシアヌル酸付加体、２−フェニル−４，５−ジヒドロキシメチルイミダゾール、２−フェニル−４−メチル−５−ヒドロキシメチルイミダゾール、及び、エポキシ樹脂とイミダゾール類の付加体が挙げられる。これらの中でも、優れた硬化性、保存安定性及び接続信頼性の観点から、１−シアノエチル−２−ウンデシルイミダゾール、１−シアノ−２−フェニルイミダゾール、１−シアノエチル−２−ウンデシルイミダゾールトリメリテイト、１−シアノエチル−２−フェニルイミダゾリウムトリメリテイト、２，４−ジアミノ−６−［２’−メチルイミダゾリル−（１’）］−エチル−ｓ−トリアジン、２，４−ジアミノ−６−［２’−エチル−４’−メチルイミダゾリル−（１’）］−エチル−ｓ−トリアジン、２，４−ジアミノ−６−［２’−メチルイミダゾリル−（１’）］−エチル−ｓ−トリアジンイソシアヌル酸付加体、２−フェニルイミダゾールイソシアヌル酸付加体、２−フェニル−４，５−ジヒドロキシメチルイミダゾール及び２−フェニル−４−メチル−５−ヒドロキシメチルイミダゾールが好ましい。これらは単独で又は２種以上を併用して用いることができる。また、これらをマイクロカプセル化した潜在性硬化剤としてもよい。
イミダゾール系硬化剤の含有量は、（ａ）成分１００質量部に対して、０．１〜２０質量部が好ましく、０．１〜１０質量部がより好ましい。イミダゾール系硬化剤の含有量が０．１質量部以上であると硬化性が向上する傾向があり、２０質量部以下であると金属接合が形成される前に半導体用接着剤が硬化することがなく、接続不良が発生しにくい傾向がある。
（ｖ）ホスフィン系硬化剤
ホスフィン系硬化剤としては、例えば、トリフェニルホスフィン、テトラフェニルホスホニウムテトラフェニルボレート、テトラフェニルホスホニウムテトラ（４−メチルフェニル）ボレート及びテトラフェニルホスホニウム（４−フルオロフェニル）ボレートが挙げられる。
ホスフィン系硬化剤の含有量は、（ａ）成分１００質量部に対して、０．１〜１０質量部が好ましく、０．１〜５質量部がより好ましい。ホスフィン系硬化剤の含有量が０．１質量部以上であると硬化性が向上する傾向があり、１０質量部以下であると金属接合が形成される前に半導体用接着剤が硬化することがなく、接続不良が発生しにくい傾向がある。
フェノール樹脂系硬化剤、酸無水物系硬化剤及びアミン系硬化剤は、それぞれ１種を単独で又は２種以上の混合物として使用することができる。イミダゾール系硬化剤及びホスフィン系硬化剤はそれぞれ単独で用いてもよいが、フェノール樹脂系硬化剤、酸無水物系硬化剤又はアミン系硬化剤と共に用いてもよい。
保存安定性が一層向上し、吸湿による分解や劣化が起こりにくくなる観点から、（ｂ）成分は、フェノール樹脂系硬化剤、アミン系硬化剤、イミダゾール系硬化剤及びホスフィン系硬化剤からなる群より選択される硬化剤であることが好ましい。また、硬化速度の調整の容易さの観点、及び、速硬化性により生産性向上を目的とした短時間接続が実現できる観点からは、（ｂ）成分は、フェノール樹脂系硬化剤、アミン系硬化剤及びイミダゾール系硬化剤からなる群より選択される硬化剤であることがより好ましい。
半導体用接着剤が（ｂ）成分として、フェノール樹脂系硬化剤、酸無水物系硬化剤又はアミン系硬化剤を含む場合、酸化膜を除去するフラックス活性を示し、接続信頼性をより向上することができる。
ボイド抑制と接続性の両立に起因するファクターとして、硬化剤の揮発性が低いこと（発泡しにくいこと）、ゲル化タイムや粘度が適切であり調整が容易であることが挙げられる。また、信頼性（特に耐リフロー性）に起因するファクターとして、低吸湿性（吸湿しにくい）であることが挙げられる。これらの観点から、硬化剤としては、フェノール樹脂系硬化剤、アミン系硬化剤、イミダゾール系硬化剤及びホスフィン系硬化剤が好ましく、さらに好ましくは、フェノール樹脂系硬化剤、アミン系硬化剤及びイミダゾール系硬化剤である。
（ｃ）成分：式（１）で表される基を有する化合物
（ｃ）成分は、式（１）で表される基を有する化合物（以下、場合により「フラックス化合物」という。）である。（ｃ）成分はフラックス活性を有する化合物であり、本実施形態の半導体用接着剤において、フラックス剤として機能する。（ｃ）成分としては、フラックス化合物の１種を単独で用いてもよく、フラックス化合物の２種以上を併用してもよい。
Figure 2013125684
式（１）中、Ｒ１は、電子供与性基を示す。
電子供与性基としては、例えば、アルキル基、水酸基、アミノ基、アルコキシ基及びアルキルアミノ基が挙げられる。電子供与性基としては、他の成分（例えば、（ａ）成分のエポキシ樹脂）と反応しにくい基が好ましく、具体的には、アルキル基、水酸基又はアルコキシ基が好ましく、アルキル基がより好ましい。
電子供与性基の電子供与性が強くなると、上述のエステル結合の分解を抑制する効果が得られ易くなる傾向にある。また、電子供与性基の立体障害は、大きいと、上述のカルボキシル基とエポキシ樹脂との反応を抑制する効果が得られ易くなる。電子供与性基は、電子供与性及び立体障害をバランス良く有していることが好ましい。
アルキル基としては、炭素数１〜１０のアルキル基が好ましく、炭素数１〜５のアルキル基がより好ましい。アルキル基の炭素数は、多いほど電子供与性及び立体障害が大きくなる傾向にある。炭素数が上記範囲であるアルキル基は、電子供与性及び立体障害のバランスに優れるため、当該アルキル基によれば、本発明の効果が一層顕著に奏される。
また、アルキル基は、直鎖状であっても分岐状であってもよいが、中でも直鎖状が好ましい。アルキル基が直鎖状であるとき、電子供与性及び立体障害のバランスの観点から、アルキル基の炭素数は、フラックス化合物の主鎖の炭素数以下であることが好ましい。例えば、フラックス化合物が下記式（２）で表される化合物であり、電子供与性基が直鎖状のアルキル基であるとき、当該アルキル基の炭素数は、フラックス化合物の主鎖の炭素数（ｎ＋１）以下であることが好ましい。
アルコキシ基としては、炭素数１〜１０のアルコキシ基が好ましく、炭素数１〜５のアルコキシ基がより好ましい。アルコキシ基の炭素数は、多いほど電子供与性及び立体障害が大きくなる傾向がある。炭素数が上記範囲であるアルコキシ基は、電子供与性及び立体障害のバランスに優れるため、当該アルコキシ基によれば、本発明の効果が一層顕著に奏される。
また、アルコキシ基のアルキル基部分は、直鎖状であっても分岐状であってもよく、中でも直鎖状が好ましい。アルコキシ基が直鎖状であるとき、電子供与性及び立体障害のバランスの観点から、アルコキシ基の炭素数は、フラックス化合物の主鎖の炭素数以下であることが好ましい。例えば、フラックス化合物が下記式（２）で表される化合物であり、電子供与性基が直鎖状のアルコキシ基であるとき、当該アルコキシ基の炭素数は、フラックス化合物の主鎖の炭素数（ｎ＋１）以下であることが好ましい。
アルキルアミノ基としては、モノアルキルアミノ基、ジアルキルアミノ基が挙げられる。モノアルキルアミノ基としては、炭素数１〜１０のモノアルキルアミノ基が好ましく、炭素数１〜５のモノアルキルアミノ基がより好ましい。モノアルキルアミノ基のアルキル基部分は、直鎖状であっても分岐状であってもよく、直鎖状であることが好ましい。
ジアルキルアミノ基としては、炭素数２〜２０のジアルキルアミノ基が好ましく、炭素数２〜１０のジアルキルアミノ基がより好ましい。ジアルキルアミノ基のアルキル基部分は、直鎖状であっても分岐状であってもよく、直鎖状であることが好ましい。
フラックス化合物は、カルボキシル基を２つ有する化合物（ジカルボン酸）であることが好ましい。カルボキシル基を２つ有する化合物は、カルボキシル基を１つ有する化合物（モノカルボン酸）と比較して、接続時の高温によっても揮発し難く、ボイドの発生を一層抑制できる。また、カルボキシル基を２つ有する化合物を用いると、カルボキシル基を３つ以上有する化合物を用いた場合と比較して、保管時・接続作業時等における半導体用接着剤の粘度上昇を一層抑制することができ、半導体装置の接続信頼性を一層向上させることができる。
フラックス化合物としては、下記式（２）で表される化合物を好適に用いることができる。下記式（２）で表される化合物によれば、半導体装置の耐リフロー性及び接続信頼性を一層向上させることができる。
Figure 2013125684
式（２）中、Ｒ１は電子供与性基を示し、Ｒ２は水素原子又は電子供与性基を示し、ｎは０又は１以上の整数を示し、複数存在するＲ２は互いに同一でも異なっていてもよい。
式（２）におけるｎは、１以上であることが好ましい。ｎが１以上であると、ｎが０である場合と比較して、接続時の高温によってもフラックス化合物が揮発し難く、ボイドの発生を一層抑制することができる。また、式（２）におけるｎは、１５以下であることが好ましく、１１以下であることがより好ましく、６以下又は４以下であってもよい。ｎが１５以下であると、一層優れた接続信頼性が得られる。
また、フラックス化合物としては、下記式（３）で表される化合物がより好適である。下記式（３）で表される化合物によれば、半導体装置の耐リフロー性及び接続信頼性をより一層向上させることができる。
Figure 2013125684
式（３）中、Ｒ１は電子供与性基を示し、Ｒ２は水素原子又は電子供与性基を示し、ｍは０又は１以上の整数を示す。
式（３）におけるｍは、１０以下であることが好ましく、５以下であることがより好ましく、３以下であることがさらに好ましい。ｍが１０以下であると、一層優れた接続信頼性が得られる。
式（３）において、Ｒ２は、水素原子であっても電子供与性基であってもよい。Ｒ２が水素原子であると、融点が低くなる傾向があり、半導体装置の接続信頼性をより向上させることができる場合がある。また、Ｒ１とＲ２とが異なる電子供与性基であると、Ｒ１とＲ２とが同じ電子供与性基である場合と比較して、融点が低くなる傾向があり、半導体装置の接続信頼性をより向上させることができる場合がある。
式（３）で表される化合物のうち、Ｒ２が水素原子である化合物としては、メチルコハク酸、２−メチルグルタル酸、２−メチルアジピン酸、２−メチルピメリン酸、２−メチルスベリン酸等が挙げられる。これらの化合物によれば、半導体装置の接続信頼性を一層向上させることができる。また、これらの化合物のうち、メチルコハク酸及び２−メチルグルタル酸が特に好ましい。
なお、式（３）において、Ｒ１とＲ２とが同じ電子供与性基であると、対称構造となり融点が高くなる傾向があるが、この場合でも本発明の効果は十分に得られる。特に融点が１５０℃以下と十分に低い場合には、Ｒ１とＲ２とが同じ基であっても、Ｒ１とＲ２とが異なる基である場合と同程度の接続信頼性が得られる。
フラックス化合物としては、例えば、コハク酸、グルタル酸、アジピン酸、ピメリン酸、スベリン酸、アゼライン酸、セバシン酸、ウンデカン二酸及びドデカン二酸から選択されるジカルボン酸の２位に電子供与性基が置換した化合物を用いることができる。
フラックス化合物の融点は、１５０℃以下が好ましく、１４０℃以下がより好ましく、１３０℃以下がさらに好ましい。このようなフラックス化合物は、エポキシ樹脂と硬化剤との硬化反応が生じる前にフラックス活性が十分に発現しやすい。そのため、このようなフラックス化合物を含有する半導体用接着剤によれば、接続信頼性に一層優れる半導体装置を実現できる。また、フラックス化合物の融点は、２５℃以上が好ましく、５０℃以上がより好ましい。また、フラックス化合物は、室温（２５℃）で固形であるものが好ましい。
フラックス化合物の融点は、一般的な融点測定装置を用いて測定できる。融点を測定する試料は、微粉末に粉砕され且つ微量を用いることで試料内の温度の偏差を少なくすることが求められる。試料の容器としては一方の端を閉じた毛細管が用いられることが多いが、測定装置によっては２枚の顕微鏡用カバーグラスに挟み込んで容器とするものもある。また急激に温度を上昇させると試料と温度計との間に温度勾配が発生して測定誤差を生じるため融点を計測する時点での加温は毎分１℃以下の上昇率で測定することが望ましい。
前述のように微粉末として調整するので、表面での乱反射により融解前の試料は不透明である。試料の外見が透明化し始めた温度を融点の下限点とし、融解しきった温度を上限点とすることが通常である。測定装置は種々の形態のものが存在するが、最も古典的な装置は二重管式温度計に試料を詰めた毛細管を取り付けて温浴で加温する装置が使用される。二重管式温度計に毛細管を貼り付ける目的で温浴の液体として粘性の高い液体が用いられ、濃硫酸ないしはシリコンオイルが用いられることが多く、温度計先端の溜めの近傍に試料が来るように取り付ける。また、融点測定装置としては金属のヒートブロックを使って加温し、光の透過率を測定しながら加温を調製しつつ自動的に融点を決定するものを使用することもできる。
なお、本明細書中、融点が１５０℃以下とは、融点の上限点が１５０℃以下であることを意味し、融点が２５℃以上とは、融点の下限点が２５℃以上であることを意味する。
（ｃ）成分の含有量は、半導体用接着剤の全量基準で、０．５〜１０質量％であることが好ましく、０．５〜５質量％であることがより好ましい。
（ｄ）成分：重量平均分子量が１００００以上の高分子成分
本実施形態の半導体用接着剤は、必要に応じて、重量平均分子量が１００００以上の高分子成分（（ｄ）成分）を含有していてもよい。（ｄ）成分を含有する半導体用接着剤は、耐熱性及びフィルム形成性に一層優れる。
（ｄ）成分としては、例えば、優れた耐熱性、フィルム形成性及び接続信頼性が得られる観点から、フェノキシ樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリカルボジイミド樹脂、シアネートエステル樹脂、アクリル樹脂、ポリエステル樹脂、ポリエチレン樹脂、ポリエーテルスルホン樹脂、ポリエーテルイミド樹脂、ポリビニルアセタール樹脂、ウレタン樹脂及びアクリルゴムが好ましい。これらの中でも耐熱性及びフィルム形成性に一層優れる観点から、フェノキシ樹脂、ポリイミド樹脂、アクリルゴム、アクリル樹脂、シアネートエステル樹脂及びポリカルボジイミド樹脂がより好ましく、さらに、汎用性があること、分子量や特性付与など調整が容易である事（合成時等）等の観点から、フェノキシ樹脂、ポリイミド樹脂、アクリルゴム及びアクリル樹脂がさらに好ましい。これらの（ｄ）成分は単独で又は２種以上の混合物や共重合体として使用することもできる。但し、（ｄ）成分には、（ａ）成分であるエポキシ樹脂が含まれない。
（ｄ）成分の重量平均分子量は、１００００以上であり、２００００以上であることが好ましく、３００００以上であることがより好ましい。このような（ｄ）成分によれば、半導体用接着剤の耐熱性及びフィルム形成性を一層向上させることができる。
また、（ｄ）成分の重量平均分子量は、１００００００以下であることが好ましく、５０００００以下であることがより好ましい。このような（ｄ）成分によれば、高耐熱性という効果が得られる。
なお、上記重量平均分子量は、ＧＰＣ（ゲル浸透クロマトグラフィー、Ｇｅｌ Ｐｅｒｍｅａｔｉｏｎ Ｃｈｒｏｍａｔｏｇｒａｐｈｙ）を用いて測定された、ポリスチレン換算の重量平均分子量を示す。ＧＰＣ法の測定条件の一例を以下に示す。
装置：ＨＣＬ−８３２０ＧＰＣ、ＵＶ−８３２０（製品名、東ソー社製）、又はＨＰＬＣ−８０２０（製品名、東ソー社製）
カラム：ＴＳＫｇｅｌ ｓｕｐｅｒＭｕｌｔｉｐｏｒｅＨＺ−Ｍ×２、又は２ｐｉｅｃｅｓ ｏｆ ＧＭＨＸＬ ＋ １ｐｉｅｃｅ ｏｆ Ｇ−２０００ＸＬ
検出器：ＲＩ又はＵＶ検出器
カラム温度：２５〜４０℃
溶離液：高分子成分が溶解する溶媒を選択する。例えば、ＴＨＦ（テトラヒドロフラン）、ＤＭＦ（Ｎ，Ｎ−ジメチルホルムアミド）、ＤＭＡ（Ｎ，Ｎ−ジメチルアセトアミド）、ＮＭＰ（Ｎ−メチルピロリドン）、トルエン。尚、極性を有する溶剤を選択する場合は、リン酸の濃度を０．０５〜０．１ｍｏｌ／Ｌ（通常は０．０６ｍｏｌ／Ｌ）、ＬｉＢｒの濃度を０．５〜１．０ｍｏｌ／Ｌ（通常は０．６３ｍｏｌ／Ｌ）と調整してもよい。
流速：０．３０〜１．５ｍＬ／分
標準物質：ポリスチレン
半導体用接着剤が（ｄ）成分を含有するとき、（ｄ）成分の含有量Ｃｄに対する（ａ）成分の含有量Ｃａの比Ｃａ／Ｃｄ（質量比）は、０．０１〜５であることが好ましく、０．０５〜３であることがより好ましく、０．１〜２であることがさらに好ましい。比Ｃａ／Ｃｄを０．０１以上とすることで、より良好な硬化性及び接着力が得られ、比Ｃａ／Ｃｄを５以下とすることでより良好なフィルム形成性が得られる。
（ｅ）成分：フィラー
本実施形態の半導体用接着剤は、必要に応じて、フィラー（（ｅ）成分）を含有していてもよい。（ｅ）成分によって、半導体用接着剤の粘度、半導体用接着剤の硬化物の物性等を制御することができる。具体的には、（ｅ）成分によれば、例えば、接続時のボイド発生の抑制、半導体用接着剤の硬化物の吸湿率の低減、等を図ることができる。
（ｅ）成分としては、絶縁性無機フィラー、ウィスカー、樹脂フィラー等を用いることができる。また、（ｅ）成分としては、１種を単独で用いてもよく、２種以上を併用してもよい。
絶縁性無機フィラーとしては、例えば、ガラス、シリカ、アルミナ、酸化チタン、カーボンブラック、マイカ及び窒化ホウ素が挙げられる。これらの中でも、シリカ、アルミナ、酸化チタン及び窒化ホウ素が好ましく、シリカ、アルミナ及び窒化ホウ素がより好ましい。
ウィスカーとしては、例えば、ホウ酸アルミニウム、チタン酸アルミニウム、酸化亜鉛、珪酸カルシウム、硫酸マグネシウム及び窒化ホウ素が挙げられる。
樹脂フィラーとしては、例えば、ポリウレタン、ポリイミド等の樹脂からなるフィラーが挙げられる。
樹脂フィラーは、有機成分（エポキシ樹脂及び硬化剤等）と比較して熱膨張率が小さいため接続信頼性の向上効果に優れる。また、樹脂フィラーによれば、半導体用接着剤の粘度調整を容易に行うことができる。また、樹脂フィラーは、無機フィラーと比較して応力を緩和する機能に優れるため、樹脂フィラーによればリフロー試験等での剥離を一層抑制することができる。
無機フィラーは、樹脂フィラーと比較して熱膨張率が小さいため、無機フィラーによれば、接着剤組成物の低熱膨張率化が実現できる。また、無機フィラーには汎用品で粒径制御されたものが多いため、粘度調整にも好ましい。
樹脂フィラー及び無機フィラーはそれぞれに有利な効果があるため、用途に応じていずれか一方を用いてもよく、双方の機能を発現するため双方を混合して用いてもよい。
（ｅ）成分の形状、粒径及び含有量は特に制限されない。また、（ｅ）成分は、表面処理によって物性を適宜調整されたものであってもよい。
（ｅ）成分の含有量は、半導体用接着剤の全量基準で、１０〜８０質量％であることが好ましく、１５〜６０質量％であることがより好ましい。
（ｅ）成分は、絶縁物で構成されていることが好ましい。（ｅ）成分が導電性物質（例えば、はんだ、金、銀、銅等）で構成されていると、絶縁信頼性（特にＨＡＳＴ耐性）が低下するおそれがある。
（その他の成分）
本実施形態の半導体用接着剤には、酸化防止剤、シランカップリング剤、チタンカップリング剤、レベリング剤、イオントラップ剤等の添加剤を配合してもよい。これらは１種を単独で又は２種以上を組み合わせて用いることができる。これらの配合量については、各添加剤の効果が発現するように適宜調整すればよい。なお、本実施形態の半導体用接着剤は、絶縁信頼性（特にＨＡＳＴ耐性）の観点から、導電性物質（例えば、はんだ、金、銀、銅等）を含まないことが好ましい。
本実施形態の半導体用接着剤は、フィルム状に成形することができる。本実施形態の半導体用接着剤を用いたフィルム状接着剤の作製方法の一例を以下に示す。
まず、（ａ）成分、（ｂ）成分及び（ｃ）成分、並びに必要に応じて添加される（ｄ）成分及び（ｅ）成分等を、有機溶媒中に加え、攪拌混合、混錬等により、溶解又は分散させて、樹脂ワニスを調製する。その後、離型処理を施した基材フィルム上に、樹脂ワニスをナイフコーター、ロールコーター、アプリケーター等を用いて塗布した後、加熱により有機溶媒を除去することにより、基材フィルム上にフィルム状接着剤を形成することができる。
フィルム状接着剤の厚みは特に制限されないが、例えば、半導体チップ及び配線回路基板（又は複数の半導体チップ）のそれぞれの接続部の高さの和に対して、０．５〜１．５倍であることが好ましく、０．６〜１．３倍であることがより好ましく、０．７〜１．２倍であることがさらに好ましい。
フィルム状接着剤の厚さが上記接続部の高さの和の０．５倍以上であると、接着剤の未充填によるボイドの発生を十分に抑制することができ、接続信頼性を一層向上させることができる。また、厚さが１．５倍以下であると、接続時に接続領域から押し出される接着剤の量を十分に抑制することができるため、不要な部分への接着剤の付着を十分に防止することができる。フィルム状接着剤の厚さが１．５倍より大きいと、多くの接着剤を接続部が排除しなければならなくなり、導通不良が生じやすくなる。また、狭ピッチ化・多ピン化による接続部の弱化（バンプ径の微小化）に対して、多くの樹脂を排除することは、接続部へのダメージが大きくなるため好ましくない。
一般に実装後の接続部が５〜１００μｍであることからすると、フィルム状接着剤の厚みは２．５〜１５０μｍであることが好ましく、３．５〜１２０μｍであることがより好ましい。
樹脂ワニスの調製に用いる有機溶媒としては、各成分を均一に溶解又は分散し得る特性を有するものが好ましく、例えば、ジメチルホルムアミド、ジメチルアセトアミド、Ｎ−メチル−２−ピロリドン、ジメチルスルホキシド、ジエチレングリコールジメチルエーテル、トルエン、ベンゼン、キシレン、メチルエチルケトン、テトラヒドロフラン、エチルセロソルブ、エチルセロソルブアセテート、ブチルセロソルブ、ジオキサン、シクロヘキサノン、及び酢酸エチルが挙げられる。これらの有機溶媒は、単独で又は２種類以上を組み合わせて使用することができる。樹脂ワニス調製の際の攪拌混合や混錬は、例えば、攪拌機、らいかい機、３本ロール、ボールミル、ビーズミル又はホモディスパーを用いて行うことができる。
基材フィルムとしては、有機溶媒を揮発させる際の加熱条件に耐え得る耐熱性を有するものであれば特に制限はなく、ポリプロピレンフィルム、ポリメチルペンテンフィルム等のポリオレフィンフィルム、ポリエチレンテレフタレートフィルム、ポリエチレンナフタレートフィルム等のポリエステルフィルム、ポリイミドフィルム及びポリエーテルイミドフィルムを例示できる。基材フィルムは、これらのフィルムからなる単層のものに限られず、２種以上の材料からなる多層フィルムであってもよい。
基材フィルムへ塗布した樹脂ワニスから有機溶媒を揮発させる際の乾燥条件は、有機溶媒が十分に揮発する条件とすることが好ましく、具体的には、５０〜２００℃、０．１〜９０分間の加熱を行うことが好ましい。有機溶媒は、フィルム状接着剤全量に対して１．５質量％以下まで除去されることが好ましい。
また、本実施形態の半導体用接着剤は、ウエハ上で直接形成してもよい。具体的には、例えば、上記樹脂ワニスをウエハ上に直接スピンコートして膜を形成した後、有機溶媒を除去することにより、ウエハ上に直接半導体用接着剤を形成してもよい。
以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態に限定されるものではない。
以下、実施例により本発明をより具体的に説明するが、本発明は実施例に限定されるものではない。
各実施例及び比較例で使用した化合物は以下の通りである。
（ａ）エポキシ樹脂
・トリフェノールメタン骨格含有多官能固形エポキシ（ジャパンエポキシレジン株式会社製、商品名「ＥＰ１０３２Ｈ６０」、以下「ＥＰ１０３２」という。）
・ビスフェノールＦ型液状エポキシ（ジャパンエポキシレジン株式会社製、商品名「ＹＬ９８３Ｕ」、以下「ＹＬ９８３」という。）
・柔軟性エポキシ（ジャパンエポキシレジン株式会社製、商品名「ＹＬ７１７５」、以下「ＹＬ７１７５」という。）
（ｂ）硬化剤
・２，４−ジアミノ−６−［２’−メチルイミダゾリル−（１’）］−エチル−ｓ−トリアジンイソシアヌル酸付加体（四国化成株式会社製、商品名「２ＭＡＯＫ−ＰＷ」、以下「２ＭＡＯＫ」という。）
（ｃ）式（１）で表される基を有する化合物からなるフラックス剤
・２−メチルグルタル酸（アルドリッチ社製、融点約７８℃）
・メチルコハク酸（アルドリッチ社製、融点約１１６℃）
（ｃ’）他のフラックス剤
・グルタル酸（東京化成株式会社製、融点約９８℃）
・コハク酸（アルドリッチ社製、融点約１８８℃）
・３−メチルグルタル酸（東京化成株式会酸、融点約８７℃）
・アジピン酸（東京化成株式会社製、融点約１５３℃）
・マロン酸（アルドリッチ社製、融点約１３５〜１３７℃）
・１，３，５−ペンタントリカルボン酸（東京化成株式会社製、融点約１１３℃、以下「ペンタントリカルボン酸」という。）
（ｄ）分子量１００００以上の高分子成分
・フェノキシ樹脂（東都化成株式会社製、商品名「ＺＸ１３５６−２」、Ｔｇ：約７１℃、Ｍｗ：約６３０００、以下「ＺＸ１３５６」という。）
（ｅ）フィラー
（ｅ−１）無機フィラー
・シリカフィラー（株式会社アドマテックス製、商品名「ＳＥ２０５０」、平均粒径０．５μｍ、以下「ＳＥ２０５０」という。）
・エポキシシラン処理シリカフィラー（株式会社アドマテックス製、商品名「ＳＥ２０５０−ＳＥＪ」、平均粒径０．５μｍ、以下「ＳＥ２０５０−ＳＥＪ」という。）
・アクリル表面処理ナノシリカフィラー（株式会社アドマテックス製、商品名「ＹＡ０５０Ｃ−ＳＭ」、平均粒径約５０ｎｍ、以下「ＳＭナノシリカ」という。）
（ｅ−２）樹脂フィラー
・有機フィラー（ロームアンドハースジャパン株式会社製、商品名「ＥＸＬ−２６５５」、コアシェルタイプ有機微粒子、以下「ＥＸＬ−２６５５」という。）
高分子成分の重量平均分子量（Ｍｗ）は、ＧＰＣ法によって求めたものである。ＧＰＣ法の詳細は以下のとおりである。
装置名：ＨＰＬＣ−８０２０（製品名、東ソー社製）
カラム：２ｐｉｅｃｅｓ ｏｆ ＧＭＨＸＬ ＋ １ｐｉｅｃｅ ｏｆ Ｇ−２０００ＸＬ
検出器：ＲＩ検出器
カラム温度：３５℃
流速：１ｍＬ／分
標準物質：ポリスチレン
（実施例１）
＜フィルム状半導体用接着剤の作製＞
エポキシ樹脂３ｇ（「ＥＰ１０３２」を２．４ｇ、「ＹＬ９８３」を０．４５ｇ、「ＹＬ７１７５」を０．１５ｇ）、硬化剤「２ＭＡＯＫ」０．１ｇ、２−メチルグルタル酸０．１ｇ（０．６９ｍｍｏｌ）、無機フィラー１．９ｇ（「ＳＥ２０５０」を０．３８ｇ、「ＳＥ２０５０−ＳＥＪ」を０．３８ｇ、「ＳＭナノシリカ」を１．１４ｇ）、樹脂フィラー（ＥＸＬ−２６５５）０．２５ｇ、及びメチルエチルケトン（固形分量が６３質量％になる量）を仕込み、直径０．８ｍｍのビーズ及び直径２．０ｍｍのビーズを固形分と同重量加え、ビーズミル（フリッチュ・ジャパン株式会社、遊星型微粉砕機Ｐ−７）で３０分撹拌した。その後、フェノキシ樹脂（ＺＸ１３５６）を１．７ｇを加え、再度ビーズミルで３０分撹拌した後、撹拌に用いたビーズをろ過によって除去し、樹脂ワニスを得た。
得られた樹脂ワニスを、基材フィルム（帝人デュポンフィルム株式会社製、商品名「ピューレックスＡ５３」）上に、小型精密塗工装置（廉井精機）で塗工し、クリーンオーブン（ＥＳＰＥＣ製）で乾燥（７０℃／１０ｍｉｎ）して、フィルム状接着剤を得た。
＜半導体装置の作製＞
作製したフィルム状接着剤を所定のサイズ（縦８ｍｍ×横８ｍｍ×厚さ０．０４５ｍｍ）に切り抜き、ガラスエポキシ基板（ガラスエポキシ基材：４２０μｍ厚、銅配線：９μｍ厚）上に貼付し、はんだバンプ付き半導体チップ（チップサイズ：縦７．３ｍｍ×横７．３ｍｍ×厚さ０．１５ｍｍ、バンプ高さ：銅ピラー＋はんだ計約４０μｍ、バンプ数３２８）をフリップ実装装置「ＦＣＢ３」（パナソニック製、商品名）で実装した（実装条件：圧着ヘッド温度３５０℃、圧着時間２０秒、圧着圧力０．５ＭＰａ）。これにより、図４と同様に上記ガラスエポキシ基板と、はんだバンプ付き半導体チップとがデイジーチェーン接続された半導体装置を作製した。
（実施例２〜４）
半導体装置の作製に際し、圧着時間をそれぞれ５秒、３．５秒及び２．５秒に変更したこと以外は、実施例１と同様にして、実施例２〜４の半導体装置を作製した。
（実施例５）
使用した材料の組成を下記表１に記載のとおりに変更したこと以外は、実施例１と同様にして、実施例５の半導体装置を作製した。
（実施例６〜８）
半導体装置の作製に際し、圧着時間をそれぞれ５秒、３．５秒及び２．５秒に変更したこと以外は、実施例５と同様にして、実施例６〜８の半導体装置を作製した。
（比較例１〜５）
使用した材料の組成を下記表１に記載のとおりに変更したこと以外は、実施例１と同様にして、比較例１〜５のフィルム状接着剤を作製した。
（比較例６〜１０）
半導体装置の作製に際し、圧着時間を５秒に変更したこと以外は、比較例１〜５と同様にして、比較例６〜１０の半導体装置を作製した。
（比較例１１〜１５）
半導体装置の作製に際し、圧着時間を３．５秒に変更したこと以外は、比較例１〜５と同様にして、比較例１１〜１５の半導体装置を作製した。
（比較例１６〜２０）
半導体装置の作製に際し、圧着時間を２．５秒に変更したこと以外は、比較例１〜５と同様にして、比較例１６〜２０の半導体装置を作製した。
以下に、実施例及び比較例で得られたフィルム状接着剤及び半導体装置の評価方法を示す。
（１）フィルム状接着剤の評価
（１−１）吸湿前の２６０℃における接着力の測定
作製したフィルム状接着剤を所定のサイズ（縦５ｍｍ×横５ｍｍ×厚さ０．０４５ｍｍ）に切り抜き、シリコンチップ（縦５ｍｍ×横５ｍｍ×厚さ０．７２５ｍｍ、酸化膜コーティング）上に７０℃で貼付け、熱圧着試験機（日立化成テクノプラント株式会社製）を用いてソルダーレジスト（太陽インキ製、商品名「ＡＵＳ３０８」）がコーティングされたガラスエポキシ基板（厚み０．０２ｍｍ）に圧着した（圧着条件：圧着ヘッド温度２５０℃、圧着時間５秒、圧着圧力０．５ＭＰａ）。次に、クリーンオーブン（ＥＳＰＥＣ製）中でアフターキュア（１７５℃、２ｈ）して、試験サンプルとしての半導体装置を得た。
上記試験サンプルについて、２６０℃のホットプレート上で接着力測定装置（ＤＡＧＥ社製、万能型ボンドテスタＤＡＧＥ４０００型）を使い、基板からのツール高さ０．０５ｍｍ、ツール速度０．０５ｍｍ／ｓの条件で接着力を測定した。
（１−２）吸湿後の２６０℃における接着力の測定
作製したフィルム状接着剤を所定のサイズ（縦５ｍｍ×横５ｍｍ×厚さ０．０４５ｍｍ）に切り抜き、シリコンチップ（縦５ｍｍ×横５ｍｍ×厚さ０．７２５ｍｍ、酸化膜コーティング）上に７０℃で貼付け、熱圧着試験機（日立化成テクノプラント株式会社製）を用いてソルダーレジスト（太陽インキ製、商品名「ＡＵＳ３０８」）がコーティングされたガラスエポキシ基板（厚み０．０２ｍｍ）に圧着した（圧着条件：圧着ヘッド温度２５０℃、圧着時間５秒、圧着圧力０．５ＭＰａ）。次に、クリーンオーブン（ＥＳＰＥＣ製）中でアフターキュア（１７５℃、２ｈ）して、試験サンプルとしての半導体装置を得た。
上記試験サンプルを、８５℃、相対湿度６０％の恒温恒湿器（ＥＳＰＥＣ製、ＰＲ−２ＫＰ）に４８時間放置し、取り出した後、２６０℃のホットプレート上で接着力測定装置（ＤＡＧＥ社製、万能型ボンドテスタＤＡＧＥ４０００型）を使い、基板からのツール高さ０．０５ｍｍ、ツール速度０．０５ｍｍ／ｓの条件で接着力を測定した。
（１−３）絶縁信頼性試験（ＨＡＳＴ試験：Ｈｉｇｈｌｙ Ａｃｃｅｌｅｒａｔｅｄ Ｓｔｏｒａｇｅ Ｔｅｓｔ）
作製したフィルム状接着剤（厚み：４５μｍ）を、くし型電極評価ＴＥＧ（日立化成工業株式会社製、配線ピッチ：５０μｍ）にボイドなく貼付し、クリーンオーブン（ＥＳＰＥＣ製）中、１７５℃で２時間キュアした。キュア後のサンプルを、加速寿命試験装置（ＨＩＲＡＹＡＭＡ社製、商品名「ＰＬ−４２２Ｒ８」、条件：１３０℃／８５％ＲＨ／１００時間、５Ｖ印加）に設置し、絶縁抵抗を測定した。１００時間後の絶縁抵抗が１０８Ω以上であった場合を「Ａ」とし、１０７Ω以上１０８Ω未満であった場合を「Ｂ」とし、１０７Ω未満であった場合を「Ｃ」として評価した。
（２）半導体装置の評価
（２−１）初期接続性の評価
作製した半導体装置の接続抵抗値を、マルチメータ（ＡＤＶＡＮＴＥＳＴ製、商品名「Ｒ６８７１Ｅ」）を用いて測定することにより、実装後の初期導通を評価した。接続抵抗値が１０．０〜１３．５Ωの場合を接続性良好「Ａ」とし、接続抵抗値が１３．５〜２０Ωの場合を接続性不良「Ｂ」とし、接続抵抗値が２０Ωより大きい場合、接続抵抗値が１０Ω未満の場合及び接続不良に因るＯｐｅｎ（抵抗値が表示されない）場合を全て接続性不良「Ｃ」として、評価した。
（２−２）ボイド評価
作製した半導体装置について、超音波映像診断装置（商品名「Ｉｎｓｉｇｈｔ−３００」、インサイト製）により外観画像を撮り、スキャナＧＴ−９３００ＵＦ（ＥＰＳＯＮ社製、商品名）でチップ上の接着材料層（半導体用接着剤の硬化物からなる層）の画像を取り込み、画像処理ソフトＡｄｏｂｅ Ｐｈｏｔｏｓｈｏｐを用いて、色調補正、二階調化によりボイド部分を識別し、ヒストグラムによりボイド部分の占める割合を算出した。チップ上の接着材料部分の面積を１００％として、ボイド発生率が１０％以下の場合を「Ａ」とし、１０〜２０％を「Ｂ」とし、２０％より多い場合を「Ｃ」として評価した。
（２−３）はんだ濡れ性評価
作製した半導体装置について、接続部の断面を観察し、Ｃｕ配線の上面に９０％以上はんだが濡れている場合を「Ａ」（良好）、はんだの濡れが９０％より小さい場合を「Ｂ」（濡れ不足）として評価した。
（２−４）耐リフロー性の評価
作製した半導体装置を、封止材（日立化成工業株式会社製、商品名「ＣＥＬ９７５０ＺＨＦ１０」）を用いて、１８０℃、６．７５ＭＰａ、９０秒の条件でモールドし、クリーンオーブン（ＥＳＰＥＣ製）中で１７５℃で５時間アフターキュアを行い、パッケージを得た。次に、このパッケージをＪＥＤＥＣ ｌｅｖｅｌ ２条件で高温吸湿後、ＩＲリフロー炉（ＦＵＲＵＫＡＷＡ ＥＬＥＣＴＲＩＣ製、商品名「ＳＡＬＡＭＡＮＤＥＲ」）にパッケージを３回通過させた。リフロー後のパッケージの接続性について、上述の初期接続性の評価と同様の方法の方法で評価し、耐リフロー性の評価とした。剥離がなく接続良好な場合を「Ａ」とし、剥離や接続不良が生じた場合を「Ｂ」とした。
（２−５）耐ＴＣＴ評価（接続信頼性の評価）
作製した半導体装置を、封止材（日立化成工業株式会社製、商品名「ＣＥＬ９７５０ＺＨＦ１０」）を用いて、１８０℃、６．７５ＭＰａ、９０秒の条件でモールドし、クリーンオーブン（ＥＳＰＥＣ製）中で１７５℃で５時間アフターキュアを行い、パッケージを得た。次に、このパッケージを冷熱サイクル試験機（ＥＴＡＣ製、商品名「ＴＨＥＲＭＡＬ ＳＨＯＣＫ ＣＨＡＭＢＥＲ ＮＴ１２００」）につなぎ、１ｍＡ電流を流し、２５℃２分間／−５５℃１５分間／２５℃２分間／１２５℃１５分間／２５℃２分間を１サイクルとして、１０００サイクル繰り返した後の接続抵抗の変化を評価した。初期の抵抗値波形と比べて１０００サイクル後も大きな変化がなかった場合を「Ａ」、１Ω以上の差が生じた場合を「Ｂ」とした。
フィルム状接着剤の評価結果を表１に、半導体装置の評価結果を表２〜５に記載した。
Figure 2013125684
Figure 2013125684
Figure 2013125684
Figure 2013125684
Figure 2013125684
式（１）で表される基を有する化合物を含有する半導体用接着剤を用いた半導体装置の製造方法では、短時間で接続が可能であり、はんだ濡れ性も良好である。また、信頼性も良好である。
１０…半導体チップ、１５…配線（接続部）、２０…基板（配線回路基板）、３０…接続バンプ、３２…バンプ（接続部）、３４…貫通電極、４０…接着材料、４１…半導体用接着剤（フィルム状接着剤）、５０…インターポーザ、６０…ソルダーレジスト、９０…くし型電極、１００，２００，３００，４００，５００，６００…半導体装置。

Claims (12)

  1. 半導体チップ及び配線回路基板のそれぞれの接続部が互いに電気的に接続された半導体装置、又は、複数の半導体チップのそれぞれの接続部が互いに電気的に接続された半導体装置の製造方法であって、
    前記接続部の少なくとも一部を、下記式（１）で表される基を有する化合物を含有する半導体用接着剤を用いて封止する工程を備える、半導体装置の製造方法。
    Figure 2013125684
     ［式中、Ｒ１は、電子供与性基を示す。］
  2. 前記化合物が、カルボキシル基を２つ有する化合物である、請求項１に記載の半導体装置の製造方法。
  3. 前記化合物が、下記式（２）で表される化合物である、請求項１又は２に記載の半導体装置の製造方法。
    Figure 2013125684
     ［式中、Ｒ１は電子供与性基を示し、Ｒ２は水素原子又は電子供与性基を示し、ｎは０〜１５の整数を示し、複数存在するＲ２は互いに同一でも異なっていてもよい。］
  4. 前記化合物が、下記式（３）で表される化合物である、請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
    Figure 2013125684
     ［式中、Ｒ１は電子供与性基を示し、Ｒ２は水素原子又は電子供与性基を示し、ｍは０〜１０の整数を示す。］
  5. ｍが０〜５の整数である、請求項４に記載の半導体装置の製造方法。
  6. 前記式（３）中のＲ２が水素原子である、請求項４又は５に記載の半導体装置の製造方法。
  7. 前記化合物の融点が、１５０℃以下である、請求項１〜６のいずれか一項に記載の半導体装置の製造方法。
  8. 前記電子供与性基が、炭素数１〜１０のアルキル基である、請求項１〜７のいずれか一項に記載の半導体装置の製造方法。
  9. 前記半導体用接着剤が、重量平均分子量１００００以上の高分子成分を更に含有する、請求項１〜８のいずれか一項に記載の半導体装置の製造方法。
  10. 前記半導体用接着剤の形状がフィルム状である、請求項１〜９のいずれか一項に記載の半導体装置の製造方法。
  11. 前記化合物が、メチルコハク酸、２−メチルグルタル酸、２−メチルアジピン酸、２−メチルピメリン酸又は２−メチルスベリン酸である、請求項１〜１０のいずれか一項に記載の半導体装置の製造方法。
  12. 請求項１〜１１のいずれか一項に記載の製造方法によって得られる、半導体装置。
JP2014500951A 2012-02-24 2013-02-22 半導体装置及びその製造方法 Active JP5958529B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2012038544 2012-02-24
JP2012038544 2012-02-24
JP2012119762 2012-05-25
JP2012119762 2012-05-25
JPPCT/JP2012/075412 2012-10-01
PCT/JP2012/075412 WO2013125086A1 (ja) 2012-02-24 2012-10-01 半導体用接着剤、フラックス剤、半導体装置の製造方法及び半導体装置
JP2013054538A JP6134547B2 (ja) 2013-03-18 2013-03-18 熱硬化性樹脂の金属部品インサート成形方法およびその成形用の金型

Publications (2)

Publication Number Publication Date
JPWO2013125684A1 true JPWO2013125684A1 (ja) 2015-07-30
JP5958529B2 JP5958529B2 (ja) 2016-08-02

Family

ID=49005860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014500951A Active JP5958529B2 (ja) 2012-02-24 2013-02-22 半導体装置及びその製造方法

Country Status (6)

Country Link
US (1) US9425120B2 (ja)
JP (1) JP5958529B2 (ja)
KR (1) KR101690626B1 (ja)
CN (1) CN104145327A (ja)
TW (1) TWI580754B (ja)
WO (1) WO2013125684A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5958529B2 (ja) 2012-02-24 2016-08-02 日立化成株式会社 半導体装置及びその製造方法
KR101666101B1 (ko) 2012-02-24 2016-10-13 히타치가세이가부시끼가이샤 반도체용 접착제, 플럭스제, 반도체 장치의 제조 방법 및 반도체 장치
JP2015030745A (ja) * 2013-07-31 2015-02-16 住友ベークライト株式会社 樹脂組成物、半導体装置、多層回路基板および電子部品
US9620580B2 (en) 2013-10-25 2017-04-11 Mediatek Inc. Semiconductor structure
JPWO2017090440A1 (ja) * 2015-11-24 2018-09-06 リンテック株式会社 回路部材接続用樹脂シート
JPWO2017090439A1 (ja) * 2015-11-24 2018-09-06 リンテック株式会社 回路部材接続用樹脂シート
JP6402148B2 (ja) * 2016-08-31 2018-10-10 株式会社タムラ製作所 はんだ組成物および電子基板
KR20180090494A (ko) * 2017-02-03 2018-08-13 삼성전자주식회사 기판 구조체 제조 방법
JP7150232B2 (ja) * 2017-07-03 2022-10-11 株式会社弘輝 フラックス、やに入りはんだ及びソルダペースト
EP3460018A1 (de) * 2017-09-25 2019-03-27 Sika Technology Ag Einkomponentiger hitzehärtender epoxidklebstoff mit verbesserter haftung
US20230141042A1 (en) * 2020-03-17 2023-05-11 Panasonic Intellectual Property Management Co., Ltd. Flux resin composition, electronic component, method for manufacturing the electronic component, mounting structure, and method for manufacturing the mounting structure
US11618109B2 (en) * 2020-06-30 2023-04-04 Electronics And Telecommunications Research Institute Wire for electric bonding

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002239785A (ja) * 2000-12-04 2002-08-28 Fuji Electric Co Ltd 鉛フリーハンダ対応無洗浄用フラックスおよびこれを含有するハンダ組成物
JP2011016967A (ja) * 2009-07-10 2011-01-27 Panasonic Electric Works Co Ltd 熱硬化性樹脂組成物及び回路基板
JP2011178840A (ja) * 2010-02-26 2011-09-15 Hitachi Chem Co Ltd 接着剤組成物、回路部材接続用接着剤シート及び半導体装置の製造方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4168996A (en) 1977-05-16 1979-09-25 Western Electric Company, Inc. Soldering flux
WO2001055277A1 (fr) 2000-01-19 2001-08-02 Hitachi Chemical Co., Ltd. Film adhesif pour semi-conducteurs grille de connexion a film adhesif pour semi-conducteurs et dispositif semi-conducteur les utilisant
JP2001223227A (ja) 2000-02-08 2001-08-17 Nitto Denko Corp 半導体封止用樹脂組成物および半導体装置
US6667194B1 (en) * 2000-10-04 2003-12-23 Henkel Loctite Corporation Method of bonding die chip with underfill fluxing composition
JP2002283098A (ja) 2001-03-28 2002-10-02 Sumitomo Bakelite Co Ltd 半田ペースト組成物、並びにそれを用いた半田接合部、半導体パッケージ及び半導体装置
US7009009B1 (en) * 2001-10-09 2006-03-07 Henkel Corporation Fluxing underfill compositions
US7182241B2 (en) 2002-08-09 2007-02-27 Micron Technology, Inc. Multi-functional solder and articles made therewith, such as microelectronic components
JP2005272547A (ja) 2004-03-24 2005-10-06 Sumitomo Bakelite Co Ltd 一液型エポキシ樹脂組成物
JP2006169407A (ja) 2004-12-16 2006-06-29 Nitto Denko Corp 半導体封止用樹脂組成物
JP2007169602A (ja) * 2005-11-01 2007-07-05 Shin Etsu Chem Co Ltd 液状エポキシ樹脂組成物
JP4961730B2 (ja) 2005-12-01 2012-06-27 富士電機株式会社 電子部品実装用接合材料
KR101354871B1 (ko) 2006-03-10 2014-01-22 미쓰비시 가가꾸 가부시키가이샤 수지 분산체, 도료, 적층체 및 그 제조 방법
CN101437900B (zh) 2006-08-28 2012-09-19 松下电器产业株式会社 热固性树脂组合物、其制备方法及电路板
JP5093766B2 (ja) 2007-01-31 2012-12-12 株式会社タムラ製作所 導電性ボール等搭載半導体パッケージ基板の製造方法
JP5217260B2 (ja) 2007-04-27 2013-06-19 住友ベークライト株式会社 半導体ウエハーの接合方法および半導体装置の製造方法
JP2008274080A (ja) * 2007-04-27 2008-11-13 Shin Etsu Chem Co Ltd 液状エポキシ樹脂組成物及び半導体装置
US20120048606A1 (en) 2007-08-08 2012-03-01 Hitachi Chemical Company, Ltd. Adhesive composition, film-like adhesive, and connection structure for circuit member
JP5309886B2 (ja) 2007-10-22 2013-10-09 日立化成株式会社 半導体封止用フィルム状接着剤、半導体装置の製造方法及び半導体装置
US8288591B2 (en) 2008-11-20 2012-10-16 Designer Molecules, Inc. Curing agents for epoxy resins
WO2010117022A1 (ja) 2009-04-10 2010-10-14 花王株式会社 硬化剤組成物
JP2011054444A (ja) 2009-09-02 2011-03-17 Fujitsu Ltd 導電材料、電子デバイス及びその製造方法
EP2479228A1 (en) 2009-09-16 2012-07-25 Sumitomo Bakelite Co., Ltd. Adhesive film, multilayer circuit board, electronic component, and semiconductor device
CN102639640B (zh) 2009-11-19 2014-06-11 东洋纺织株式会社 氨基甲酸酯改性聚酰亚胺系阻燃树脂组合物
JP6045774B2 (ja) 2010-03-16 2016-12-14 日立化成株式会社 半導体封止充てん用エポキシ樹脂組成物、半導体装置、及びその製造方法
JP2011231137A (ja) 2010-04-23 2011-11-17 Hitachi Chem Co Ltd 半導体封止充てん用エポキシ樹脂組成物及び半導体装置
EP2599831B1 (en) 2010-07-30 2015-08-19 The Nippon Synthetic Chemical Industry Co., Ltd. Resin composition and article molded therefrom
JP5842084B2 (ja) 2010-09-27 2016-01-13 パナソニックＩｐマネジメント株式会社 半導体部品実装基板
JP5588287B2 (ja) 2010-09-27 2014-09-10 パナソニック株式会社 熱硬化性樹脂組成物及び半導体部品実装基板
JP2012089750A (ja) 2010-10-21 2012-05-10 Hitachi Chem Co Ltd 半導体封止充てん用熱硬化性樹脂組成物及び半導体装置
JP5958529B2 (ja) 2012-02-24 2016-08-02 日立化成株式会社 半導体装置及びその製造方法
CN104137246A (zh) 2012-02-24 2014-11-05 日立化成株式会社 半导体装置及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002239785A (ja) * 2000-12-04 2002-08-28 Fuji Electric Co Ltd 鉛フリーハンダ対応無洗浄用フラックスおよびこれを含有するハンダ組成物
JP2011016967A (ja) * 2009-07-10 2011-01-27 Panasonic Electric Works Co Ltd 熱硬化性樹脂組成物及び回路基板
JP2011178840A (ja) * 2010-02-26 2011-09-15 Hitachi Chem Co Ltd 接着剤組成物、回路部材接続用接着剤シート及び半導体装置の製造方法

Also Published As

Publication number Publication date
TWI580754B (zh) 2017-05-01
WO2013125684A1 (ja) 2013-08-29
CN104145327A (zh) 2014-11-12
TW201343854A (zh) 2013-11-01
KR101690626B1 (ko) 2016-12-28
KR20140117611A (ko) 2014-10-07
JP5958529B2 (ja) 2016-08-02
US9425120B2 (en) 2016-08-23
US20150332983A1 (en) 2015-11-19

Similar Documents

Publication Publication Date Title
JP5900602B2 (ja) 半導体用接着剤、フラックス剤、半導体装置の製造方法及び半導体装置
JP5958529B2 (ja) 半導体装置及びその製造方法
JP5915727B2 (ja) 半導体装置及びその製造方法
KR102491834B1 (ko) 반도체용 접착제, 반도체 장치의 제조 방법 및 반도체 장치
JP7351393B2 (ja) 半導体用フィルム状接着剤、半導体装置の製造方法及び半導体装置
JP5867584B2 (ja) 半導体用接着剤及び半導体装置の製造方法
JP2019175898A (ja) 半導体装置の製造方法
WO2020110785A1 (ja) 半導体用フィルム状接着剤、半導体装置及びその製造方法
JP2020072149A (ja) 半導体用フィルム状接着剤、半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160606

R151 Written notification of patent or utility model registration

Ref document number: 5958529

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350