JP2011054444A - 導電材料、電子デバイス及びその製造方法 - Google Patents

導電材料、電子デバイス及びその製造方法 Download PDF

Info

Publication number
JP2011054444A
JP2011054444A JP2009203039A JP2009203039A JP2011054444A JP 2011054444 A JP2011054444 A JP 2011054444A JP 2009203039 A JP2009203039 A JP 2009203039A JP 2009203039 A JP2009203039 A JP 2009203039A JP 2011054444 A JP2011054444 A JP 2011054444A
Authority
JP
Japan
Prior art keywords
organic compound
conductive
layer
conductor
conductive particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009203039A
Other languages
English (en)
Inventor
Keishiro Okamoto
圭史郎 岡本
Nawalage Florence Cooray
フローレンス クーレイ ナワラゲ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2009203039A priority Critical patent/JP2011054444A/ja
Publication of JP2011054444A publication Critical patent/JP2011054444A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Conductive Materials (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】使用前には導電性粒子において導電体とフラックス成分との反応が防止され、使用時に導電体表面の酸化皮膜が除去される構成を採ることで、フラックス量を増やすことなく、抵抗上昇、導通不良及びショートの発生を抑止すると共に、高い密着性の発現を可能とする導電材料を提供する。
【解決手段】導電性ペーストは、導電性粒子１と、導電性粒子１が分散されるバインダ樹脂２とを含有し、導電性粒子１は、導電体である金属粒子（金属以外の導電性物質でも良い）Ｍと、金属粒子Ｍを覆い、その表面との密着性官能基を有する第１有機化合物を含有する第１の有機化合物層Ｌ１と、第１の有機化合物層Ｌ１を覆う第２の有機化合物層Ｌ２とを有して構成され、第２の有機化合物層Ｌ２は、金属粒子Ｍの表面に生成する酸化皮膜と反応する活性官能基を有する第２有機化合物を含有する。
【選択図】図２

Description

本発明は、導電性ペースト又は導電性接着剤等の導電材料、及び導電材料を用いた電子デバイス及びその製造方法に関する。
近年、半導体装置に代表される電子デバイスの小型化、薄型化に伴い、半導体チップ等の電子部品の電極端子と回路基板の電極端子とを確実に接続する必要性が高まっている。電子デバイスでは、その配線のピッチは益々小さくなっている。従来、上記の電極接続には、相互の部品の電極端子同士をワイヤボンディングする方法が主流であった。近時では、電極端子同士を対向させて直接的に接続する方が小型化、薄型化に有利であることから、接続用の導電材料にハンダを用いた所謂フリップチップ接続が採用されている。しかしながら、ハンダは鉛−スズ合金である。鉛は、廃棄された電子デバイスから酸性雨により溶解し、地下水に溶け込む。そのため、環境への影響が懸念されている。
上記の理由等から、接続用の導電材料として、鉛を含有しない（鉛フリーの）スズ合金を用いたフリップチップ実装が広く普及してきている。一般的に、鉛フリーのスズ合金は、鉛−スズ合金よりも高融点であるため、接合部分に印加される熱応力が大きくなる傾向がある。このため、接合部分に繰り返しの応力が印加されると金属疲労による破壊が起こり、接続部分に亀裂が発生する場合がある。更に、耐熱性の乏しい電子部品及び回路基板の実装には使用できないという不都合がある。
そこで、従来の実装工法に替わり、導電性粒子と樹脂との混合物である導電性接着剤による実装工法が提案されている。導電性接着剤を用いた場合、比較的低温のプロセスであるため、接続部分に印加される熱応力を小さくすることが可能である。また、樹脂で接着するため、応力吸収効果が期待され、更に変形に対して柔軟に対応できるという利点もある。このように、導電性接着剤を用いる電子デバイスの実装方法は、環境問題に関する面のみならず、電極接続の信頼性という面においても有利であり、特に注目されている。
一般的に、導電性接着剤は、エポキシ樹脂、アクリル樹脂、ポリエステル樹脂、フェノール樹脂等のベース樹脂に、導電性粒子として、銀、銅、ニッケル、鉛フリースズ合金等の導電性金属の粒子を分散させたものである。近年、電子デバイス部品の実装分野においては、導電性接着剤をスクリーン印刷、インクジェット印刷、転写等によって基板上の回路部分に印刷して、電子部品を所定の位置に接着するという手法が用いられている。上記の導電性接着剤は、この用途にも使用されている。
スズ合金等の酸化し易い導電性粒子を用いたハンダ等の導電性ペースト又は導電性接着剤による電子部品の実装では、予めバインダ樹脂中にフラックス成分が添加されている（例えば、特許文献１を参照）。フラックス成分としては、無機酸、有機酸、有機アミン、有機ハロゲン化物、有機アミンの無機酸又は有機酸塩、ハロゲン化水素酸塩有機酸等が用いられる。フラックス作用により、導電性粒子の酸化皮膜除去が効果的に行われるため、半導体素子及び回路基板の電極と導電性ペースト間或いは導電性接着剤間の接続抵抗の低減が可能となる。
また、導電性粒子表面の酸化皮膜の除去効果を高めるために、予め導電性粒子に必要なフラックスを被覆させる方法が提案されている（例えば、特許文献２，３を参照）。
特開２０００−８０１６号公報 特開２００８−１９４６１４号公報 特開２００６−５３５７５１号公報
特許文献１の技術では、導電性粒子表面付近の外側にある大半のフラックス成分は、酸化皮膜除去として消費されずにバインダ樹脂と反応する。そのため、粘度上昇による印刷不良やバインダ樹脂成分不足による密着力低下の原因となる。
また、特許文献２，３の技術では、フラックス成分とバインダ樹脂との反応は抑制できるものの、導電性粒子のイオン化により、イオン化金属が樹脂の硬化触媒となる。そのため、導電性粒子に接触しているフラックス成分と反応する。そのため、導電性粒子の酸化皮膜除去が完了する前に樹脂の硬化が進行してしまい、抵抗上昇及び導通不良の原因となる。そこで、フラックス成分の消費分を補うために過剰なフラックス添加が必要となり、樹脂組成の変化や密着強度低下の原因となる。また、過剰なイオン化金属の存在はイオンマイグレーションを招き、ショートの原因にもなる。
本発明は、上記の課題に鑑みてなされたものであり、使用前には導電性粒子において導電体とフラックス成分との反応が防止され、使用時に導電体表面の酸化皮膜が除去される構成を採ることで、フラックス量を増やすことなく、抵抗上昇、導通不良及びショートの発生を抑止すると共に、高い密着性の発現を可能とする導電材料、及びこの導電材料を用いて電極間の電気的接続性に優れた信頼性の高い電子デバイス及びその製造方法を提供することを目的とする。
導電材料の一態様は、導電性粒子と、前記導電性粒子が分散される樹脂とを含み、前記導電性粒子は、導電体と、前記導電体の表面を覆い、当該表面との密着性官能基を有する第１有機化合物を含有する第１層と、前記第１層を覆う第２層とを有しており、前記第２層は、前記導電性粒子の表面に生成する酸化皮膜と反応する活性官能基を有する第２有機化合物を含有する。
電子デバイスの一態様は、回路基板と、チップ素子と、前記回路基板の第１電極と、前記チップ素子の第２電極とを電気的に接続する導電材料とを含み、前記導電材料は、導電性粒子と、前記導電性粒子が分散される樹脂とを含み、前記導電性粒子は、導電体と、前記導電体の表面を覆い、当該表面との密着性官能基を有する第１有機化合物を含有する第１層と、前記第１層を覆う第２層とを有しており、前記第２層は、前記導電性粒子の表面に生成する酸化皮膜と反応する活性官能基を有する第２有機化合物を含有する。
電子デバイスの製造方法の一態様は、回路基板の第１電極と、チップ素子の第２電極とを導電材料により電気的に接続するに際して、第１温度よりも低温の前記導電材料を、前記第１電極と前記第２電極との間に供給する工程と、前記導電材料を、第１温度よりも高い第２温度に昇温する工程とを含み、前記導電材料は、導電性粒子と、前記導電性粒子が分散される樹脂とを含み、前記導電性粒子は、導電体と、前記導電体の表面を覆い、当該表面との密着性官能基を有する第１有機化合物を含有する第１層と、前記第１層を覆う第２層とを有しており、前記第２層は、前記導電性粒子の表面に生成する酸化皮膜と反応する活性官能基を有する第２有機化合物を含有するものであり、前記第１温度で、前記第１有機化合物が前記導電体の表面から脱離すると共に前記第２有機化合物が前記導電体の表面と接触して反応し、前記第２温度で、前記第１有機化合物及び前記第２有機化合物が前記樹脂と反応する。
上記した導電材料の一態様によれば、使用前には導電性粒子において導電体とフラックス成分との反応が防止され、使用時に導電体表面の酸化皮膜が除去される構成を採ることで、フラックス量を増やすことなく、抵抗上昇、導通不良及びショートの発生を抑止すると共に、高い密着性の発現が可能となる。
また、上記の導電材料を用いて、電極間の電気的接続性に優れた信頼性の高い歩留まりに優れた電子デバイスを実現することができる。
第１の実施形態による導電性ペーストの導電性粒子の構造を示す模式図である。 第１の実施形態による導電性ペーストを示す模式図である。 第２の実施形態によるフリップチップ型の半導体装置の第１例の構成を示す概略断面図である。 第２の実施形態によるフリップチップ型の半導体装置の第２例の構成を示す概略断面図である。 第２の実施形態によるフリップチップ型の半導体装置の第３例の構成を示す概略断面図である。 第２の実施形態によるフリップチップ型の半導体装置の第４例の構成を示す概略断面図である。
以下、具体的な諸実施形態について、図面を参照しながら詳細に説明する。
（第１の実施形態）
本実施形態では、主に電子デバイスの導電性接着剤に適用して好適な導電材料である導電性ペーストを開示する。
図１は、第１の実施形態による導電性ペーストの導電性粒子の構造を示す模式図である。
図２は、第１の実施形態による導電性ペーストを示す模式図である。
本実施形態による導電性ペーストは、導電性粒子と、導電性粒子が分散される樹脂とを含有する。導電性粒子は、導電体である金属粒子（金属以外の導電性物質でも良い）と、金属粒子を覆い、その表面との密着性官能基を有する第１有機化合物を含有する第１の有機化合物層と、第１の有機化合物層を覆う第２の有機化合物層とを有して構成される。第２の有機化合物層は、金属粒子の表面に生成する酸化皮膜と反応する活性官能基（フラックス成分）を有する第２有機化合物を含有する。導電性ペーストの保存時（未使用時）には、導電性粒子において、第２の有機化合物層が金属粒子の表面と第１の有機化合物層を介して隔てられている。
導電性ペーストの導電性粒子の構造を、その生成方法と共に図１に示す。
先ず、図１（ａ）に示すように、第１有機化合物として、金属粒子Ｍの表面との密着性官能基を有する有機化合物Ａを、例えばヘキサン、ヘプタン、又はイソオクタン等の溶媒中に溶解する。有機化合物Ａは、密着性官能基である有機官能基Ａ１として一方の末端に例えば１つ以上のチオール基、水酸基、又はアニン基を有し、他方の末端に有機官能基Ａ２として例えば１つ以上のアミン基、又はチオール基を有しており、芳香族又は脂肪族を主骨格として構成される。
有機化合物Ａとしては、例えば、アミノチオフェノール、ジチオフェノール、アミノフェノール、ヘキサジチオール、ヘキサアミノチオール、ヘキサチオフェノール、トリアジンチオール、ＨＳ−(ＣＨ2)ｎ−ＣＯＮＨ2等のチオール化合物、又は、ジヒドロキシベンゼンカルボン酸、ジヒドロキシケイ皮酸、ジヒドロキシマンデル酸、ジヒドロキシフェニル酢酸、ドーパミン、ドーパ等の芳香族ヒドロキシ酸等が用いられる。
金属粒子Ｍとしては、Ａｇ，Ｎｉ，Ｃｕ，Ｚｎ，Ｆｅ，Ａｌ，Ｓｎ，Ｂｉ，Ｉｎ，Ｓｂ，Ｐｂ，Ｃｄ，ハンダ，又はＩＴＯ等が用いられる。これら群のうちから１種を単独で、又は２種以上を組み合わせて用いることができる。金属粒子Ｍの形状は特に制限されない。真球状、粒状、塊状、破砕状、多孔質状、凝集状、フレーク状、スパイク状、フィラメント状、ファイバー状、又はウイスカー状等、用途に応じて各種形状の導電性粒子を使用することができる。一般的には、使用する際の電気伝導度のバラツキを小さくするうえで、できるだけ粒径の揃った真球状の粉末を使用するのが良い。金属粒子Ｍのサイズ（径）は、１００μｍ以下、特に５０μｍ以下であることが好ましい。
続いて、有機化合物Ａが溶解された溶媒中に、金属粒子Ｍを混合、分散する。ここでは、図１（ｂ）に示すように、金属粒子Ｍと有機化合物Ａの末端にある有機官能基Ａ１とが反応する。これにより、金属粒子Ｍの表面に第１の有機化合物層Ｌ１が析出する。
続いて、アセトン等の溶媒で洗浄して未反応の有機化合物Ａを除去した後に、水洗、乾燥する。
続いて、図１（ｃ）に示すように、第２有機化合物として、金属粒子Ｍの表面に生成する酸化皮膜と反応する活性官能基を有する有機化合物Ｂを、例えばヘキサン、ヘプタン、又はイソオクタン等の溶媒中に溶解する。有機化合物Ｂは、フラックスとして機能する活性官能基である有機官能基Ｂ１として一方の末端に例えばカルボキシル基を有し、他方の末端に有機官能基Ｂ２として例えばチオール基又はカルボキシル基を有しており、芳香族又は脂肪族を主骨格として構成される。
有機化合物Ｂとしては、例えば、ベンゼンジカルボン酸、シクロヘキサンジカルボン酸、コハク酸、グルタル酸、アジピン酸、ピメリン酸、スベリン酸、アゼライン酸、セバシン酸、マレイン酸、フマル酸、イタコン酸、CIC酸、トリカルボン酸、ブタンテトラカルボン酸、ポリアクリル酸、又はＨＳ−(ＣＨ2)ｎ−ＣＯＯＨからなるチオール化合物等が用いられる。
続いて、第１の有機化合物層Ｌ１が表面に析出した金属粒子Ｍと有機化合物Ｂとを、溶媒中にて混合、分散する。ここでは、金属粒子Ｍの表面に析出した第１の有機化合物層Ｌ１を構成する有機化合物Ａの末端にある有機官能基Ａ２と、有機化合物Ｂの末端にある有機官能基Ｂ１とが反応する。これにより、第１の有機化合物層Ｌ１の表面に第２の有機化合物層Ｌ２が析出する。
続いて、アセトン等の溶媒で洗浄して未反応の有機化合物Ｂを除去した後に、水洗、乾燥する。これにより、金属粒子Ｍの表面を第１の有機化合物層Ｌ１及び第２の有機化合物層Ｌ２がこの順に被覆してなる導電性粒子１が生成される。
本実施形態では、第１の有機化合物層Ｌ１は厚みが１０ｎｍ〜１００ｎｍ程度、第２の有機化合物層Ｌ２は厚みが１０ｎｍ〜１００ｎｍ程度に形成される。図１では、理解の容易さを考慮して、第１及び第２の有機化合物層Ｌ１，Ｌ２を有機化合物Ａ，Ｂの各１分子の厚みで描いているが、有機化合物Ａ，Ｂの複数の分子から第１及び第２の有機化合物層Ｌ１，Ｌ２が構成されることが多いと考えられる。
そして、図２に示すように、本実施形態の導電性ペーストを生成する。
先ず、上記のように生成された導電性粒子１を用いて、バインダ樹脂２に導電性粒子１を分散させる。
バインダ樹脂２は、絶縁性樹脂接着剤であり、例えば、ビスフェノールＦ型エポキシ４０重量部、アミノメチルフェノールのトリグリシジルエーテル２０重量部、酸無水物系硬化剤４０重量部を混合、撹拌して得られる。この絶縁性樹脂接着剤の１５重量部と、導電性粒子１の８５重量部を混合、攪拌する。以上により、本実施形態の導電性ペースト３が得られる。
このように生成された導電性ペーストについて、２４時間放置した後の粘度上昇率を調査したところ、＋１０％以下という接着剤として優れた結果が得られた。
導電性ペースト３は、温度Ｔ１よりも低温の所定温度で保存される。導電性ペースト３を接着剤として使用する際には、導電性ペースト３を所定の被接着部位に塗布する。導電性ペースト３内の導電性粒子１を構成する第１の有機化合物層Ｌ１及び第２の有機化合物層Ｌ２について、有機化合物Ａが温度Ｔ１で金属粒子Ｍの表面から脱離し、有機化合物Ｂが温度Ｔ１で金属粒子Ｍの表面と接触して反応する。金属粒子Ｍの表面には不要な酸化皮膜が生成されており、有機化合物Ｂのフラックスである有機官能基Ｂ１が酸化皮膜と反応し、酸化皮膜が除去される。そして、温度Ｔ１よりも高い温度Ｔ２で有機化合物Ｂが金属粒子Ｍから脱離し、有機化合物Ａ及び有機化合物Ｂがバインダ樹脂２と反応する。表面に有機化合物Ａ，Ｂを有さず、表面から酸化皮膜が除去された金属粒子Ｍは、バインダ樹脂２内で導電体として作用することができる。この導電性ペースト３の導電性接着剤としての機能発現は、保存温度からＴ１を超えてＴ２（又はそれ以上の所定温度）に到る所定時間の昇温過程で得られる。
例えば、金属粒子ＭがＳｎＢｉハンダ、有機化合物Ａがｐ−アミノチオフェノールで有機官能基Ａ１がチオール基、有機官能基Ａ２がアミン基、有機化合物Ｂがポリアクリル酸で有機官能基Ｂ１がカルボキシル基、有機官能基Ｂ２がカルボキシル基である場合を例に採る。このとき、保存温度が３０℃程度、Ｔ１が１００℃〜１３０℃程度、Ｔ２が１５０℃〜１８０℃程度となる。
本実施形態では、金属粒子Ｍを第１の有機化合物層Ｌ１が覆い、フラックス成分を含む第２の有機化合物層Ｌ２は第１の有機化合物層Ｌ１を介して金属粒子Ｍを覆っている。そのため、金属粒子Ｍとフラックス成分とが直接接触しないため、保存中には両者間の反応が防止される。第２の有機化合物層Ｌ２の有機化合物Ｂの有機官能基Ｂ１，Ｂ２の量、及び第２の有機化合物層Ｌ２の膜厚を適宜調節することにより、金属粒子Ｍの酸化状態に応じた任意のフラックス作用を付与することができる。更に、第１の有機化合物層Ｌ１及び第２の有機化合物層Ｌ２がバインダ樹脂２の例えばエポキシ樹脂中に取り込まれるため、フラックス残渣を除去する工程が不要となる。
以上説明したように、本実施形態によれば、導電性ペースト３は、使用前には金属粒子Ｍとフラックス成分との反応が防止され、使用時にフラックス成分の作用で金属粒子Ｍの表面に形成された酸化皮膜が除去される構成を採る。これにより、導電性ペーストのフラックス量を増やすことなく、抵抗上昇、導通不良及びショートの発生を抑止すると共に、高い密着性の発現が可能となる。
（第２の実施形態）
本実施形態では、第１の実施形態による導電性ペーストを用いた電子デバイスとしてフリップチップ型の半導体装置を例示し、その構成を製造方法と共に説明する。第１の実施形態による導電性ペーストは、このフリップチップ型の半導体装置に限らず、電極等の導電体位間の接続を要するその他の電子デバイスに適用可能である。
［第１例］
図３は、第２の実施形態によるフリップチップ型の半導体装置の第１例の構成を示す概略断面図である。
本例では、回路基板として、複数層の配線２１と、上下層間の配線２１を適宜接続する接続部２２とが、絶縁層２３内に埋設形成され、表面に接続部２２を介して配線２１と電気的に接続された電極１３を備えた回路基板１１を用いる。電極１３は、例えばＳｎ，Ｃｕ，Ａｕ，又はハンダ等を材料として形成される。
また、回路基板１１に接続される半導体チップとして、コイル、キャパシタ、抵抗素子等の機能素子等が適宜形成され、表面に機能素子等と電気的に接続された電極１４を備えた半導体チップ１２を用いる。電極１４は、例えばＳｎ，Ｃｕ，Ａｕ，又はハンダ等を材料として形成される。
具体的に、半導体チップ１２としては、サイズが例えば８．５ｍｍ×８．５ｍｍの正方形状であり、電極１４として約１２０個のＳｎバンプを備えた半導体素子を用いる。
回路基板１１としては、サイズが例えば４０ｍｍ×４０ｍｍの正方形状であり、電極１３としてＣｕ電極を電極１４と同じ位置に配置されてなるＢＴレジン基板を用いる。
本例では、回路基板１１の電極１３に、第１の実施形態による導電性ペースト３を例えばスクリーン印刷により塗布する。
そして、チップマウンタを用いて、回路基板１１と半導体チップ１２とを対向させて電極１３に電極１４を位置合わせし、電極１３と電極１４とを導電性ペースト３により仮固定する。回路基板１１及び半導体チップ１２をこの状態でオーブン中に設置し、温度を例えば１８０℃に設定して３０分間程度加熱し、導電性ペースト３を硬化させる。これにより、フリップチップ型の半導体装置が作製される。
本例では、対向する回路基板１１と半導体チップ１２との離間距離ｈ１が１００μｍ〜２００μｍ程度である。この程度の離間距離を保って接続することにより、導電性ペースト３は硬化した状態を保ち、対向する回路基板１１と半導体チップ１２との部位には空隙が形成される。
上記のように作製された半導体装置の回路基板１１側の引き出し配線を用いて、電極１３と電極１４との導通状態を調べる試験を行った。その結果、低抵抗で導通していることが確認された。
更に、−２５℃〜１２５℃の温度範囲で温度サイクル試験を行った。具体的には、−２５℃で３０分間〜＋１２５℃で３０分間を１サイクルとし、これを１０００サイクル繰り返す熱サイクル試験を実行した。本例の半導体装置では、接続抵抗の変化率が＋５％以下という優れた結果を示した。
［第２例］
図４は、第２の実施形態によるフリップチップ型の半導体装置の第２例の構成を示す概略断面図である。
本例では、第１例と同様に、回路基板１１と半導体チップ１２とを対向させ、電極１３と電極１４とを第１の実施形態による導電性ペースト３により接着固定する。
本例では、対向する回路基板１１と半導体チップ１２との離間距離ｈ２が、第１例の離間距離ｈ１よりも小さい５０μｍ〜１００μｍ程度である。この程度の離間距離を保って接続することにより、いわゆる毛細管現象により導電性ペースト３から当該導電性ペースト３中の絶縁樹脂３ａが流出する。その結果、対向する回路基板１１と半導体チップ１２との部位との間の領域が絶縁樹脂３ａで充填され、回路基板１１と半導体チップ１２とがより安定に固着される。
［第３例］
図５は、第２の実施形態によるフリップチップ型の半導体装置の第３例の構成を示す概略断面図である。
本例では、導電性ペースト３を接続用バンプとして用いる、いわゆるＬＧＡ（Land Grid Array）パッケージを例示する。
回路基板として、複数層の配線４１と、上下層間の配線４１を適宜接続する接続部４２とが、絶縁層４３内に埋設形成され、表面に接続部４２を介して配線４１と電気的に接続された電極３３を備えた回路基板３１を用いる。電極３３は、例えばＳｎ，Ｃｕ，Ａｕ，又はハンダ等を材料として形成される。
また、回路基板３１に接続される半導体チップとして、トランジスタ、コイル、キャパシタ、抵抗素子等の機能素子等が適宜形成され、表面に機能素子等と電気的に接続された電極３４を備えた半導体チップ３２を用いる。電極３４は、例えばＳｎ，Ｃｕ，Ａｕ，又はハンダ等を材料として形成される。
本例では、回路基板３１の電極３３上に導電性ペースト３からなる接続用バンプを配し、チップマウンタを用いて、回路基板３１と半導体チップ３２とを対向させて電極３３に電極３４を位置合わせし、電極３３と電極３４とを導電性ペースト３により仮固定する。回路基板３１及び半導体チップ３２をこの状態でオーブン中に設置し、温度を例えば１８０℃に設定して３０分間程度加熱し、導電性ペースト３を硬化させる。そして、回路基板３１と半導体チップ３２との対向領域を含む部位をアンダーフィル樹脂３５により封止し、ＬＧＡパッケージを作製する。
［第４例］
図６は、第２の実施形態によるフリップチップ型の半導体装置の第４例の構成を示す概略断面図である。
本例では、ハンダバンプを用いたいわゆるＢＧＡ（Ball Grid Array）パッケージを例示し、導電性ペースト３をハンダバンプと電極との接続用バンプとして用いる。
第３例と同様に、回路基板３１と半導体チップ３２とを用いる。本例では、回路基板３１の電極３３上にはハンダバンプ３６が配されている。
回路基板３１のハンダバンプ３６上に導電性ペースト３からなる接続用バンプを配し、チップマウンタを用いて、回路基板３１と半導体チップ３２とを対向させてハンダ電極３６に電極３４を位置合わせし、ハンダ電極３６に電極３４と電極３４とを導電性ペースト３により仮固定する。回路基板３１及び半導体チップ３２をこの状態でオーブン中に設置し、温度を例えば１８０℃に設定して３０分間程度加熱し、導電性ペースト３を硬化させる。そして、回路基板３１と半導体チップ３２との対向領域を含む部位をアンダーフィル樹脂３５により封止し、ＢＧＡパッケージを作製する。
ハンダ、特に鉛フリーのハンダは溶融温度が２１７℃〜２２０℃程度である。従って、１８０℃ではハンダバンプ３６は溶融しない。本例では、比較的低温でチップ接続が可能となる。
以上説明したように、本実施形態によれば、第１の実施形態による導電性ペースト３を用いることで、電極間の電気的接続性に優れた信頼性の高い歩留まりに優れた半導体装置を実現することができる。
（比較例）
以下、上記した第１及び第２の実施形態の比較例について説明する。
比較例では、第１の実施形態の導電性粒子１と異なり、第１の有機化合物層Ｌ１及び第２の有機化合物層Ｌ２がこの順で金属粒子Ｍが被覆していない導電性粒子、例えばＳｎＢｉハンダである導電性粒子を用いる。この導電性粒子を、ビスフェノールＦ型エポキシの３０重量部、アミノメチルフェノールのトリグリシジルエーテルの１５重量部、酸無水物系硬化剤の３５重量部、有機酸フラックスであるグルタル酸の２０重量部と混合、撹拌して、導電性ペーストを作製した。
上記のように得られた導電性ペーストについて、第１及び第２の実施形態と同様に、粘度評価及び熱サイクル試験評価を行った。
その結果、比較例の導電性ペーストでは、導電性粒子とフラックスとが反応したため、２４時間放置後の粘度上昇率は＋３０％と高い値を示した。
また、比較例の導電性ペーストでは、そのフラックス成分が消費されることにより、導電性粒子による酸化皮膜除去が不足したため、接続抵抗値は、第２の実施形態における導電性ペーストの５倍を示した。
更に、第２の実施形態と同様に熱サイクル試験を行った結果、接続抵抗の変化率が＋２０％と大きな値を示した。
以下、諸態様を付記としてまとめて記載する。
（付記１）導電性粒子と、
前記導電性粒子が分散される樹脂と
を含み、
前記導電性粒子は、導電体と、前記導電体の表面を覆い、当該表面との密着性官能基を有する第１有機化合物を含有する第１層と、前記第１層を覆う第２層とを有しており、
前記第２層は、前記導電性粒子の表面に生成する酸化皮膜と反応する活性官能基を有する第２有機化合物を含有することを特徴とする導電材料。
（付記２）前記第１有機化合物及び前記第２有機化合物は、芳香族又は脂肪族を主骨格とすることを特徴とする付記１に記載の導電材料。
（付記３）前記第１有機化合物は、一方の末端に前記密着性官能基であるチオール基又は水酸基を、他方の末端に前記第２有機化合物と反応するアミン基又はチオール基を有することを特徴とする付記１又は２に記載の導電材料。
（付記４）前記第２有機化合物は、一方の末端に前記活性官能基であるカルボキシル基を、他方の末端にカルボキシル基又はチオール基を有することを特徴とする付記１〜３のいずれか１項に記載の導電材料。
（付記５）前記第１層及び前記第２層は、前記第１有機化合物が第１温度で前記導電体の表面から脱離し、前記第２有機化合物が前記第１温度で前記導電体の表面と接触して反応し、前記第１有機化合物及び前記第２有機化合物が前記第１温度よりも高い第２温度で前記樹脂と反応するものであることを特徴とする付記１〜４のいずれか１項に記載の導電材料。
（付記６）回路基板と、
チップ素子と、
前記回路基板の第１電極と、前記チップ素子の第２電極とを電気的に接続する導電材料と
を含み、
前記導電材料は、
導電性粒子と、
前記導電性粒子が分散される樹脂と
を含み、
前記導電性粒子は、導電体と、前記導電体の表面を覆い、当該表面との密着性官能基を有する第１有機化合物を含有する第１層と、前記第１層を覆う第２層とを有しており、
前記第２層は、前記導電性粒子の表面に生成する酸化皮膜と反応する活性官能基を有する第２有機化合物を含有することを特徴とする電子デバイス。
（付記７）前記第１有機化合物及び前記第２有機化合物は、芳香族又は脂肪族を主骨格とすることを特徴とする付記６に記載の電子デバイス。
（付記８）前記第１有機化合物は、一方の末端に前記密着性官能基であるチオール基又は水酸基を、他方の末端に前記第２有機化合物と反応するアミン基又はチオール基を有することを特徴とする付記６又は７に記載の電子デバイス。
（付記９）前記第２有機化合物は、一方の末端に前記活性官能基であるカルボキシル基を、他方の末端にカルボキシル基又はチオール基を有することを特徴とする付記６〜８のいずれか１項に記載の電子デバイス。
（付記１０）前記第１層及び前記第２層は、前記第１有機化合物が第１温度で前記導電体の表面から脱離し、前記第２有機化合物が前記第１温度で前記導電体の表面と接触して反応し、前記第１有機化合物及び前記第２有機化合物が前記第１温度よりも高い第２温度で前記樹脂と反応するものであることを特徴とする付記６〜９のいずれか１項に記載の電子デバイス。
（付記１１）回路基板の第１電極と、チップ素子の第２電極とを導電材料により電気的に接続するに際して、
第１温度よりも低温の前記導電材料を、前記第１電極と前記第２電極との間に供給する工程と、
前記導電材料を、第１温度よりも高い第２温度に昇温する工程と
を含み、
前記導電材料は、
導電性粒子と、
前記導電性粒子が分散される樹脂と
を含み、
前記導電性粒子は、導電体と、前記導電体の表面を覆い、当該表面との密着性官能基を有する第１有機化合物を含有する第１層と、前記第１層を覆う第２層とを有しており、
前記第２層は、前記導電性粒子の表面に生成する酸化皮膜と反応する活性官能基を有する第２有機化合物を含有するものであり、
前記第１温度で、前記第１有機化合物が前記導電体の表面から脱離すると共に前記第２有機化合物が前記導電体の表面と接触して反応し、
前記第２温度で、前記第１有機化合物及び前記第２有機化合物が前記樹脂と反応することを特徴とする電子デバイスの製造方法。
（付記１２）前記第１有機化合物及び前記第２有機化合物は、芳香族又は脂肪族を主骨格とすることを特徴とする付記１１に記載の電子デバイスの製造方法。
（付記１３）前記第１有機化合物は、一方の末端に前記密着性官能基であるチオール基又は水酸基を、他方の末端に前記第２有機化合物と反応するアミン基又はチオール基を有することを特徴とする付記１１又は１２に記載の電子デバイスの製造方法。
（付記１４）前記第２有機化合物は、一方の末端に前記活性官能基であるカルボキシル基を、他方の末端にカルボキシル基又はチオール基を有することを特徴とする付記１１〜１３のいずれか１項に記載の電子デバイスの製造方法。
Ｍ 金属粒子
Ａ，Ｂ 有機化合物
Ａ１，Ａ２，Ｂ１，Ｂ２ 有機官能基
Ｌ１ 第１の有機化合物層
Ｌ２ 第２の有機化合物層
１ 導電性ペースト
２ バインダ樹脂
３ 導電性ペースト
３ａ 絶縁樹脂
１１，３１ 回路基板
１２，３２ 半導体チップ
１３，１４，３３，３４ 電極
２１，４１ 配線
２２，４２ 接続部
２３，４３ 絶縁層
３５ アンダーフィル樹脂
３６ ハンダバンプ

Claims (7)

  1. 導電性粒子と、
    前記導電性粒子が分散される樹脂と
    を含み、
    前記導電性粒子は、導電体と、前記導電体の表面を覆い、当該表面との密着性官能基を有する第１有機化合物を含有する第１層と、前記第１層を覆う第２層とを有しており、
    前記第２層は、前記導電性粒子の表面に生成する酸化皮膜と反応する活性官能基を有する第２有機化合物を含有することを特徴とする導電材料。
  2. 前記第１有機化合物及び前記第２有機化合物は、芳香族又は脂肪族を主骨格とすることを特徴とする請求項１に記載の導電材料。
  3. 前記第１有機化合物は、一方の末端に前記密着性官能基であるチオール基又は水酸基を、他方の末端に前記第２有機化合物と反応するアミン基又はチオール基を有することを特徴とする請求項１又は２に記載の導電材料。
  4. 前記第２有機化合物は、一方の末端に前記活性官能基であるカルボキシル基を、他方の末端にカルボキシル基又はチオール基を有することを特徴とする請求項１〜３のいずれか１項に記載の導電材料。
  5. 前記第１層及び前記第２層は、前記第１有機化合物が第１温度で前記導電体の表面から脱離し、前記第２有機化合物が前記第１温度で前記導電体の表面と接触して反応し、前記第１有機化合物及び前記第２有機化合物が前記第１温度よりも高い第２温度で前記樹脂と反応するものであることを特徴とする請求項１〜４のいずれか１項に記載の導電材料。
  6. 回路基板と、
    チップ素子と、
    前記回路基板の第１電極と、前記チップ素子の第２電極とを電気的に接続する導電材料と
    を含み、
    前記導電材料は、
    導電性粒子と、
    前記導電性粒子が分散される樹脂と
    を含み、
    前記導電性粒子は、導電体と、前記導電体の表面を覆い、当該表面との密着性官能基を有する第１有機化合物を含有する第１層と、前記第１層を覆う第２層とを有しており、
    前記第２層は、前記導電性粒子の表面に生成する酸化皮膜と反応する活性官能基を有する第２有機化合物を含有することを特徴とする電子デバイス。
  7. 回路基板の第１電極と、チップ素子の第２電極とを導電材料により電気的に接続するに際して、
    第１温度よりも低温の前記導電材料を、前記第１電極と前記第２電極との間に供給する工程と、
    前記導電材料を、第１温度よりも高い第２温度に昇温する工程と
    を含み、
    前記導電材料は、
    導電性粒子と、
    前記導電性粒子が分散される樹脂と
    を含み、
    前記導電性粒子は、導電体と、前記導電体の表面を覆い、当該表面との密着性官能基を有する第１有機化合物を含有する第１層と、前記第１層を覆う第２層とを有しており、
    前記第２層は、前記導電性粒子の表面に生成する酸化皮膜と反応する活性官能基を有する第２有機化合物を含有するものであり、
    前記第１温度で、前記第１有機化合物が前記導電体の表面から脱離すると共に前記第２有機化合物が前記導電体の表面と接触して反応し、
    前記第２温度で、前記第１有機化合物及び前記第２有機化合物が前記樹脂と反応することを特徴とする電子デバイスの製造方法。
JP2009203039A 2009-09-02 2009-09-02 導電材料、電子デバイス及びその製造方法 Pending JP2011054444A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009203039A JP2011054444A (ja) 2009-09-02 2009-09-02 導電材料、電子デバイス及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009203039A JP2011054444A (ja) 2009-09-02 2009-09-02 導電材料、電子デバイス及びその製造方法

Publications (1)

Publication Number Publication Date
JP2011054444A true JP2011054444A (ja) 2011-03-17

Family

ID=43943230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009203039A Pending JP2011054444A (ja) 2009-09-02 2009-09-02 導電材料、電子デバイス及びその製造方法

Country Status (1)

Country Link
JP (1) JP2011054444A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013125685A1 (ja) * 2012-02-24 2013-08-29 日立化成株式会社 半導体装置及びその製造方法
WO2013125087A1 (ja) * 2012-02-24 2013-08-29 日立化成株式会社 半導体用接着剤、フラックス剤、半導体装置の製造方法及び半導体装置
US9425120B2 (en) 2012-02-24 2016-08-23 Hitachi Chemical Company, Ltd Semiconductor device and production method therefor
US9803111B2 (en) 2012-02-24 2017-10-31 Hitachi Chemical Company, Ltd. Adhesive for semiconductor, fluxing agent, manufacturing method for semiconductor device, and semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11245079A (ja) * 1998-02-27 1999-09-14 Toshiba Corp ソルダペースト用金属粉末とその製造方法
JP2004339583A (ja) * 2003-05-16 2004-12-02 Sony Corp 錫又は錫合金材の表面処理剤、錫又は錫合金材及びその表面処理方法、錫合金系はんだ材料及びこれを用いたはんだペースト、錫合金系はんだ材料の製造方法、電子部品、プリント配線板、並びに電子部品の実装構造
JP2006009125A (ja) * 2004-06-29 2006-01-12 Kumamoto Technology & Industry Foundation 表面修飾金属微粒子および該金属微粒子を含有するペースト

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11245079A (ja) * 1998-02-27 1999-09-14 Toshiba Corp ソルダペースト用金属粉末とその製造方法
JP2004339583A (ja) * 2003-05-16 2004-12-02 Sony Corp 錫又は錫合金材の表面処理剤、錫又は錫合金材及びその表面処理方法、錫合金系はんだ材料及びこれを用いたはんだペースト、錫合金系はんだ材料の製造方法、電子部品、プリント配線板、並びに電子部品の実装構造
JP2006009125A (ja) * 2004-06-29 2006-01-12 Kumamoto Technology & Industry Foundation 表面修飾金属微粒子および該金属微粒子を含有するペースト

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013125685A1 (ja) * 2012-02-24 2013-08-29 日立化成株式会社 半導体装置及びその製造方法
WO2013125087A1 (ja) * 2012-02-24 2013-08-29 日立化成株式会社 半導体用接着剤、フラックス剤、半導体装置の製造方法及び半導体装置
CN104137246A (zh) * 2012-02-24 2014-11-05 日立化成株式会社 半导体装置及其制造方法
JPWO2013125087A1 (ja) * 2012-02-24 2015-07-30 日立化成株式会社 半導体用接着剤、フラックス剤、半導体装置の製造方法及び半導体装置
US9425120B2 (en) 2012-02-24 2016-08-23 Hitachi Chemical Company, Ltd Semiconductor device and production method therefor
US9803111B2 (en) 2012-02-24 2017-10-31 Hitachi Chemical Company, Ltd. Adhesive for semiconductor, fluxing agent, manufacturing method for semiconductor device, and semiconductor device

Similar Documents

Publication Publication Date Title
CN101322233B (zh) 使用超声振动在电气器件之间结合的方法
KR100229581B1 (ko) 전기 전도 성페이스트재료 및 응용
CN106914710B (zh) 树脂助焊剂焊膏和安装结构体
WO2014046093A1 (ja) 異方性導電接着剤
CN105081600A (zh) 封装倒置led芯片用的锡基钎焊焊料及其制备方法
JP4401411B2 (ja) 半導体チップを備えた実装体およびその製造方法
US8039307B2 (en) Mounted body and method for manufacturing the same
JP5398455B2 (ja) 異方性導電フィルム及びその製造方法
US20030143797A1 (en) High reliability non-conductive adhesives for non-solder flip chip bondings and flip chip bonding method using the same
JP2008218643A (ja) 半導体装置及びその製造方法
CN1855405A (zh) 一种倒装芯片方法
JP2011054444A (ja) 導電材料、電子デバイス及びその製造方法
JP5195061B2 (ja) 導電性接着剤およびそれを用いた部材の接続方法
JP4676907B2 (ja) 半田接着剤および半田接着剤を用いた電子部品実装構造
JP2006324629A (ja) 電子部品の実装構造およびその実装方法
JP4904710B2 (ja) 半導体装置の製造方法および半導体装置
JP2012124427A (ja) 電子部品の製造方法および半導体装置の製造方法
JP4949718B2 (ja) 電子部品実装構造
JPH07252460A (ja) 接着剤
CN112888798A (zh) 固化树脂组合物及安装结构体
CN114250043B (zh) 自熔接型导电连接材料、包括其的键合模块及其制造方法
US20220030721A1 (en) Mounting method and mounting structure formed by the same
JP5083000B2 (ja) 電子部品装置及び電子部品装置の製造方法
JP2012238798A (ja) 導電性接着剤ならびにそれを使用した電極接合構造体及び半導体パッケージ
Ayalasomayajula et al. Electrically Conductive Adhesives in Microelectronics Packaging

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130730

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140204