TW201343854A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201343854A
TW201343854A TW102106427A TW102106427A TW201343854A TW 201343854 A TW201343854 A TW 201343854A TW 102106427 A TW102106427 A TW 102106427A TW 102106427 A TW102106427 A TW 102106427A TW 201343854 A TW201343854 A TW 201343854A
Authority
TW
Taiwan
Prior art keywords
semiconductor
semiconductor device
adhesive
compound
connection
Prior art date
Application number
TW102106427A
Other languages
English (en)
Other versions
TWI580754B (zh
Inventor
Kazutaka Honda
Akira Nagai
Makoto Satou
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/JP2012/075412 external-priority patent/WO2013125086A1/ja
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Publication of TW201343854A publication Critical patent/TW201343854A/zh
Application granted granted Critical
Publication of TWI580754B publication Critical patent/TWI580754B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C09J11/06—Non-macromolecular additives organic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0233—Sheets, foils
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/20—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the epoxy compounds used
    • C08G59/32—Epoxy compounds containing three or more epoxy groups
    • C08G59/38—Epoxy compounds containing three or more epoxy groups together with di-epoxy compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/04—Oxygen-containing compounds
    • C08K5/09—Carboxylic acids; Metal salts thereof; Anhydrides thereof
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C09J163/04—Epoxynovolacs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Wire Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種半導體裝置的製造方法，是製造半導體裝置的方法，該半導體裝置是半導體晶片及配線電路基板的各個連接部相互電性連接而成之半導體裝置、或複數個半導體晶片的各個連接部相互電性連接而成之半導體裝置，並且，該製造方法具備：使用含有一化合物之半導體用黏著劑而密封上述連接部的至少一部分之製程，該化合物具有由下述式(1)表示之基團：□[式中，R1表示推電子基團]。

Description

半導體裝置及其製造方法
本發明關於一種使用半導體用黏著劑之半導體裝置的製造方法、及根據該製造方法而獲得之半導體裝置。
先前，於連接半導體晶片與基板方面，廣泛應用使用金線等金屬細線之打線(wire bonding)方式。另一方面，為了應對半導體裝置的高功能化、高積體化、高速化等要求，於半導體晶片或基板上形成稱作凸塊之導電性突起，而直接連接半導體晶片與基板之覆晶(flip chip,FC)連接方式正在不斷擴展。
例如，有關於半導體晶片及基板之間的連接，於球柵陣列封裝(Ball Grid Array，BGA)、晶片尺寸封裝(Chip Size Package，CSP)等中廣泛使用之板上晶片(Chip On Board，COB)型連接方式，亦相當於覆晶連接方式。又，覆晶連接方式，亦廣泛使用於疊層晶片(Chip On Chip，COC)型連接方式中，該疊層晶片型連接方式為，於半導體晶片上形成連接部(凸塊或配線)，而連接半導體晶片(參照例如專利文獻1)。
又，進而於強烈要求小型化、薄型化、高功能化 之封裝中，亦開始廣泛普及將上述連接方式積層、多層化之晶片堆棧(chip stack)型封裝或封裝疊加(Package On Package，POP)、矽直通孔(Through-Silicon Via，TSV)等。由於此種積層、多層化技術將半導體晶片等三維配置，因此，相較於二維配置之手法，能縮小封裝。又，由於在半導體的性能提高、噪音提言、構裝面積減小、省電方面亦為有效，因此，作為新一代的半導體配線技術而備受關注。
另外，作為上述連接部(凸塊或配線)所使用之主要的金屬，有焊錫(solder)、錫、金、銀、銅、鎳等，亦可使用包含上述金屬之複數種之導電材料。連接部所使用之金屬的表面氧化生成氧化膜，或表面上附著氧化物等雜質，因而在連接部的連接面上可能會產生雜質。若此種雜質殘留，則有半導體晶片及基板之間或2個半導體晶片之間的連接性、絕緣可靠性下降，採用上述連接方式之優點受損之虞。
又，作為抑制產生該等雜質之方法，存在以有機保焊劑(Organic Solderbility Preservatives，OSP)處理等已知的將連接部用抗氧化膜塗層之方法，但此抗氧化膜可能會導致連接製程時的焊錫潤濕性下降、連接性下降等。
因此，提出使半導體材料中含有焊劑(flux)之方法來作為去除上述氧化膜或雜質之方法(例如，參照專利文獻2至專利文獻5)。
[先前技術文獻] (專利文獻)
專利文獻1：日本特開2008-294382號公報
專利文獻2：日本特開2001-223227號公報
專利文獻3：日本特開2002-283098號公報
專利文獻4：日本特開2005-272547號公報
專利文獻5：日本特開2006-169407號公報
自充分確保連接性、絕緣可靠性之觀點來看，一般於連接部彼此的連接中，使用金屬接合。半導體材料未充分具有焊劑活性(去除金屬表面的氧化膜或雜質之效果)時，可能會無法去除金屬表面的氧化膜或雜質，無法形成良好的金屬-金屬接合，且無法確保導通。
又，於上述半導體裝置的製造製程中，要求縮短連接時間(接合時間)。若可縮短連接時間(接合時間)，則可提高生產率。然而，一般若縮短連接時間，則連接可靠性可能會下降。
本發明的目的在於提供一種可在更短時間內製造更多可靠性優異的半導體裝置之半導體裝置的製造方法，以及根據所述製造方法所得的半導體裝置。
本發明的一態樣關於一種半導體的製造方法，是製造半導體裝置的方法，該半導體裝置是半導體晶片及配線電路基板的各個連接部相互電性連接而成之半導體裝置、或複數個半導體晶片的各個連接部相互電性連接而成之半導體裝置，並且，該製造方法具備：使用含有一化合物之半導體 用黏著劑而密封上述連接部的至少一部分之製程(以下，視情況稱之為「密封製程」)，該化合物具有由下述式(1)表示之基團：
[式中，R1表示推電子基團]。
於本態樣中，藉由使用含有具有由式(1)表示之基團之化合物之半導體用黏著劑密封連接部，可於短時間內製造高可靠性的半導體裝置。
具有由式(1)表示之基團之化合物，較佳為具有2個羧基之化合物。相較於具有1個羧基之化合物，具有2個羧基之化合物，即使於連接時的高溫下亦難以揮發，可進一步抑制空隙(void)的產生。又，若使用具有2個羧基之化合物，則相較於使用具有3個羧基之化合物之情況，可進一步抑制保管時、連接作業時等中的半導體用黏著劑的黏度上升，並可進一步提高半導體裝置的連接可靠性。
具有由式(1)表示之基團之化合物，較佳為由下述式(2)表示之化合物：
[式中，R1表示推電子基團，R2表示氫原子或推電子基團，n表示0~15之整數，複數存在之R2可相互相同亦可不同]。
具有由式(1)表示之基團之化合物，更佳為由下述 式(3)表示之化合物：
[式中，R1表示推電子基團，R2表示氫原子或推電子基團，m表示0~10之整數]。
式(3)中的m，較佳為0~5之整數。若m為5以下，則可得到更為優異的連接可靠性。
具有由式(1)表示之基團之化合物的熔點，較佳為150℃以下。由於此種化合物可在更短時間內熔融，顯現出焊劑活性，因此，能在更短時間內製造連接可靠性優異的半導體裝置。
上述推電子基團，較佳為碳數1~10之烷基。若推電子基團為碳數1~10之烷基，則發明之效果會更加顯著。
上述半導體用黏著劑，可進而含有重量平均分子量為10000以上的高分子成分。基於該高分子成分，因提高半導體用黏著劑的薄膜形成性，故可謀求提高密封製程中的作業性。又，基於高分子成分，可使半導體用黏著劑的硬化物擁有耐熱性。進而，於含有高分子成分之半導體用黏著劑中，利用具有由上述式(1)表示之基團之化合物之本發明的效果會更加顯著。
上述半導體用黏著劑的形狀，較佳為薄膜狀。藉此，密封製程中的作業性提高。若為薄膜狀，則可黏貼至晶圓上，以統一切割(dicing)，且供給有底部填料(underfill)之單顆化晶片，於簡化之製程中可大量生產，因此，生產率亦提 高。
本發明的另一態樣關於一種根據上述製造方法而獲得之半導體裝置。本發明的半導體裝置具有優異的連接可靠性。
基於本發明，提供一種可在更短時間內製造更多可靠性優異的半導體裝置之半導體裝置的製造方法、及根據該製造方法而獲得之半導體裝置。
10‧‧‧半導體晶片
15‧‧‧配線(連接部)
20‧‧‧基板(配線電路基板)
30‧‧‧連接凸塊
32‧‧‧凸塊(連接部)
34‧‧‧貫通電極
40‧‧‧黏著材料
41‧‧‧半導體用黏著劑(薄膜狀黏著劑)
50‧‧‧中介層
60‧‧‧阻焊物
90‧‧‧梳狀陣列電極
100、200、300、400、500、600‧‧‧半導體裝置
第1圖為表示本發明的半導體裝置的一實施形態之示意剖面圖。
第2圖為表示本發明的半導體裝置的另一實施形態之示意剖面圖。
第3圖為表示本發明的半導體裝置的另一實施形態之示意剖面圖。
第4圖為示意性地表示本發明的半導體裝置的製造方法的一實施形態之製程剖面圖。
以下，視情況，參照圖式詳細地說明本發明的較佳的實施形態。再者，圖式中，對相同或相當部分附上相同符號，並省略重複之說明。又，上下左右等位置關係，只要無特別說明，可基於圖式所示之位置關係。進而，圖式的尺寸比例並不限定於圖示的比例。
<半導體裝置>
使用第1圖及第2圖，對本實施形態的半導體裝置進行以下說明。第1圖為表示本發明的半導體裝置的一實施形態之示意剖面圖。如第1圖(a)所示，半導體裝置100具有：半導體晶片10及基板(配線電路基板)20，其彼此相對；配線15，其分別配置於半導體晶片10及基板20的彼此相對之面上；連接凸塊30，其將半導體晶片10及基板20的配線15相互連接；及，黏著材料40，其無縫隙地填充於半導體晶片10及基板20間的空隙中。半導體晶片10及基板20，利用配線15及連接凸塊30而得以覆晶連接。配線15及連接凸塊30，利用黏著材料40密封，並與外部環境隔絕。黏著材料40是後述之半導體用黏著劑的硬化物。
如第1圖(b)所示，半導體裝置200具有：半導體晶片10及基板20，其彼此相對；凸塊32，其分別配置於半導體晶片10及基板20的彼此相對之面上；及，黏著材料40，其無縫隙地填充於半導體晶片10及基板20間的空隙中。透過相對之凸塊32相互連接，使半導體晶片10及基板20得以覆晶連接。凸塊32利用黏著材料40密封，並與外部環境隔絕。
第2圖為表示本發明的半導體裝置的另一實施形態之示意剖面圖。如第2圖(a)所示，除2個半導體晶片10利用配線15及連接凸塊30而得以覆晶連接之點以外，半導體裝置300與半導體裝置100是相同的。如第2圖(b)所示，除2個半導體晶片10利用凸塊32而得以覆晶連接之點以外，半導體裝置400與半導體裝置200是相同的。
作為半導體晶片10，並無特別限定，可使用由矽、鍺等相同種類的元素構成之元素半導體、砷化鎵、磷化銦等化合物半導體。
作為基板20，若為電路基板則並無特別限制，可使用下述基板：以玻璃環氧樹脂(glass epoxy)、聚醯亞胺、聚酯、陶瓷、環氧樹脂、雙馬來醯亞胺三嗪等作為主要成分之絕緣基板的表面上，具有透過蝕刻去除金屬膜的不需要的部分而形成之配線(配線圖案)15之電路基板；於上述絕緣基板的表面上利用金屬鍍覆等形成配線15之電路基板；及，於上述絕緣基板的表面上印刷導電性物質而形成配線15之電路基板。
配線15或凸塊32等連接部，含有金、銀、銅、焊錫(主要成分為例如錫-銀、錫-鉛、錫-鉍、錫-銅、錫-銀-銅)、鎳、錫、鉛等作為主要成分，亦可含有複數種金屬。
於上述金屬中，自構成為連接部的導電性、導熱性優異的封裝之觀點來看，較佳為金、銀及銅，更佳為銀及銅。自構成為成本降低之封裝之觀點來看，基於價格低廉之點，較佳為銀、銅及焊錫，更佳為銅及焊錫，進而較佳為焊錫。於室溫下，若金屬的表面上形成氧化膜，則生產率可能會下降或成本會增加，因此，自抑制氧化膜的形成之觀點來看，較佳為金、銀、銅及焊錫，更佳為金、銀、焊錫，進而較佳為金、銀。
於上述配線15及凸塊32的表面上，亦可利用例如鍍覆而形成以金、銀、銅、焊錫(主要成分為例如錫-銀、 錫-鉛、錫-鉍、錫-銅)、錫、鎳等為主要成分之金屬層。該金屬層可僅由單一的成分構成，亦可由複數種成分構成。又，上述金屬層，可為單層或複數個金屬層積層之結構。
又，本實施形態的半導體裝置，可為複數個如半導體裝置100~半導體裝置400所示之結構(封裝)進行積層而成之半導體裝置。此時，半導體裝置100~半導體裝置400，可用包含金、銀、銅、焊錫(主要成分為例如錫-銀、錫-鉛、錫-鉍、錫-銅、錫-銀-銅)、錫、鎳等之凸塊或配線相互電性連接。
作為將複數個半導體裝置進行積層之手法，如第3圖所示，可列舉例如矽直通孔技術。第3圖為表示本發明的半導體裝置的另一實施形態之示意剖面圖，為使用TSV技術之半導體裝置。於第3圖所示之半導體裝置500中，形成於中介層(interposer)50上之配線15經由連接凸塊30而與半導體晶片10的配線15連接，藉此，半導體晶片10與中介層50得以覆晶連接。黏著材料40被無縫隙地填充於半導體晶片10與中介層50之間的空隙中。於上述半導體晶片10中的與中介層50相反之側的表面上，經由配線15、連接凸塊30及黏著材料40，半導體晶片10得以反復積層。半導體晶片10的表面與背面的圖案面的配線15，利用貫通電極34而相互連接，該貫通電極34是填充在一孔內，該孔貫通半導體晶片10內部。再者，作為貫通電極34的材質，可使用銅、鋁等。
利用此種TSV技術，自通常不被使用之半導體晶片的背面亦可獲取訊號。進而，由於貫通電極34垂直地穿 通半導體晶片10內，因此，相對之半導體晶片10間或半導體晶片10及中介層50間的距離縮短，可靈活地進行連接。本實施形態的半導體用黏著劑，於此種TSV技術中，可應用於作為相對之半導體晶片10間或半導體晶片10及中介層50間的半導體用黏著劑。
又，於區域凸塊晶片技術等自由度較高之凸塊形成方法中，可不經由中介層而將半導體晶片直接構裝於母板(motherboard)上。將此種半導體晶片直接構裝於母板上時，亦可應用本實施形態的半導體用黏著劑。再者，積層2個配線電路基板時、密封基板間的空隙時，亦可應用本實施形態的半導體用黏著劑。
<半導體裝置的製造方法>
於本實施形態中，可以例如以下的方式來製造半導體裝置。首先，準備形成有電路之基板(電路基板)。繼而，以半導體用黏著劑層掩埋配線及連接凸塊之方式，於電路基板上供給半導體用黏著劑，從而獲得電路構件。於電路基板上形成半導體用黏著劑層後，使用覆晶接合器等連接裝置，使半導體晶片的焊錫凸塊與基板的銅配線的位置相互對準，之後，將半導體晶片與基板，於焊錫凸塊的熔點以上的溫度下，邊加熱邊摁壓(於連接部上使用焊錫時，較佳為對焊錫部分施以240℃以上)，連接半導體晶片與基板，且利用半導體用黏著劑層的硬化物密封連接部。上述半導體用黏著劑層含有一化合物，該化合物具有由下述式(1)表示之基團：
[式中，R1表示推電子基團]。
以下使用第4圖更具體地說明本實施形態的半導體裝置的製造方法。第4圖為示意性地表示本發明的半導體裝置的製造方法的一實施形態之製程剖面圖。
首先，如第4圖(a)所示，於具有配線15之基板20上，於形成連接凸塊30之位置處形成具有開口之阻焊物(solder resist)60。並非一定要設置該阻焊物60。然而，藉由於基板20上設置阻焊物，可抑制配線15間的橋接(bridge)之產生，提高連接可靠性、絕緣可靠性。阻焊物60可使用例如市售之封裝用阻焊物用油墨來形成。作為市售之封裝用阻焊物用油墨，具體而言，可列舉SR系列(日立化成工業股份有限公司製造，商品名)及PSR4000-AUS系列(太陽油墨製造股份有限公司製造，商品名)。
繼而，如第4圖(a)所示，於阻焊物60的開口處形成連接凸塊30。而且，如第4圖(b)所示，於形成有連接凸塊30及阻焊物60之基板20上，黏貼薄膜狀的半導體用黏著劑(以下，視情況稱為「薄膜狀黏著劑」)41。薄膜狀黏著劑41的黏貼，可利用熱壓、輥層壓、真空層壓等進行。薄膜狀黏著劑41的供給面積或厚度，可根據半導體晶片10及基板20的大小或連接凸塊30的高度適當設定。
如上所述，將薄膜狀黏著劑41黏貼到基板20上後，使用覆晶接合器等連接裝置，使半導體晶片10的配線15 與連接凸塊30的位置相互對準。繼而，將半導體晶片10與基板20，於連接凸塊30的熔點以上的溫度下，邊加熱邊壓接，如第4圖(c)所示，連接半導體晶片10與基板20，且利用黏著材料40(該黏著材料40為薄膜狀黏著劑41的硬化物)，密封填充半導體晶片10及基板20間的空隙。藉此，獲得半導體裝置600。
於本實施形態的半導體裝置的製造方法中，藉由位置對準後進行暫時固定(經由半導體用黏著劑之狀態)，並用回流爐加熱處理，亦可使連接凸塊30熔融，連接半導體晶片10與基板20。於暫時固定之階段中，由於並非一定要形成金屬接合，因此，相較於上述的邊加熱邊壓接之方法，可於低負荷、短時間、低溫度下進行壓接，可提高生產率且抑制連接部的劣化。
又，連接半導體晶片10與基板20後，亦可用烘箱等進行加熱處理製程(固化製程)，進而提高連接可靠性、絕緣可靠性。加熱溫度，較佳為進行薄膜狀黏著劑的硬化之溫度，更佳為完全硬化之溫度。加熱溫度、加熱時間是經適當地設定。
於固化製程中，加熱連接體，促進半導體用黏著劑的硬化。固化製程中的加熱溫度、加熱時間、固化製程後的半導體用黏著劑的硬化反應率，並無特別限制，只要作為硬化物之黏著材料所呈現的物性滿足半導體裝置的可靠性即可。
適當設定固化製程中的加熱溫度及加熱時間，以 使半導體用黏著劑進行硬化反應進行，較佳為設定為使半導體用黏著劑完全硬化。自減少翹曲之觀點來看，加熱溫度較佳為儘量低的溫度。加熱溫度較佳為100~200℃，更佳為110~190℃，進而較佳為120~180℃。加熱時間較佳為0.1~10小時，更佳為0.1~8小時，進而較佳為0.1~5小時。固化製程時較佳為使半導體用黏著劑的未反應成分儘量反應，固化製程後的硬化反應率較佳為95%以上。固化製程中的加熱，可使用烘箱等加熱裝置進行。
而且，於本實施形態的半導體裝置的製造方法中，亦可於將薄膜狀黏著劑41黏貼到半導體晶片10上後，連接基板20。又，利用配線15及連接凸塊30連接半導體晶片10及基板20後，亦可於半導體晶片10及基板20間之空隙中填充膏狀的半導體用黏著劑，並使之硬化。
自提高生產率之觀點來看，藉由將半導體用黏著劑供給至複數個半導體晶片10連結之半導體晶圓黏著劑後，切割而進行單顆化，可獲得半導體晶片10上供給有半導體用黏著劑之結構體。又，半導體用黏著劑為膏狀時，無特別限制，只要利用旋轉塗佈等塗佈方法，包埋半導體晶片10上的配線或凸塊，並使厚度均勻即可。此時，由於樹脂的供給量固定，因此，可提高生產率，並且可對於因包埋不足而導致之空隙的產生及切割性的下降進行抑制。另一方面，半導體用黏著劑為薄膜狀時，無特別限制，只要利用熱壓、輥層壓及真空層壓等黏貼方式供給薄膜狀的半導體用黏著劑，以包埋半導體晶片10上的配線或凸塊即可。此時，由於樹脂的供 給量固定，因此，可提高生產率，並且可對於因包埋不足而導致之空隙的產生及切割性的下降進行抑制。
再者，與旋轉塗佈膏狀的半導體用黏著劑之方法相較，基於層壓薄膜狀的半導體用黏著劑之方法，供給後之半導體用黏著劑的平坦性有變得良好的傾向。因此，作為半導體用黏著劑的形態，較佳為薄膜狀。又，薄膜狀黏著劑對各式各樣製程的應用性、操作性等均為優異。
又，於利用層壓薄膜狀黏著劑來供給半導體用黏著劑之方法中，半導體裝置的連接性傾向容易進一步獲得確保。雖然其理由並不明確，但發明人的看法如下。亦即，本實施形態中，焊劑存在熔點較低之傾向，且存在焊劑活性易顯現之傾向。因此，發明人認為，例如即使基板20的連接凸塊30被氧化膜覆蓋，但透過將薄膜狀黏著劑層壓於基板20上時的加熱，焊劑活性顯現，連接凸塊30表面的氧化膜的至少一部分被還原去除。發明人認為，藉由該還原去除，於供給薄膜狀黏著劑之時點，連接凸塊30的至少一部分露出，其有助於連接性的提高。
連接負荷是考慮連接凸塊30的數量或高度的偏差、由加壓而導致之連接凸塊30或承受連接部凸塊之配線的變形量而設定。連接溫度較佳為連接部的溫度在連接凸塊30的熔點以上，但只要是形成各個連接部(凸塊或配線)的金屬接合之溫度即可。連接凸塊30為焊錫凸塊時，較佳為約240℃以上。又，連接溫度可為500℃以下，亦可為400℃以下。
連接時的連接時間，雖根據連接部的構成金屬而 不同，但自提高生產率之觀點來看，較佳為短時間。連接凸塊30為焊錫凸塊時，連接時間較佳為20秒以下，更佳為10秒以下，進而較佳為5秒以下，進而較佳為4秒以下，特佳為3秒以下。為銅-銅或銅-金之金屬連接時，連接時間較佳為60秒以下。
於上述各種封裝結構的覆晶連接部中，本實施形態的半導體用黏著劑表現出優異的耐回流性及連接可靠性。
以上，說明了本發明較佳的實施形態，但本發明並不限定於上述實施形態。
以下，對本發明中使用之半導體用黏著劑的一態樣進行說明。
<半導體用黏著劑>
本實施形態的半導體用黏著劑，含有一化合物(以下，視情況稱為「(c)成分」)，該化合物具有由下述式(1)表示之基團。進而，自黏著性之觀點來看，較佳為包含熱硬化成分。雖然熱硬化成分並無特別限制，但自耐熱性及黏著性之觀點來看，較佳為含有環氧樹脂(以下，視情況稱為「(a)成分」)、硬化劑(以下，視情況稱為「(b)成分」)。
式(1)中，R1表示推電子基團。
基於本實施形態的半導體用黏著劑，由於含有具有由式(1)表示之基團之化合物，即使該黏著劑於金屬接合之 覆晶連接方式中應用作為半導體用黏著劑而縮短連接時間，也能夠製作耐回流性及連接可靠性優異的半導體裝置。有關此理由，發明人的看法如下。
一般，使用半導體用黏著劑進行覆晶連接時，邊加熱邊進行連接，但此時半導體用黏著劑亦被加熱，而透過被加熱至焊劑的熔點以顯現焊劑活性。然而，難以使半導體用黏著劑的溫度急劇上升，難以於短時間內顯現焊劑活性。然而，相較於普通焊劑，本實施形態中的具有由式(1)表示之基團之化合物傾向熔點較低，顯現焊劑活性之溫度亦較低。因此，由於可於短時間內熔融而顯現焊劑活性，因此可於短時間內連接。
又，發明人認為，由於與先前以來之具有直鏈骨架之焊劑不同，具有由上述式(1)表示之基團之化合物，於羧基起算之第2個位置處具有推電子基團，因此，熔點較低。藉此，發明人認為短時間內連接是可能的。
進而，藉由包含由本案所請之發明中的式(1)表示之化合物，不僅顯現焊劑活性且能短時間連接，而且可抑制連接後的高溫下之吸濕後的黏著力下降，亦可謀求耐回流性的提高。先前，使用羧酸來作為焊劑，但發明人認為因以下理由導致先前焊劑的黏著力下降。
通常，環氧樹脂與硬化劑發生反應，從而進行硬化反應，此時該硬化反應中攝入作為焊劑之羧酸。亦即，藉由環氧樹脂的環氧基與焊劑的羧基發生反應，可能會形成酯鍵(ester linkage)。發明人認為，該酯鍵易產生由吸濕等引起 之水解等，且該酯鍵的分解為吸濕後黏著力下降之一個原因。
相對於此，本實施形態的半導體用黏著劑，含有具有由式(1)表示之基團(亦即，在鄰近區域具備推電子基團之羧基)之化合物。因此，於本實施形態的半導體用黏著劑中，利用羧基而充分獲得焊劑活性，並且，即使於形成有上述酯鍵之情況下，藉由推電子基團而使酯鍵部的電子密度上升，抑制酯鍵的分解。
又，發明人認為，於本實施形態中，由於羧基的在鄰近區域存在取代基(推電子基團)，因此，利用空間位阻抑制羧基與環氧樹脂之反應，且使酯鍵難以生成。
因該等理由，於本實施形態的半導體用黏著劑中，難以發生由吸濕等導致之組成變化，而維持優異的黏著力。又，上述作用亦可使環氧樹脂與硬化劑之硬化反應難以被焊劑阻礙，且利用該作用，亦能期待由環氧樹脂與硬化劑之硬化反應充分進行而引起之連接可靠性提高的效果。
本實施形態的半導體用黏著劑，可根據需要含有重量平均分子量為10000以上之高分子成分(以下，視情況稱為「(d)成分」)。又，本實施形態的半導體用黏著劑，亦可根據需要含有填充劑(以下，視情況稱為「(e)成分」)。
以下，對構成本實施形態的半導體用黏著劑之各成分進行說明。
(a)成分：環氧樹脂
作為環氧樹脂，若為分子內具有2個以上環氧基者，則可無特別限制地使用。作為(a)成分，可使用例如：雙酚A型 環氧樹脂、雙酚F型環氧樹脂、萘型環氧樹脂、苯酚酚醛型環氧樹脂、甲酚酚醛型環氧樹脂、苯酚芳烷基型環氧樹脂、聯苯型環氧樹脂、三苯甲烷型環氧樹脂、雙環戊二烯型環氧樹脂及各種多官能環氧樹脂。上述環氧樹脂可單獨使用或作為2種以上的混合物使用。
自抑制高溫下連接時分解而產生揮發成分之觀點來看，連接時的溫度為250℃時，較佳為使用250℃下之熱重量減少量率為5%以下之環氧樹脂來作為(a)成分，為300℃時，較佳為使用300℃下之熱重量減少量率為5%以下之環氧樹脂來作為(a)成分。
以半導體用黏著劑的全部重量為基準，(a)成分的含量為例如5~75質量%，較佳為10~50質量%，更佳為15~35質量%。
(b)成分：硬化劑
作為(b)成分，可列舉例如：酚樹脂系硬化劑、酸酐系硬化劑、胺系硬化劑、咪唑系硬化劑及膦系硬化劑。若(b)成分包含酚羥基(phenolic hydroxyl gruop)、酸酐、胺類或咪唑類，則可表現出抑制連接部上產生氧化膜之焊劑活性，並提高連接可靠性、絕緣可靠性。以下，對各硬化劑進行說明。
(i)酚樹脂系硬化劑
作為酚樹脂系硬化劑，若為分子內具有2個以上的酚羥基者，則無特別限制，可使用例如：苯酚酚醛樹脂、甲酚酚醛樹脂、苯酚芳烷基樹脂、甲酚萘酚甲醛縮聚物、三苯甲烷型多官能酚樹脂及各種多官能酚樹脂。上述樹脂可單獨使用 或作為2種以上的混合物使用。
自良好的硬化性、黏著性及保存穩定性之觀點來看，酚樹脂系硬化劑相對於上述(a)成分之當量比(酚羥基/環氧基，莫耳比)，較佳為0.3~1.5，更佳為0.4~1.0，進而較佳為0.5~1.0。若當量比為0.3以上，則存在硬化性提高且黏著力提高之傾向，若為1.5以下，則存在未反應之酚羥基不會過量殘留、吸水率被抑制為較低、且絕緣可靠性提高之傾向。
(ii)酸酐系硬化劑
作為酸酐系硬化劑，可使用例如：甲基環己烷四羧酸二酐、偏苯三酸酐、苯均四酸二酐、二苯甲酮四羧酸二酐(benzophenonetetracarboxylic dianhydride)及乙二醇雙脫水偏苯三酸酯(ethylene glycol bis(anhydrotrimellitate))。上述酸酐可單獨使用或作為2種以上的混合物使用。
自良好的硬化性、黏著性及保存穩定性之觀點來看，酸酐系硬化劑相對於上述(a)成分之當量比(酸酐基/環氧基，莫耳比)，較佳為0.3~1.5，更佳為0.4~1.0，進而較佳為0.5~1.0。若當量比為0.3以上，則存在硬化性提高且黏著力提高之傾向，若為1.5以下，則存在未反應之酸酐不會過量殘留、吸水率被抑制為較低、且絕緣可靠性提高之傾向。
(iii)胺系硬化劑
可使用例如雙氰胺來作為胺系硬化劑。
自良好的硬化性、黏著性及保存穩定性之觀點來看，胺系硬化劑相對於上述(a)成分之當量比(胺基/環氧基，莫耳比)，較佳為0.3~1.5，更佳為0.4~1.0，進而較佳為 0.5~1.0。若當量比為0.3以上，則存在硬化性提高且黏著力提高之傾向，若為1.5以下，則存在未反應之胺基不會過量殘留、絕緣可靠性提高之傾向。
(iv)咪唑系硬化劑
作為咪唑系硬化劑，可列舉例如：2-苯基咪唑、2-苯基-4-甲基咪唑、1-苄基-2-甲基咪唑、1-苄基-2-苯基咪唑、1-氰乙基-2-十一烷基咪唑、1-氰基-2-苯基咪唑、1-氰乙基-2-十一烷基咪唑偏苯三酸酯、1-氰乙基-2-苯基咪唑鎓偏苯三酸酯(1-cyanoethyl-2-phenyl imidazolium trimellitate)、2,4-二氨基-6-[2'-甲基咪唑-(1')]-乙基-s-三嗪、2,4-二氨基-6-[2'-十一烷基咪唑-(1')]-乙基-s-三嗪、2,4-二氨基-6-[2'-乙基-4'-甲基咪唑-(1')]-乙基-s-三嗪、2,4-二氨基-6-[2'-甲基咪唑-(1')]-乙基-s-三嗪異三聚氰酸加合物、2-苯基咪唑異三聚氰酸加合物、2-苯基-4,5-二羥甲基咪唑、2-苯基-4-甲基-5-羥甲基咪唑、及環氧樹脂與咪唑類之加合物。自優異的硬化性、保存穩定性及連接可靠性之觀點來看，於上述物質中，較佳為1-氰乙基-2-十一烷基咪唑、1-氰基-2-苯基咪唑、1-氰乙基-2-十一烷基咪唑偏苯三酸酯、1-氰乙基-2-苯基咪唑鎓偏苯三酸酯、2,4-二氨基-6-[2'-甲基咪唑-(1')]-乙基-s-三嗪、2,4-二氨基-6-[2'-乙基-4'-甲基咪唑-(1')]-乙基-s-三嗪、2,4-二氨基-6-[2'-甲基咪唑-(1')]-乙基-s-三嗪異三聚氰酸加合物、2-苯基咪唑異三聚氰酸加合物、2-苯基-4,5-二羥甲基咪唑及2-苯基-4-甲基-5-羥甲基咪唑。上述物質可單獨使用或並用2種以上。又，亦可使用使上述物質微囊化而成之潛在性硬化劑。
相對於為100質量份的(a)成分，咪唑系硬化劑的含量，較佳為0.1~20質量份，更佳為0.1~10質量份。若咪唑系硬化劑的含量為0.1質量份以上，則存在硬化性提高之傾向，若為20質量份以下，則存在形成金屬接合之前半導體用黏著劑不會硬化、難以發生連接不良之傾向。
(v)膦系硬化劑
作為膦系硬化劑，可列舉例如：三苯基膦、四苯基磷鎓四苯硼酸鹽(tetraphenylphosphonium tetraphenylborate)、四苯基磷鎓四(4-甲基苯基)硼酸鹽(tetraphenylphosphonium tetrakis(4-methylphenyl)borate)及四苯基磷鎓(4-氟苯基)硼酸鹽(tetraphenylphosphonium(4-fluorophenyl)borate)。
相對於為100質量份的(a)成分，膦系硬化劑的含量，較佳為0.1~10質量份，更佳為0.1~5質量份。若膦系硬化劑的含量為0.1質量份以上，則存在硬化性提高之傾向，若為10質量份以下，則存在形成金屬接合之前半導體用黏著劑不會硬化、難以發生連接不良之傾向。
酚樹脂系硬化劑、酸酐系硬化劑及胺系硬化劑，可分別單獨使用1種或作為2種以上的混合物使用。咪唑系硬化劑及膦系硬化劑可分別單獨使用，亦可與酚樹脂系硬化劑、酸酐系硬化劑或胺系硬化劑同時使用。
自保存穩定性進一步提高、難以發生由吸濕導致分解或劣化之觀點來看，(b)成分較佳為選自由酚樹脂系硬化劑、胺系硬化劑、咪唑系硬化劑及膦系硬化劑構成之群組之硬化劑。又，自硬化速度調整之容易度之觀點、及透過速硬 化性而可實現短時間連接(目的為提高生產率)之觀點來看，(b)成分更佳為選自由酚樹脂系硬化劑、胺系硬化劑及咪唑系硬化劑構成之群組之硬化劑。
半導體用黏著劑包含酚樹脂系硬化劑、酸酐系硬化劑或胺系硬化劑來作為(b)成分時，可表現出去除氧化膜之焊劑活性，可更加提高連接可靠性。
作為造成兼容空隙抑制與連接性之要素，可列舉：硬化劑的揮發性較低(難以起泡)、膠凝時間或黏度恰當且容易調整。又，作為造成可靠性(特別是耐回流性)之要素，可列舉低吸濕性(難以吸濕)。自該等觀點來看，較佳為以酚樹脂系硬化劑、胺系硬化劑、咪唑系硬化劑及膦系硬化劑作為硬化劑，進而較佳為以酚樹脂系硬化劑、胺系硬化劑及咪唑系硬化劑作為硬化劑。
(c)成分：具有由式(1)表示之基團之化合物
(c)成分是具有由式(1)表示之基團之化合物(以下，視情況稱為「焊劑化合物」)。(c)成分為具有焊劑活性之化合物，於本實施形態的半導體用黏著劑中，作為焊劑發揮功能。可單獨使用1種焊劑化合物，亦可並用2種以上的焊劑化合物來作為(c)成分。
式(1)中，R1表示推電子基團。
作為推電子基團，可列舉例如：烷基、羥基、氨 基、烷氧基及烷氨(alkylamino)基。作為推電子基團，較佳為難以與其他成分(例如，(a)成分的環氧樹脂)反應之基團，具體而言，較佳為烷基、羥基或烷氧基，更佳為烷基。
若推電子基團的推電子性變強，則傾向易於獲得抑制上述酯鍵的分解之效果。又，若推電子基團的空間位阻較大，則易於獲得抑制上述羧基與環氧樹脂之反應之效果。推電子基團較佳為充分擁有推電子性及空間位阻的平衡。
作為烷基，較佳為碳數1~10之烷基，更佳為碳數1~5之烷基。烷基的碳數越多，推電子性及空間位阻傾向越大。碳數處於上述範圍之烷基的推電子性及空間位阻之平衡是優異的，因此，基於該烷基，本發明的效果會更加顯著。
又，烷基可為直鏈狀，亦可為支鏈狀，其中，較佳為直鏈狀。烷基為直鏈狀時，自推電子性及空間位阻之平衡之觀點來看，烷基的碳數，較佳為焊劑化合物的主鏈的碳數以下。例如，焊劑化合物為由下述式(2)表示之化合物，推電子基團為直鏈狀之烷基時，該烷基的碳數較佳為焊劑化合物的主鏈的碳數(n+1)以下。
作為烷氧基，較佳為碳數1~10之烷氧基，更佳為碳數1~5之烷氧基。烷氧基的碳數越多，推電子性及空間位阻傾向越大。由於碳數處於上述範圍之烷氧基的推電子性及空間位阻之平衡是優異的，因此，基於該烷氧基，本發明的效果會更加顯著。
又，烷氧基的烷基部分，可為直鏈狀，亦可為支鏈狀，其中，較佳為直鏈狀。烷氧基為直鏈狀時，自推電子 性及空間位阻之平衡之觀點來看，烷氧基的碳數較佳為焊劑化合物的主鏈的碳數以下。例如，焊劑化合物為由下述式(2)表示之化合物，推電子基團為直鏈狀之烷氧基時，該烷氧基的碳數較佳為焊劑化合物的主鏈的碳數(n+1)以下。
作為烷氨基，可列舉：單烷氨基、二烷氨基。作為單烷氨基，較佳為碳數1~10之單烷氨基，更佳為碳數1~5之單烷氨基。單烷氨基的烷基部分，可為直鏈狀，亦可為支鏈狀，較佳為直鏈狀。
作為二烷氨基，較佳為碳數2~20之二烷氨基，更佳為碳數2~10之二烷氨基。二烷氨基的烷基部分，可為直鏈狀，亦可為支鏈狀，較佳為直鏈狀。
焊劑化合物，較佳為具有2個羧基之化合物(二羧酸)。相較於具有1個羧基之化合物(單羧酸)，具有2個羧基之化合物，即使於連接時的高溫下亦難以揮發，可進一步抑制空隙之產生。又，若使用具有2個羧基之化合物，則相較於使用具有3個以上羧基之化合物之情況，可進一步抑制保管時、連接作業時等中之半導體用黏著劑的黏度上升，可進一步提高半導體裝置的連接可靠性。
作為焊劑化合物，可較佳地使用由下述式(2)表示之化合物。基於由下述式(2)表示之化合物，可進一步提高半導體裝置的耐回流性及連接可靠性。
式(2)中，R1表示推電子基團，R2表示氫原子或推電子基團，n表示0或1以上之整數，複數存在之R2可相互相同亦可不同。
式(2)中的n，較佳為1以上。與n為0之情況相較，若n為1以上，則即使於連接時的高溫下，焊劑化合物亦難以揮發，可進一步抑制空隙之產生。又，式(2)中的n，較佳為15以下，更佳為11以下，亦可為6以下或4以下。若n為15以下，則可獲得更為優異的連接可靠性。
又，作為焊劑化合物，更佳為由下述式(3)表示之化合物。基於由下述式(3)表示之化合物，可更進一步提高半導體裝置的耐回流性及連接可靠性。
式(3)中，R1表示推電子基團，R2表示氫原子或推電子基團，m表示0或1以上之整數。
式(3)中的m較佳為10以下，更佳為5以下，進而較佳為3以下。若m為10以下，則可獲得更為優異的連接可靠性。
式(3)中，R2可為氫原子亦可為推電子基團。若R2為氫原子，則有熔點變低的傾向、有能夠更加提高半導體的連接可靠性的情況。又，若R1與R2為不同的推電子基團，則相較於R1與R2為相同的推電子基團之情況，有熔點變低的傾向、有能夠更加提高半導體裝置的連接可靠性的情況。
以式(3)表示的化合物中，作為R2為氫原子的化合物，可列舉甲基丁二酸、2-甲基戊二酸、2-甲基己二酸、2-甲基庚二酸、2-甲基辛二酸等。基於這些化合物，能夠進一步提高半導體裝置的連接可靠性。又，這些化合物中，特佳為甲基丁二酸與2-甲基戊二酸。
而且，式(3)中，若R1與R2為相同的推電子基團，則有成為對稱結構、熔點變高的傾向，但即使在這樣的情況下，亦能充分獲得本發明的效果。特別在熔點充分低，為150℃以下時，即使R1及R2為相同基團，亦可獲得與R1及R2為不同基團之情況相同程度之連接可靠性。
作為焊劑化合物，可使用於二羧酸的第2個位置處用推電子基團取代之化合物，該二羧酸係選自例如丁二酸、戊二酸、己二酸、庚二酸、辛二酸、壬二酸、癸二酸、十一烷二酸及十二烷二酸。
上述焊劑化合物的熔點，較佳為150℃以下，更佳為140℃以下，進而較佳為130℃以下。於環氧樹脂與硬化劑發生硬化反應之前，此種焊劑化合物的焊劑活性易充分顯現。因此，基於含有此種焊劑化合物之半導體用黏著劑，可實現連接可靠性更為優異的半導體裝置。又，焊劑化合物的熔點，較佳為25℃以上，更佳為50℃以上。又，焊劑化合物較佳為於室溫(25℃)下為固體者。
焊劑化合物的熔點，可使用一般之熔點測定裝置測定。藉由將待測定熔點之試料粉碎為細粉且使用少量，來謀求減少試料內溫度之偏差。較多為使用一端關閉之毛細管 來作為試料的容器，但根據測定裝置之不同，也可透過夾持於2片顯微鏡用蓋玻片之間而作為容器。又，若使溫度急劇上升，則試料與溫度計之間產生溫度梯度而導致測定誤差，因此，較理想為以如下方式進行測定：測量熔點之時間點下的加溫為每分鐘1℃以下的上升率。
如上所述，由於試料經調整而作成細粉，因此，由於表面上之漫反射，熔解前的試料為不透明。通常將試料的外觀開始透明之溫度作為熔點的下限點，將完全熔解之溫度作為上限點。測定裝置存在各種形態，最經典的裝置係使用這樣的裝置：將填有試料之毛細管安裝於雙管式溫度計，而用溫浴加溫。使用黏性較高的液體來作為溫浴液體，以將毛細管黏貼至雙管式溫度計，較多為使用濃硫酸或矽油，以使試料到達溫度計頂端的積存處附近之方式進行安裝。又，亦可使用這樣的裝置作為熔點測定裝置：利用金屬加熱塊加溫，邊測定光的透射率邊製備加溫且自動確定熔點。
再者，本說明書中，熔點為150℃以下，表示熔點的上限點為150℃以下，熔點為25℃以上，表示熔點的下限點為25℃以上。
以半導體用黏著劑的全部重量為基準，(c)成分的含量，較佳為0.5~10質量%，更佳為0.5~5質量%。
(d)成分：重量平均分子量為10000以上之高分子成分
本實施形態的半導體用黏著劑，亦可根據需要含有重量平均分子量為10000以上之高分子成分((d)成分)。含有(d) 成分之半導體用黏著劑的耐熱性及薄膜形成性更為優異。
作為(d)成分，例如，自獲得優異的耐熱性、薄膜形成性及連接可靠性之觀點來看，較佳為：苯氧基(phenoxy)樹脂、聚醯亞胺樹脂、聚醯胺樹脂、聚碳化二亞胺(polycarbodiimide)樹脂、氰酸酯樹脂、丙烯酸樹脂、聚酯樹脂、聚乙烯樹脂、聚醚碸樹脂、聚醚醯亞胺樹脂、聚乙烯醇縮醛(polyvinyl acetal)樹脂、聚氨酯樹脂及丙烯酸橡膠。於上述物質中，自耐熱性及薄膜形成性更加優異之觀點來看，更佳為苯氧基樹脂、聚醯亞胺樹脂、丙烯酸橡膠、丙烯酸樹脂、氰酸酯樹脂及聚碳化二亞胺樹脂，進而自具有通用性、與分子量或賦予特性等之調整較為容易(合成時等)等觀點來看，進而較佳為苯氧基樹脂、聚醯亞胺樹脂、丙烯酸橡膠及丙烯酸樹脂。該等(d)成分亦可單獨使用或作為2種以上的混合物或共聚物使用。其中，(d)成分中，不包含作為(a)成分之環氧樹脂。
(d)成分的重量平均分子量為10000以上，較佳為20000以上，更佳為30000以上。基於此種(d)成分，可進一步提高半導體用黏著劑的耐熱性及薄膜形成性。
又，(d)成分的重量平均分子量較佳為1000000以下，更佳為500000以下。基於此種(d)成分，可獲得高耐熱性之效果。
再者，上述重量平均分子量表示使用凝膠滲透層析法(Gel Permeation Chromatography，GPC)測定之換算為聚苯乙烯之重量平均分子量。以下示出GPC法的測定條件的一 例。
裝置：HCL-8320GPC、UV-8320(產品名，日本東曹股份有限公司(Tosoh Corporation)製造)、或HPLC-8020(產品名，日本東曹股份有限公司製造)
管柱：TSKgel superMultiporeHZ-M×2、或兩件GMHXL+一件G-2000XL
檢測器：折射率(refractive index，RI)或紫外線(ultraviolet，UV)檢測器
管柱溫度：25~40℃
洗析液：選擇高分子成分溶解之溶媒。例如，四氫呋喃(tetrahydrofuran，THF)、N,N-二甲基甲醯胺(dimethylformamide，DMF)、N,N-二甲基乙醯胺(dimethy acetamide，DMA)、N-甲基吡咯烷酮(N-methylpyrrolidone，NMP)、甲苯。再者，選擇具有極性之溶劑時，亦可將磷酸的濃度調整為0.05~0.1 mol/L(通常為0.06 mol/L)，將LiBr的濃度調整為0.5~1.0 mol/L(通常為0.63 mol/L)。
流速：0.30~1.5 mL/分
標準物質：聚苯乙烯
半導體用黏著劑含有(d)成分時，(a)成分的含量Ca相對於(d)成分的含量Cd之比值Ca/Cd(質量比)，較佳為0.01~5，更佳為0.05~3，進而較佳為0.1~2。藉由使比值Ca/Cd為0.01以上，可獲得更為良好的硬化性及黏著力；藉由使比值Ca/Cd為5以下，可獲得更為良好的薄膜形成性。
(e)成分：填充劑
本實施形態的半導體用黏著劑，亦可根據需要含有填充劑((e)成分)。利用(e)成分，可控制半導體用黏著劑的黏度、半導體用黏著劑的硬化物的物性等。具體而言，基於(e)成分，可謀求例如抑制連接時空隙之產生、半導體用黏著劑的硬化物的吸濕率之減少等
可使用絕緣性無機填充劑、晶鬚、樹脂填充劑等來作為(e)成分。又，可單獨使用1種，亦可並用2種以上來作為(e)成分。
作為絕緣性無機填充劑，可列舉例如：玻璃、二氧化矽、氧化鋁、氧化鈦、炭黑、雲母及氮化硼。於上述物質中，較佳為二氧化矽、氧化鋁、氧化鈦及氮化硼，更佳為二氧化矽、氧化鋁及氮化硼。
作為晶鬚，可列舉例如：硼酸鋁、鈦酸鋁、氧化鋅、矽酸鈣、硫酸鎂及氮化硼。
作為樹脂填充劑，可列舉例如由聚氨酯、聚醯亞胺等樹脂構成之填充劑。
相較於有機成分(環氧樹脂及硬化劑等)，樹脂填充劑的熱膨脹係數較小，因此，連接可靠性的提高效果優異。又，基於樹脂填充劑，可容易地調整半導體用黏著劑的黏度。又，相較於無機填充劑，樹脂填充劑的緩和應力之功能優異，因此，基於樹脂填充劑，可進一步抑制回流試驗等中的剝離。
相較於樹脂填充劑，無機填充劑的熱膨脹係數較小，因此，基於無機填充劑，可實現使黏著劑組成物具有低 熱膨脹係數。又，由於無機填充劑中多為通用品且粒徑得以控制者，因此，對於黏度調整亦較佳。
由於樹脂填充劑及無機填充劑分別具有有利的效果，因此，可根據用途，使用任一者，亦可混合使用兩者以顯現兩者的功能。
(e)成分的形狀、粒徑及含量並無特別限制。又，(e)成分亦可為利用表面處理適當調整物性者。
以半導體用黏著劑的全部重量為基準，(e)成分的含量，較佳為10~80質量%，更佳為15~60質量%。
(e)成分較佳為由絕緣物構成。若(e)成分由導電性物質(例如，焊錫、金、銀、銅等)構成，則存在絕緣可靠性(特別係耐HAST性)下降之虞。
(其他成分)
於本實施形態的半導體用黏著劑中，亦可調配抗氧化劑、矽烷偶聯劑、鈦酸酯偶聯劑、調平劑(leveling agent)、離子捕集劑等添加劑。上述物質可單獨使用1種或將2種以上組合使用。有關該等調配量，只要適當調整以顯現各添加劑的效果即可。而且，以絕緣可靠性(特別是耐HAST性)的觀點來看，本實施形態的半導體用黏著劑較佳為不含導電性物質(例如，銲錫、金、銀、銅等)之物。
本實施形態的半導體用黏著劑可成形為薄膜狀。以下示出使用本實施形態的半導體用黏著劑之薄膜狀黏著劑的製作方法的一例。
首先，將(a)成分、(b)成分及(c)成分、以及根據 需要添加之(d)成分及(e)成分等加入至有機溶媒中，並利用攪拌混合、混揉等，使之溶解或分散，從而製備樹脂清漆。之後，使用刮刀塗佈機、輥式塗佈機、塗敷器等，將樹脂清漆塗佈至經脫模處理之基材薄膜上後，利用加熱去除有機溶媒，藉此，可於基材薄膜上形成薄膜狀黏著劑。
薄膜狀黏著劑的厚度並無特別限制，例如，相對於半導體晶片及配線電路基板(或複數個半導體晶片)的各個連接部的高度之和，較佳為0.5~1.5倍，更佳為0.6~1.3倍，進而較佳為0.7~1.2倍。
若薄膜狀黏著劑的厚度為上述連接部的高度之和之0.5倍以上，可充分抑制因未填充黏著劑而導致之空隙的產生，並可進一步提高連接可靠性。又，若厚度為1.5倍以下，則可充分抑制連接時自連接區域擠出之黏著劑的量，因此，可充分防止黏著劑附著於不需要之部分。若薄膜狀黏著劑的厚度大於1.5倍，則連接部必須排除較多黏著劑，易於發生導通不良。又，對於由窄節距化、多針化導致之連接部的弱化(凸塊直徑之微小化)而排除較多樹脂，對連接部之破壞較大，因此不佳。
一般，由於構裝後之連接部為5~100 μm，因此，薄膜狀黏著劑的厚度較佳為2.5~150 μm，更佳為3.5~120 μm。
作為樹脂清漆的製備中使用之有機溶媒，較佳為具有可使各成分均勻地溶解或分散之特性者，可列舉例如：二甲基甲醯胺、二甲基乙醯胺、N-甲基-2-吡咯烷酮、二甲基 亞碸、二乙二醇二甲醚、甲苯、苯、二甲苯、甲基乙基酮、四氫呋喃、乙二醇乙醚(ethyl cellosolve)、乙二醇乙醚醋酸酯、乙二醇丁醚(butyl cellosolve)、二惡烷(dioxane)、環己酮、及乙酸乙酯。該等有機溶媒，可單獨使用或將2種以上組合使用。樹脂清漆製備時之攪拌混合或混揉，可使用例如攪拌機、碾磨機、三輥研磨機(three-roller milling machine)、球磨機(ball mill)、珠磨機(bead mill)或高速分散機(homo disper)來進行。
作為基材薄膜，只要該薄膜所具有的耐熱性可耐受使有機溶媒揮發時之加熱條件，則無特別限制，可例示：聚丙烯薄膜、聚甲基戊烯薄膜等聚烯烴薄膜；聚對苯二甲酸乙二酯薄膜、聚萘二甲酸乙二酯薄膜等聚酯薄膜；聚醯亞胺薄膜及聚醚醯亞胺薄膜。基材薄膜，不限於由該等薄膜構成之單層者，亦可為由2種以上之材料構成之多層薄膜。
使有機溶媒自向基材薄膜塗佈之樹脂清漆揮發時之乾燥條件，較佳為有機溶媒會充分揮發之條件，具體而言，較佳為進行50~200℃、0.1~90分鐘之加熱。相對於薄膜狀黏著劑全部重量，較佳為將有機溶媒去除直至1.5質量%以下。
又，本實施形態的半導體用黏著劑，亦可直接形成於晶圓上。具體而言，例如，將上述樹脂清漆直接旋轉塗佈於晶圓上而形成膜後，藉由去除有機溶媒，可於晶圓上直接形成半導體用黏著劑。
以上，說明了本發明較佳的實施形態，但本發明 並不限定於上述實施形態。
[實施例]
以下，利用實施例更具體地說明本發明，但本發明並不限定於實施例。
各實施例及比較例中使用之化合物如下所述。
(a)環氧樹脂
．含有三酚甲烷骨架之多官能固體環氧樹脂(日本環氧樹脂股份有限公司製造，商品名「EP1032H60」，以下稱為「EP1032」。)
．雙酚F型液態環氧樹脂(日本環氧樹脂股份有限公司製造，商品名「YL983U」，以下稱為「YL983」。)
．彈性環氧樹脂(日本環氧樹脂股份有限公司製造，商品名「YL7175」，以下稱為「YL7175」。)
(b)硬化劑
．2,4-二氨基-6-[2'-甲基咪唑-(1')]-乙基-s-三嗪異三聚氰酸加合物(四國化成股份有限公司製造，商品名「2MAOK-PW」，以下稱為「2MAOK」。)
(c)由具有由式(1)表示之基團之化合物構成之焊劑
．2-甲基戊二酸(Aldrich股份有限公司製造，熔點約為78℃)
．甲基丁二酸(Aldrich股份有限公司製造，熔點約為116℃)
(c')其他焊劑
．戊二酸(東京化成股份有限公司製造，熔點約為98℃)
．丁二酸(Aldrich股份有限公司製造，熔點約為188℃)
．3-甲基戊二酸(東京化成股份有限公司製造，熔點約為87℃)
．己二酸(東京化成股份有限公司製造，熔點約為153℃)
．丙二酸(Aldrich股份有限公司製造，熔點約為135~137℃)
．1,3,5-戊烷三羧酸(1,3,5-pentanetricarboxylic acid)(東京化成股份有限公司製造，熔點約為113℃，以下稱為「戊烷三羧酸」。)
(d)分子量為10000以上之高分子成分
．苯氧基樹脂(東都化成股份有限公司製造，商品名「ZX1356-2」，Tg：約71℃，Mw：約63000，以下稱為「ZX1356」。)
(e)填充劑
(e-1)無機填充劑
．二氧化矽填充劑(Admatechs股份有限公司製造，商品名「SE2050」，平均粒徑0.5 μm，以下稱為「SE2050」。)
．環氧矽烷處理二氧化矽填充劑(Admatechs股份有限公司製造，商品名「SE2050-SEJ」，平均粒徑0.5 μm，以下稱為「SE2050-SEJ」。)
．丙烯酸表面處理奈米二氧化矽填充劑(Admatechs股份有限公司製造，商品名「YA050C-SM」，平均粒徑約50nm，以下稱為「SM奈米二氧化矽」。)
(e-2)樹脂填充劑
．有機填充劑(日本Rohm and Haas股份有限公司製造，商品名「EXL-2655」，核殼(core shell)型有機微粒，以下稱為「EXL-2655」。)
高分子成分的重量平均分子量(Mw)，係利用GPC法求出。GPC法的詳情如下所述。
裝置名：HPLC-8020(產品名，東曹股份有限公司製造)
管柱：兩件GMHXL+一件G-2000XL
檢測器：RI檢測器
管柱溫度：35℃
流速：1 mL/分
標準物質：聚苯乙烯
(實施例1)
<薄膜狀半導體用黏著劑之製作>
裝入環氧樹脂3 g(「EP1032」2.4 g、「YL983」0.45 g、「YL7175」0.15 g)、硬化劑「2MAOK」0.1 g、2-甲基戊二酸0.1 g(0.69 mmol)、無機填充劑1.9 g(「SE2050」0.38 g、「SE2050-SEJ」0.38 g、「SM奈米二氧化矽」1.14 g)、樹脂填充劑(EXL-2655)0.25 g、及甲基乙基酮(固體成分量為63質量%之量)，加入與固體成分同重量之直徑0.8 mm之珠粒及直徑2.0 mm之珠粒，用珠磨機(Fritsch Japan股份有限公司，行星型(planetary)微粉碎機P-7)攪拌30分鐘。然後，加入苯氧基樹脂(ZX1356)1.7 g，再次用珠磨機攪拌30分鐘後，將用於攪拌之珠粒藉由過濾而去除，獲得樹脂清漆。
用小型精密塗層裝置(廉井精機)，於基材薄膜(帝人杜邦薄膜股份有限公司製造，商品名「PUREXA53」)上塗層所得之樹脂清漆，用無塵烘箱(ESPEC股份有限公司製造)乾燥(70℃/10min)，獲得薄膜狀黏著劑。
<半導體裝置之製作>
將所製作之薄膜狀黏著劑剪成指定大小(長8 mm×寬8 mm×厚0.045 mm)，並黏貼至環氧玻璃基板(環氧玻璃基材：420 μm厚，銅配線：9 μm厚)上，用覆晶構裝裝置「FCB3」(松下電器產業股份有限公司製造，商品名)構裝附著有焊錫凸塊之半導體晶片(晶片大小：長7.3 mm×寬7.3 mm×厚0.15 mm，凸塊高度：銅柱+焊錫共計約40 μm，凸塊數量328個)(構裝條件：壓接頭溫度350℃，壓接時間20秒，壓接壓力0.5 MPa)。藉此，與第4圖同樣地製作上述環氧玻璃基板與附著有焊錫凸塊之半導體晶片經菊花鏈(daisy-chain)連接而成之半導體裝置。
(實施例2~實施例4)
製作半導體裝置時，除了將壓接時間分別變更為5秒、3.5秒及2.5秒以外，以與實施例1同樣的方式製作實施例2~實施例4的半導體裝置。
(實施例5)
除了將使用之材料的組成變更為如下述表1所述以外，以與實施例1同樣的方式製作實施例5的半導體裝置。
(實施例6~實施例8)
製作半導體裝置時，除了將壓接時間分別變更為5秒、 3.5秒及2.5秒以外，以與實施例5同樣的方式製作實施例6~實施例8的半導體裝置。
(比較例1~比較例5)
除了將使用之材料的組成變更為如下述表1所述以外，以與實施例1同樣的方式製作比較例1~比較例5的薄膜狀黏著劑。
(比較例6~比較例10)
除了於製作半導體裝置之際，將壓接時間變更為5秒以外，以與比較例1~比較例5同樣的方式製作比較例6~比較例10的半導體裝置。
(比較例11~比較例15)
除了於製作半導體裝置之際，將壓接時間變更為3.5秒以外，以與比較例1~比較例5同樣的方式製作比較例11~比較例15的半導體裝置。
(比較例16~比較例20)
除了於製作半導體裝置時，將壓接時間變更為2.5秒以外，以與比較例1~比較例5同樣的方式製作比較例16~比較例20的半導體裝置。
以下示出實施例及比較例中所得之薄膜狀黏著劑及半導體裝置的評價方法。
(1)薄膜狀黏著劑之評價
(1-1)吸濕前之260℃下之黏著力之測定
將所製作之薄膜狀黏著劑剪成指定大小(長5 mm×寬5 mm×厚0.045 mm)，並於70℃下黏貼至矽晶片(長5 mm×寬 5 mm×厚0.725 mm，氧化膜塗層)上，使用熱壓接試驗機(日立化成Technoplant股份有限公司製造)壓接(壓接條件：壓接頭溫度250℃，壓接時間5秒，壓接壓力0.5 MPa)於塗層有阻焊劑(太陽油墨製造，商品名「AUS308」)之環氧玻璃基板(厚度0.02 mm)上。繼而，於無塵烘箱(ESPEC股份有限公司製造)中進行後固化(175℃，2h)，獲得作為試驗樣品之半導體裝置。
對上述試驗樣品，於260℃的加熱板(hotplate)上，使用黏著力測定裝置(DAGE股份有限公司製造，萬能型接合測試儀DAGE4000型)，於距基板之工具高度0.05 mm、工具速度0.05 mm/s之條件下測定黏著力。
(1-2)吸濕後之260℃下之黏著力之測定
將所製作之薄膜狀黏著劑剪成指定的大小(長5 mm×寬5 mm×厚0.045 mm)，並於70℃下黏貼至矽晶片(長5 mm×寬5 mm×厚0.725 mm，氧化膜塗層)上，使用熱壓接試驗機(日立化成Technoplant股份有限公司製造)壓接(壓接條件：壓接頭溫度250℃，壓接時間5秒，壓接壓力0.5 MPa)於塗層有阻焊劑(太陽油墨製造，商品名「AUS308」)之環氧玻璃基板(厚度0.02 mm)上。繼而，於無塵烘箱(ESPEC股份有限公司製造)中進行後固化(175℃，2h)，獲得作為試驗樣品之半導體裝置。
將上述試驗樣品，於85℃、相對濕度60%之恒溫恒濕器(ESPEC股份有限公司製造，PR-2KP)中放置48小時，取出後，於260℃的加熱板上使用黏著力測定裝置(DAGE 股份有限公司製造，萬能型接合測試儀DAGE4000型)，於距基板之工具高度0.05 mm、工具速度0.05 mm/s的條件下測定黏著力。
(1-3)絕緣可靠性試驗(HAST試驗：Highly Accelerated Storage Test)
將所製作之薄膜狀黏著劑(厚度：45 μm)，無空隙地黏貼至梳狀陣列電極(interdigitated array electrode，又稱為comb electrodes)評價TEG(日立化成工業股份有限公司製造，配線節距：50 μm)上，並於無塵烘箱(ESPEC股份有限公司製造)中，於175℃下固化2小時。將固化後之樣品設置於加速壽命試驗裝置(平山(HIRAYAMA)股份有限公司製造，商品名「PL-422R8」，條件：130℃/85%RH/100小時，5V外加電壓)中，測定絕緣電阻。使100小時後之絕緣電阻為108 Ω以上之情況為「A」，使107 Ω以上不足108 Ω之情況為「B」，使不足107 Ω之情況為「C」，進行評價。
(2)半導體裝置之評價
(2-1)初始連接性之評價
使用萬用電表(ADVANTEST股份有限公司製造，商品名「R6871E」)測定所製作之半導體裝置的連接電阻值，藉此，評價構裝後之初始導通。使連接電阻值為10.0~13.5 Ω之情況為連接性良好「A」，使連接電阻值為13.5~20 Ω之情況為連接性不良「B」，使連接電阻值大於20 Ω之情況、連接電阻值不足10 Ω之情況及因連接不良而導致斷開(Open)(未顯示電阻值)之情況全部為連接性不良「C」，進行評價。
(2-2)空隙評價
對所製作之半導體裝置，利用超音波影像診斷裝置(商品名「Insight-300」，Insight股份有限公司製造)拍攝外觀圖像，並用掃描儀GT-9300UF(EPSON股份有限公司製造，商品名)擷取晶片上的黏著材料層(由半導體用黏著劑的硬化物構成之層)的圖像，使用圖像處理軟件Adobe Photoshop，利用色調修正、黑白轉換(black and white conversion)識別空隙部分，利用直方圖計算空隙部分所佔之比例。使晶片上的黏著材料部分的面積為100%，使空隙產生率為10%以下之情況為「A」，使10~20%為「B」，使多於20%之情況為「C」，進行評價。
(2-3)焊錫潤濕性評價
對所製作之半導體裝置，觀察連接部的剖面，使Cu配線的上面焊錫潤濕90%以上之情況為「A」(良好)，使焊錫潤濕小於90%之情況為「B」(潤濕不足)，進行評價。
(2-4)耐回流性之評價
使用密封材料(日立化成工業股份有限公司製造，商品名「CEL9750ZHF10」)，於180℃、6.75 Mpa、90秒之條件下，將所製作之半導體裝置鑄模，並於無塵烘箱(ESPEC股份有限公司製造)中，於175℃下進行5小時的後固化，獲得封裝。繼而，將該封裝於JEDEC level 2條件下高溫吸濕後，於IR回流爐(古河電氣工業股份有限公司(Furukawa Electric Co.,Ltd.)製造，商品名「SALAMANDER」)中，使封裝通過3次。對於回流後封裝的連接性，用與上述的初始連接性的評 價同樣之方法評價，進行耐回流性之評價。使無剝離且連接良好之情況為「A」，使產生剝離或連接不良之情況為「B」。
(2-5)耐TCT評價(連接可靠性之評價)
使用密封材料(日立化成工業股份有限公司製造，商品名「CEL9750ZHF10」)，於180℃、6.75 Mpa、90秒之條件下，將所製作之半導體裝置鑄模，並於無塵烘箱(ESPEC股份有限公司製造)中，於175℃下進行5小時的後固化，獲得封裝。繼而，將該封裝連接至冷卻加熱循環試驗機(ETAC製造，商品名「THERMAL SHOCK CHAMBER NT1200」)上，使1 mA電流流通，將25℃ 2分鐘/-55℃ 15分鐘/25℃ 2分鐘/125℃ 15分鐘/25℃ 2分鐘作為1循環，評價反復1000循環後之連接電阻的變化。使相較於初期的電阻值波型圖，1000循環後亦未有較大變化之情況為「A」，使產生1 Ω以上的差之情況為「B」。
薄膜狀黏著劑的評價結果記載於表1，半導體裝置的評價結果記載於表2~表5。
於使用含有具有由式(1)表示之基團之化合物之半導體用黏著劑之半導體裝置的製造方法中，可於短時間內連接，焊錫潤濕性亦良好。又，可靠性亦良好。
10‧‧‧半導體晶片
15‧‧‧配線(連接部)
20‧‧‧基板(配線電路基板)
30‧‧‧連接凸塊
32‧‧‧凸塊(連接部)
40‧‧‧黏著材料
100、200‧‧‧半導體裝置

Claims (12)

  1. 一種半導體裝置的製造方法，是製造半導體裝置的方法，該半導體裝置是半導體晶片及配線電路基板的各個連接部相互電性連接而成之半導體裝置、或複數個半導體晶片的各個連接部相互電性連接而成之半導體裝置，並且，該製造方法具備：使用含有一化合物之半導體用黏著劑而密封前述連接部的至少一部分之製程，該化合物具有由下述式(1)表示之基團： [式中，R1表示推電子基團]。
  2. 如請求項1所述之半導體裝置的製造方法，其中，前述化合物是具有2個羧基之化合物。
  3. 如請求項1或請求項2所述之半導體裝置的製造方法，其中，前述化合物是由下述式(2)表示之化合物： [式中，R1表示推電子基團，R2表示氫原子或推電子基團，n表示0~15之整數，複數存在之R2可相互相同亦可不同]。
  4. 如請求項1至3中的任一項所述之半導體裝置的製造方法，其中，前述化合物是由下述式(3)表示之化合物： [式中，R1表示推電子基團，R2表示氫原子或推電子基團，m表示0~10之整數]。
  5. 如請求項4所述之半導體裝置的製造方法，其中，m為0~5之整數。
  6. 如請求項4或5所述之半導體裝置的製造方法，其中，前述式(3)中的R2是氫原子。
  7. 如請求項1至6中的任一項所述之半導體裝置的製造方法，其中，前述化合物的熔點為150℃以下。
  8. 如請求項1至7中的任一項所述之半導體裝置的製造方法，其中，前述推電子基團為碳數1~10之烷基。
  9. 如請求項1至8中的任一項所述之半導體裝置的製造方法，其中，前述半導體用黏著劑，進而含有重量平均分子量為10000以上之高分子成分。
  10. 如請求項1至9中的任一項所述之半導體裝置的製造方 法，其中，前述半導體用黏著劑的形狀為薄膜狀。
  11. 如請求項1至10中的任一項所述之半導體裝置的製造方法，其中，前述化合物為甲基丁二酸、2-甲基戊二酸、2-甲基己二酸、2-甲基庚二酸、或2-甲基辛二酸。
  12. 一種半導體裝置，其為根據如請求項1至11中的任一項所述之製造方法而獲得。
TW102106427A 2012-02-24 2013-02-23 Semiconductor device and manufacturing method thereof TWI580754B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012038544 2012-02-24
JP2012119762 2012-05-25
PCT/JP2012/075412 WO2013125086A1 (ja) 2012-02-24 2012-10-01 半導体用接着剤、フラックス剤、半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
TW201343854A true TW201343854A (zh) 2013-11-01
TWI580754B TWI580754B (zh) 2017-05-01

Family

ID=49005860

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102106427A TWI580754B (zh) 2012-02-24 2013-02-23 Semiconductor device and manufacturing method thereof

Country Status (6)

Country Link
US (1) US9425120B2 (zh)
JP (1) JP5958529B2 (zh)
KR (1) KR101690626B1 (zh)
CN (1) CN104145327A (zh)
TW (1) TWI580754B (zh)
WO (1) WO2013125684A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104145327A (zh) 2012-02-24 2014-11-12 日立化成株式会社 半导体装置及其制造方法
WO2013125086A1 (ja) 2012-02-24 2013-08-29 日立化成株式会社 半導体用接着剤、フラックス剤、半導体装置の製造方法及び半導体装置
JP2015030745A (ja) * 2013-07-31 2015-02-16 住友ベークライト株式会社 樹脂組成物、半導体装置、多層回路基板および電子部品
US9620580B2 (en) 2013-10-25 2017-04-11 Mediatek Inc. Semiconductor structure
WO2017090439A1 (ja) * 2015-11-24 2017-06-01 リンテック株式会社 回路部材接続用樹脂シート
JPWO2017090440A1 (ja) * 2015-11-24 2018-09-06 リンテック株式会社 回路部材接続用樹脂シート
JP6402148B2 (ja) * 2016-08-31 2018-10-10 株式会社タムラ製作所 はんだ組成物および電子基板
KR20180090494A (ko) * 2017-02-03 2018-08-13 삼성전자주식회사 기판 구조체 제조 방법
JP7150232B2 (ja) * 2017-07-03 2022-10-11 株式会社弘輝 フラックス、やに入りはんだ及びソルダペースト
EP3460018A1 (de) * 2017-09-25 2019-03-27 Sika Technology Ag Einkomponentiger hitzehärtender epoxidklebstoff mit verbesserter haftung
US20230141042A1 (en) * 2020-03-17 2023-05-11 Panasonic Intellectual Property Management Co., Ltd. Flux resin composition, electronic component, method for manufacturing the electronic component, mounting structure, and method for manufacturing the mounting structure
US11618109B2 (en) * 2020-06-30 2023-04-04 Electronics And Telecommunications Research Institute Wire for electric bonding

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4168996A (en) 1977-05-16 1979-09-25 Western Electric Company, Inc. Soldering flux
US6733880B2 (en) 2000-01-19 2004-05-11 Hitachi Chemical Co., Ltd. Adhesive film for semiconductor, lead frame with adhesive film for semiconductor and semiconductor device using the same
JP2001223227A (ja) 2000-02-08 2001-08-17 Nitto Denko Corp 半導体封止用樹脂組成物および半導体装置
US6667194B1 (en) * 2000-10-04 2003-12-23 Henkel Loctite Corporation Method of bonding die chip with underfill fluxing composition
JP3791403B2 (ja) * 2000-12-04 2006-06-28 富士電機ホールディングス株式会社 鉛フリーハンダ対応無洗浄用フラックスおよびこれを含有するハンダ組成物
JP2002283098A (ja) 2001-03-28 2002-10-02 Sumitomo Bakelite Co Ltd 半田ペースト組成物、並びにそれを用いた半田接合部、半導体パッケージ及び半導体装置
US7009009B1 (en) * 2001-10-09 2006-03-07 Henkel Corporation Fluxing underfill compositions
US7182241B2 (en) 2002-08-09 2007-02-27 Micron Technology, Inc. Multi-functional solder and articles made therewith, such as microelectronic components
JP2005272547A (ja) 2004-03-24 2005-10-06 Sumitomo Bakelite Co Ltd 一液型エポキシ樹脂組成物
JP2006169407A (ja) 2004-12-16 2006-06-29 Nitto Denko Corp 半導体封止用樹脂組成物
JP2007169602A (ja) * 2005-11-01 2007-07-05 Shin Etsu Chem Co Ltd 液状エポキシ樹脂組成物
JP4961730B2 (ja) 2005-12-01 2012-06-27 富士電機株式会社 電子部品実装用接合材料
KR101354871B1 (ko) 2006-03-10 2014-01-22 미쓰비시 가가꾸 가부시키가이샤 수지 분산체, 도료, 적층체 및 그 제조 방법
CN101437900B (zh) 2006-08-28 2012-09-19 松下电器产业株式会社 热固性树脂组合物、其制备方法及电路板
JP5093766B2 (ja) 2007-01-31 2012-12-12 株式会社タムラ製作所 導電性ボール等搭載半導体パッケージ基板の製造方法
JP2008274080A (ja) * 2007-04-27 2008-11-13 Shin Etsu Chem Co Ltd 液状エポキシ樹脂組成物及び半導体装置
JP5217260B2 (ja) 2007-04-27 2013-06-19 住友ベークライト株式会社 半導体ウエハーの接合方法および半導体装置の製造方法
EP2180026A4 (en) 2007-08-08 2012-05-30 Hitachi Chemical Co Ltd ADHESIVE COMPOSITION, FILM-TYPE LUBRICANT AND CONNECTING STRUCTURE FOR A SWITCHING ELEMENT
JP5309886B2 (ja) 2007-10-22 2013-10-09 日立化成株式会社 半導体封止用フィルム状接着剤、半導体装置の製造方法及び半導体装置
US8288591B2 (en) 2008-11-20 2012-10-16 Designer Molecules, Inc. Curing agents for epoxy resins
CN102387877B (zh) 2009-04-10 2014-04-23 花王株式会社 固化剂组合物
JP5069725B2 (ja) 2009-07-10 2012-11-07 パナソニック株式会社 熱硬化性樹脂組成物及び回路基板
JP2011054444A (ja) 2009-09-02 2011-03-17 Fujitsu Ltd 導電材料、電子デバイス及びその製造方法
SG179001A1 (en) 2009-09-16 2012-04-27 Sumitomo Bakelite Co Adhesive film, multilayer circuit board, electronic component and semiconductor device
JP5768372B2 (ja) 2009-11-19 2015-08-26 東洋紡株式会社 ウレタン変性ポリイミド系難燃樹脂組成物
JP5544927B2 (ja) 2010-02-26 2014-07-09 日立化成株式会社 接着剤組成物、回路部材接続用接着剤シート及び半導体装置の製造方法
JP6045774B2 (ja) 2010-03-16 2016-12-14 日立化成株式会社 半導体封止充てん用エポキシ樹脂組成物、半導体装置、及びその製造方法
JP2011231137A (ja) 2010-04-23 2011-11-17 Hitachi Chem Co Ltd 半導体封止充てん用エポキシ樹脂組成物及び半導体装置
EP2599831B1 (en) 2010-07-30 2015-08-19 The Nippon Synthetic Chemical Industry Co., Ltd. Resin composition and article molded therefrom
JP5842084B2 (ja) 2010-09-27 2016-01-13 パナソニックＩｐマネジメント株式会社 半導体部品実装基板
JP5588287B2 (ja) 2010-09-27 2014-09-10 パナソニック株式会社 熱硬化性樹脂組成物及び半導体部品実装基板
JP2012089750A (ja) 2010-10-21 2012-05-10 Hitachi Chem Co Ltd 半導体封止充てん用熱硬化性樹脂組成物及び半導体装置
US20150014842A1 (en) 2012-02-24 2015-01-15 Hitachi Chemical Company, Ltd. Semiconductor device and production method therefor
CN104145327A (zh) 2012-02-24 2014-11-12 日立化成株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
CN104145327A (zh) 2014-11-12
JP5958529B2 (ja) 2016-08-02
JPWO2013125684A1 (ja) 2015-07-30
TWI580754B (zh) 2017-05-01
WO2013125684A1 (ja) 2013-08-29
US20150332983A1 (en) 2015-11-19
KR101690626B1 (ko) 2016-12-28
US9425120B2 (en) 2016-08-23
KR20140117611A (ko) 2014-10-07

Similar Documents

Publication Publication Date Title
TWI580754B (zh) Semiconductor device and manufacturing method thereof
TWI595062B (zh) Adhesives for semiconductor, flux, manufacturing method of semiconductor device, and semiconductor device
JP5915727B2 (ja) 半導体装置及びその製造方法
KR102491834B1 (ko) 반도체용 접착제, 반도체 장치의 제조 방법 및 반도체 장치
KR20220073764A (ko) 반도체용 접착제 및 그 제조 방법, 및, 반도체 장치 및 그 제조 방법
TWI827512B (zh) 半導體用膜狀接著劑、半導體裝置的製造方法及半導體裝置
JP5867584B2 (ja) 半導体用接着剤及び半導体装置の製造方法
KR102629861B1 (ko) 반도체용 접착제, 반도체 장치의 제조 방법 및 반도체 장치
TWI834852B (zh) 半導體用接著劑、半導體裝置的製造方法及半導體裝置
JP7248007B2 (ja) 半導体用接着剤及びそれを用いた半導体装置の製造方法
TW202410369A (zh) 半導體用膜狀接著劑、半導體裝置的製造方法及半導體裝置