KR20220073764A - 반도체용 접착제 및 그 제조 방법, 및, 반도체 장치 및 그 제조 방법 - Google Patents

반도체용 접착제 및 그 제조 방법, 및, 반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20220073764A
KR20220073764A KR1020227012123A KR20227012123A KR20220073764A KR 20220073764 A KR20220073764 A KR 20220073764A KR 1020227012123 A KR1020227012123 A KR 1020227012123A KR 20227012123 A KR20227012123 A KR 20227012123A KR 20220073764 A KR20220073764 A KR 20220073764A
Authority
KR
South Korea
Prior art keywords
adhesive
semiconductors
semiconductor
acid
curing agent
Prior art date
Application number
KR1020227012123A
Other languages
English (en)
Inventor
토시야스 아키요시
마사노부 미야하라
류타 가와마타
Original Assignee
쇼와덴코머티리얼즈가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와덴코머티리얼즈가부시끼가이샤 filed Critical 쇼와덴코머티리얼즈가부시끼가이샤
Publication of KR20220073764A publication Critical patent/KR20220073764A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C09J11/04—Non-macromolecular additives inorganic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/35—Heat-activated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L2203/00—Applications
    • C08L2203/20—Applications use in electrical or conductive gadgets
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8185—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/81885—Combinations of two or more hardening methods provided for in at least two different groups from H01L2224/81855 - H01L2224/8188, e.g. for hybrid thermoplastic-thermosetting adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Wire Bonding (AREA)

Abstract

열가소성 수지, 열경화성 수지, 반응기를 갖는 경화제 및 산기를 갖는 플럭스 화합물을 포함하는 반도체용 접착제가 개시된다. 반도체용 접착제를 10℃/분의 승온 속도로 가열하는 시차 주사 열량 측정에 의하여 얻어지는 DSC 곡선의 60~155℃의 발열량이, 20J/g 이하이다.

Description

반도체용 접착제 및 그 제조 방법, 및, 반도체 장치 및 그 제조 방법
본 발명은, 반도체용 접착제 및 그 제조 방법, 및, 반도체 장치 및 그 제조 방법에 관한 것이다.
종래, 반도체 칩과 기판을 접속하기 위해서는, 금 와이어 등의 금속 세선을 이용하는 와이어 본딩 방식이 널리 적용되어 왔다.
최근, 반도체 장치에 대한 고기능화, 고집적화, 고속화 등의 요구에 대응하기 위하여, 반도체 칩 또는 기판에 범프라고 불리는 도전성 돌기를 형성하여, 반도체 칩과 기판을 직접 접속하는 플립 칩 접속 방식(FC 접속 방식)이 확산되고 있다.
예를 들면, 반도체 칩 및 기판 사이의 접속에 관하여, BGA(Ball Grid Array), CSP(Chip Size Package) 등에 활발히 이용되고 있는 COB(Chip On Board)형의 접속 방식도 FC 접속 방식에 해당한다. FC 접속 방식은, 반도체 칩 상에 접속부(범프 또는 배선)를 형성하여, 반도체 칩 사이를 접속하는 COC(Chip On Chip)형, 및, 반도체 웨이퍼 상에 접속부(범프 또는 배선)를 형성하여, 반도체 칩과 반도체 웨이퍼의 사이를 접속하는 COW(Chip On Wafer)형의 접속 방식으로도 널리 이용되고 있다(예를 들면, 특허문헌 1 참조).
가일층의 소형화, 박형화 및 고기능화가 강하게 요구되는 반도체 패키지에서는, 상술한 접속 방식을 적층·다단화한 칩 스택형 패키지, POP(Package On Package), TSV(Through-Silicon Via) 등도 널리 보급되기 시작하고 있다. 이와 같은 적층·다단화 기술은, 반도체 칩 등을 3차원적으로 배치하는 점에서, 2차원적으로 배치하는 수법과 비교하여 반도체 패키지를 작게 할 수 있다. 반도체의 성능 향상, 노이즈 저감, 실장 면적의 삭감, 전력 절감화 등에도 유효한 점에서, 차세대의 반도체 배선 기술로서 적층·다단화 기술이 주목받고 있다.
그런데, 일반적으로 접속부끼리의 접속에는, 접속 신뢰성(예를 들면 절연 신뢰성)을 충분히 확보하는 관점에서, 금속 접합이 이용되고 있다. 상기 접속부(예를 들면, 범프 및 배선)에 이용되는 주된 금속으로서는, 땜납, 주석, 금, 은, 구리, 니켈 등이 있고, 이들 복수 종을 포함한 도전 재료도 이용되고 있다. 접속부에 이용되는 금속은, 표면이 산화되어 산화막이 생성되어 버리는 경우, 및, 표면에 산화물 등의 불순물이 부착되어 버림으로써, 접속부의 접속면에 불순물이 발생하는 경우가 있다. 이와 같은 불순물이 잔존하면, 반도체 칩과 기판의 사이, 또는 2개의 반도체 칩의 사이에 있어서의 접속 신뢰성(예를 들면 절연 신뢰성)이 저하되어, 상술한 접속 방식을 채용하는 메리트가 손실되어 버리는 것이 우려된다.
이들 불순물의 발생을 억제하는 방법으로서, OSP(Organic Solderbility Preservatives) 처리 등으로 알려진 접속부를 산화 방지막으로 코팅하는 방법이 있지만, 이 산화 방지막은 접속 프로세스 시의 땜납 젖음성의 저하, 접속성의 저하 등의 원인이 되는 경우가 있다.
따라서 상술한 산화막 및 불순물을 제거하는 방법으로서, 반도체용 접착제에 플럭스제를 함유시키는 방법이 제안되고 있다(예를 들면, 특허문헌 2 참조).
특허문헌 1: 일본 공개특허공보 2008-294382호 특허문헌 2: 국제 공개공보 제2013/125086호
최근, 생산성을 향상시키는 관점에서, 반도체용 접착제를 개재하여 복수의 반도체 칩을 피탑재 부재(반도체 칩, 반도체 웨이퍼, 배선 회로 기판 등) 상에 탑재하고 가고정한 후, 일괄적으로 경화와 밀봉을 행하는 프로세스가 제안되고 있다. 이 프로세스에서는, 반도체용 접착제가 유동 가능한 정도로 스테이지에 열(60~155℃ 정도)을 가함으로써, 피탑재 부재에 반도체 칩을 가고정한 후, 접속부의 융점 이상의 온도(예를 들면 260℃ 정도)에서의 리플로에 의하여, 반도체용 접착제를 일괄적으로 경화시킨다. 이 프로세스에 의하면, 복수 개의 반도체 패키지를 효율적으로 제작할 수 있다.
상기 프로세스에서는, 반도체용 접착제 중에 보이드가 잔존하는 경우가 있고, 이 보이드의 발생을 방지하기 위하여, 일괄 경화를 가압 조건하에서 행하는 방법이 제안되고 있다. 그러나, 반도체 칩의 수가 많아지면, 상기 방법이어도 보이드가 잔존하는 경우가 있고, 가일층의 개량의 여지가 있는 것이 명확해졌다.
따라서, 본 발명의 일 측면은, 반도체용 접착제를 개재하여 복수의 반도체 칩을 피탑재 부재 상에 가고정하고, 일괄적으로 경화와 밀봉을 행하는 프로세스에 있어서, 반도체용 접착제 중에 잔존할 수 있는 보이드를 저감시킨다.
본 발명자들은, 상기 프로세스에 있어서 반도체 칩의 수가 많은 경우, 가고정 시에 반도체용 접착제가 부분적으로 경화되기 때문에, 결과적으로 반도체용 접착제 중에 보이드가 잔존하기 쉬워진다고 추측했다. 즉, 상기 프로세스에서는 반도체 칩이 순차 탑재되기 때문에, 초기에 탑재된 반도체 칩 및 반도체용 접착제에 대해서는, 마지막 반도체 칩의 탑재가 완료될 때까지 스테이지에 의한 열이력이 계속 부여되게 된다. 그 때문에, 반도체 칩의 수가 많아지면, 초기에 탑재된 반도체 칩을 가고정하는 반도체용 접착제의 경화가 부분적으로 진행되어 버려, 일괄 경화 시의 가압에 의하여 보이드가 제거되지 않고 잔존한다고 추측된다. 본 발명자들은, 상기 추측에 근거하여 가일층의 검토를 행하여, 본 발명을 완성시켰다.
본 발명의 몇 개의 측면은, 이하를 제공한다.
[1] 열가소성 수지, 열경화성 수지, 반응기를 갖는 경화제 및 산기를 갖는 플럭스 화합물을 포함하는 반도체용 접착제로서, 상기 반도체용 접착제를 10℃/분의 승온 속도로 가열하는 시차 주사 열량 측정에 의하여 얻어지는 DSC 곡선의 60~155℃의 발열량이, 20J/g 이하인, 반도체용 접착제.
[2] 상기 열가소성 수지의 중량 평균 분자량(Mw)이, 10000 이상인, [1]에 기재된 반도체용 접착제.
[3] 상기 열가소성 수지의 함유량이, 상기 반도체용 접착제의 고형분 전량을 기준으로 하여, 1~30질량%인, [1] 또는 [2]에 기재된 반도체용 접착제.
[4] 상기 열가소성 수지의 함유량이, 상기 반도체용 접착제의 고형분 전량을 기준으로 하여, 5질량% 이상인, [1] 내지 [3] 중 어느 하나에 기재된 반도체용 접착제.
[5] 상기 경화제가, 아민계 경화제를 포함하는, [1] 내지 [4] 중 어느 하나에 기재된 반도체용 접착제.
[6] 상기 경화제가, 이미다졸계 경화제를 포함하는, [1] 내지 [5] 중 어느 하나에 기재된 반도체용 접착제.
[7] 상기 경화제의 함유량이, 상기 반도체용 접착제의 고형분 전량을 기준으로 하여, 2.3질량% 이하인, [1] 내지 [6] 중 어느 하나에 기재된 반도체용 접착제.
[8] 상기 플럭스 화합물의 융점이, 25~230℃인, [1] 내지 [7] 중 어느 하나에 기재된 반도체용 접착제.
[9] 상기 플럭스 화합물의 융점이, 100~170℃인, [1] 내지 [8] 중 어느 하나에 기재된 반도체용 접착제.
[10] 상기 열경화성 수지가, 에폭시 수지를 함유하는, [1] 내지 [9] 중 어느 하나에 기재된 반도체용 접착제.
[11] 상기 열경화성 수지가, 35℃에서 액상인 에폭시 수지를 실질적으로 함유하지 않는, [1] 내지 [10] 중 어느 하나에 기재된 반도체용 접착제.
[12] 필름상인, [1] 내지 [11] 중 어느 하나에 기재된 반도체용 접착제.
[13] 가압 분위기하에서 열을 가함으로써 경화시키는, [1] 내지 [12] 중 어느 하나에 기재된 반도체용 접착제.
이 반도체용 접착제는, 가압 분위기하에서 열을 가함으로써 당해 반도체용 접착제를 경화시키고, 경화된 당해 반도체용 접착제에 의하여 반도체 칩의 접속부를 밀봉하기 위하여 이용되어도 된다.
[14] 당해 반도체용 접착제의 최저 용융 점도가 400~2500Pa·s인, [1] 내지 [13] 중 어느 하나에 기재된 반도체용 접착제.
[15] 상기 경화제 전량 중의 상기 반응기의 몰수에 대한, 상기 플럭스 화합물 전량 중의 상기 산기의 몰수의 비가 0.01~4.8인, [1] 내지 [14] 중 어느 하나에 기재된 반도체용 접착제.
[16] 열가소성 수지와, 열경화성 수지와, 반응기를 갖는 경화제와, 산기를 갖는 플럭스 화합물을 혼합하는 공정을 구비하고, 상기 공정에서는, 상기 경화제 전량 중의 반응기의 몰수에 대한, 상기 플럭스 화합물 전량 중의 상기 산기의 몰수의 비가 0.01~4.8이 되도록, 상기 경화제 및 상기 플럭스 화합물을 배합하는, 반도체용 접착제의 제조 방법.
[17] 상기 플럭스 화합물이, 모노카복실산, 다이카복실산 및 트라이카복실산으로 이루어지는 군으로부터 선택되는 적어도 1종을 포함하고,
상기 공정에서는, 상기 경화제 전량 중의 반응기의 몰수에 대한, 상기 모노카복실산의 몰수의 비가 0.01~4.8이 되며, 상기 경화제 전량 중의 반응기의 몰수에 대한, 상기 다이카복실산의 몰수의 비가 0.01~2.4가 되고, 상기 경화제 전량 중의 반응기의 몰수에 대한, 상기 트라이카복실산의 몰수의 비가 0.01~1.6이 되도록, 상기 경화제 및 상기 플럭스 화합물을 배합하는, [16]에 기재된 반도체용 접착제의 제조 방법.
[18] 상기 열가소성 수지의 중량 평균 분자량(Mw)이, 10000 이상인, [16] 또는 [17]에 기재된 반도체용 접착제의 제조 방법.
[19] 상기 열가소성 수지의 배합량이, 상기 반도체용 접착제의 고형분 전량을 기준으로 하여, 1~30질량%인, [16] 내지 [18] 중 어느 하나에 기재된 반도체용 접착제의 제조 방법.
[20] 상기 열가소성 수지의 배합량이, 상기 반도체용 접착제의 고형분 전량을 기준으로 하여, 5질량% 이상인, [16] 내지 [19] 중 어느 하나에 기재된 반도체용 접착제의 제조 방법.
[21] 상기 경화제가, 아민계 경화제를 포함하는, [16] 내지 [20] 중 어느 하나에 기재된 반도체용 접착제의 제조 방법.
[22] 상기 경화제가, 이미다졸계 경화제를 포함하는, [16] 내지 [21] 중 어느 하나에 기재된 반도체용 접착제의 제조 방법.
[23] 상기 경화제의 배합량이, 상기 반도체용 접착제의 고형분 전량을 기준으로 하여, 2.3질량% 이하인, [16] 내지 [22] 중 어느 하나에 기재된 반도체용 접착제의 제조 방법.
[24] 상기 플럭스 화합물의 융점이, 25~230℃인, [16] 내지 [23] 중 어느 하나에 기재된 반도체용 접착제의 제조 방법.
[25] 상기 플럭스 화합물의 융점이, 100~170℃인, [16] 내지 [24] 중 어느 하나에 기재된 반도체용 접착제의 제조 방법.
[26] 상기 열경화성 수지가, 에폭시 수지를 함유하는, [16] 내지 [25] 중 어느 하나에 기재된 반도체용 접착제의 제조 방법.
[27] 상기 열경화성 수지가, 35℃에서 액상인 에폭시 수지를 실질적으로 함유하지 않는, [16] 내지 [26] 중 어느 하나에 기재된 반도체용 접착제의 제조 방법.
[28] 상기 열가소성 수지와, 상기 열경화성 수지와, 상기 경화제와, 상기 플럭스 화합물을 포함하는 혼합물을 필름상으로 성형하는 공정을 더 구비하는, [16] 내지 [27] 중 어느 하나에 기재된 반도체용 접착제의 제조 방법.
[29] 반도체 칩 및 배선 회로 기판의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치, 또는, 복수의 반도체 칩의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치의 제조 방법으로서, [1] 내지 [15] 중 어느 하나에 기재된 반도체용 접착제를 열을 가함으로써 경화시키고, 경화된 상기 반도체용 접착제에 의하여 상기 접속부의 적어도 일부를 밀봉하는 밀봉 공정을 구비하는, 반도체 장치의 제조 방법.
반도체용 접착제를 가압 분위기하에 열을 가함으로써 경화시켜도 된다.
[30] 상기 밀봉 공정 전에, 스테이지 상에 복수의 반도체 칩을 배치하는 공정과, 상기 스테이지를 60~155℃로 가열하면서, 상기 스테이지 상에 배치된 상기 복수의 반도체 칩의 각각의 위에, 상기 반도체용 접착제를 개재하여 다른 반도체 칩을 순차 배치하고, 상기 반도체 칩, 상기 반도체용 접착제 및 상기 다른 반도체 칩을 가지며 이들이 이 순서로 적층되어 이루어지는 적층체를 복수 얻는 가고정 공정을 더 구비하는, [29]에 기재된 반도체 장치의 제조 방법.
[31] 상기 밀봉 공정 전에, 스테이지 상에 배선 회로 기판 또는 반도체 웨이퍼를 배치하는 공정과, 상기 스테이지를 60~155℃로 가열하면서, 상기 스테이지 상에 배치된 상기 배선 회로 기판 또는 반도체 웨이퍼 상에, 상기 반도체용 접착제를 개재하여 복수의 반도체 칩을 순차 배치하고, 상기 배선 회로 기판, 상기 반도체용 접착제 및 복수의 상기 반도체 칩을 가지며 이들이 이 순서로 적층되어 이루어지는 적층체, 또는, 상기 반도체 웨이퍼, 상기 반도체용 접착제 및 복수의 상기 반도체 칩을 가지며 이들이 이 순서로 적층되어 이루어지는 적층체를 얻는 가고정 공정을 더 구비하는, [29]에 기재된 반도체 장치의 제조 방법.
[32] 접속부를 갖는 반도체 칩과, 접속부를 갖는 배선 회로 기판을 구비하고, 상기 반도체 칩의 접속부와 상기 배선 회로 기판의 접속부가 서로 전기적으로 접속된 반도체 장치, 또는, 접속부를 갖는 복수의 반도체 칩을 구비하며, 각각의 상기 반도체 칩의 접속부가 서로 전기적으로 접속된 반도체 장치로서, 상기 접속부의 적어도 일부가, 가압 분위기하에서 열을 가하여 경화된 [1] 내지 [15] 중 어느 하나에 기재된 반도체용 접착제의 경화물에 의하여 밀봉되어 있는, 반도체 장치.
바꾸어 말하면, 이 반도체 장치는, 반도체 칩 및 배선 회로 기판의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치, 또는, 복수의 반도체 칩의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치이다.
본 발명의 일 측면에 의하면, 반도체용 접착제를 개재하여 복수의 반도체 칩을 피탑재 부재 상에 가고정하고, 일괄적으로 경화와 밀봉을 행하는 프로세스에 있어서, 반도체용 접착제 중에 잔존할 수 있는 보이드를 저감시킬 수 있다. 본 발명의 다른 일 측면에 의하면, 이와 같은 보이드를 저감시킬 수 있는 반도체용 접착제 및 그 제조 방법, 및, 이와 같은 보이드가 저감된 반도체 장치 및 그 제조 방법을 제공할 수 있다.
도 1은 DSC 곡선으로부터 발열 피크의 온세트 온도를 구하는 방법을 나타내는 모식도이다.
도 2는 DSC 곡선으로부터 60~155℃의 발열량을 구하는 방법을 나타내는 모식도이다.
도 3은 DSC 곡선으로부터 60~155℃의 발열량을 구하는 방법을 나타내는 모식도이다.
도 4는 반도체 장치의 일 실시형태를 나타내는 모식 단면도이다.
도 5는 반도체 장치의 일 실시형태를 나타내는 모식 단면도이다.
도 6은 반도체 장치의 일 실시형태를 나타내는 모식 단면도이다.
도 7은 반도체 장치의 제조 방법의 일 실시형태를 나타내는 모식 단면도이다.
이하, 경우에 따라 도면을 참조하면서 본 발명의 일 실시형태에 대하여 상세하게 설명한다. 또한, 도면 중, 동일 또는 상당 부분에는 동일 부호를 붙이고, 중복되는 설명은 생략한다. 또, 상하좌우 등의 위치 관계는, 특별히 설명하지 않는 한, 도면에 나타내는 위치 관계에 근거하는 것으로 한다. 또한, 도면의 치수 비율은 도시된 비율에 한정되는 것은 아니다.
본 명세서에 기재되는 수치 범위의 상한값 및 하한값은, 임의로 조합할 수 있다. 실시예에 기재되는 수치도, 수치 범위의 상한값 또는 하한값으로서 이용할 수 있다. 본 명세서에 있어서, "(메트)아크릴"이란, 아크릴 또는 그에 대응하는 메타크릴을 의미한다.
<반도체용 접착제 및 그 제조 방법>
본 실시형태의 반도체용 접착제는, 열가소성 수지(이하, 경우에 따라 "(a) 성분"이라고 한다.), 열경화성 수지(이하, 경우에 따라 "(b) 성분"이라고 한다.), 반응기를 갖는 경화제(이하, 경우에 따라 "(c) 성분"이라고 한다.) 및 산기를 갖는 플럭스 화합물(이하, 경우에 따라 "(d) 성분"이라고 한다.)을 함유한다. 본 실시형태의 반도체용 접착제는, 필요에 따라, 필러(이하, 경우에 따라 "(e) 성분"이라고 한다.)를 함유하고 있어도 된다.
본 실시형태의 반도체용 접착제의 시차 주사 열량 측정(DSC: Differential scanning calorimetry)에 의하여 얻어지는 DSC 곡선의 60~155℃의 발열량은, 20J/g 이하이다. 여기에서, 시차 주사 열량 측정은, 샘플이 되는 반도체용 접착제의 중량을 10mg으로 하고, 측정 온도 범위를 30~300℃로 하며, 승온 속도를 10℃/min으로 하여, 공기 또는 질소 분위기에서 반도체용 접착제를 가열함으로써 행한다. 발열량은, 피크 면적의 적분에 의하여 산출된다.
종래의 반도체용 접착제는, DSC 곡선의 60~155℃의 온도 영역에 발열 피크를 갖고 있다. 이 온도 영역에 있어서의 발열은, 반도체용 접착제 중의 열경화성 수지와 플럭스 화합물의 반응에서 유래하는 발열이라고 추측되고, 이 반응이 진행되면, 반도체용 접착제가 부분적으로 경화되어, 유동성이 저하된다고 추측된다. 한편, 통상, 반도체용 접착제에 의한 반도체 칩의 가고정은, 반도체용 접착제를 예를 들면 60~155℃로 가열하여 적절히 유동시킴으로써 행해진다. 따라서, 반도체용 접착제를 개재하여 복수의 반도체 칩을 피탑재 부재(반도체 칩, 반도체 웨이퍼, 배선 회로 기판 등) 상에 탑재하고 가고정한 후, 가압 조건하에서 일괄적으로 경화와 밀봉을 행하는 프로세스에 있어서 종래의 반도체용 접착제를 이용하면, 반도체 칩을 가고정할 때에, 반도체용 접착제 중의 열경화성 수지와 플럭스 화합물이 반응함으로써, 반도체용 접착제의 경화가 부분적으로 진행되어, 가압 조건하에서의 일괄 경화 시에 충분히 유동하지 않게 된다고 추측된다. 본 실시형태의 반도체용 접착제는, DSC 곡선의 60~155℃의 발열량이 20J/g 이하인 점에서, 상기 반도체 칩의 가고정을 행하는 온도 영역(예를 들면 60~155℃)에 있어서 경화가 진행되기 어렵다. 그 때문에, 상기 프로세스에 있어서 본 실시형태의 반도체용 접착제를 이용함으로써, 반도체용 접착제의 충분한 유동성을 유지하면서 복수의 반도체 칩을 가고정할 수 있고, 일괄 경화 시의 보이드의 발생을 저감시키는 것이 가능해진다. 또한, 보이드의 발생이 저감되는 결과, 리플로 공정에 있어서 접속부의 융점 이상의 온도(예를 들면 260℃)로 가열했다고 해도, 결함(반도체용 접착제의 박리, 접속부에서의 전기적인 접속 불량 등)이 일어나기 어려워지는 것이 기대된다. 즉, 본 실시형태의 반도체용 접착제에 의하면, 반도체 장치의 제조에 있어서의 리플로 신뢰성(내(耐)리플로성)을 향상시킬 수 있는 경향이 있다.
상기 DSC 곡선의 60~155℃의 발열량은, 본 발명의 효과가 얻어지기 쉬운 관점에서, 15J/g 이하, 또는 10J/g 이하여도 된다. 상기 DSC 곡선의 60~155℃의 발열량은, 본 발명의 효과가 얻어지기 쉬운 관점에서, 60~280℃의 발열량의 20% 이하, 15% 이하 또는 10% 이하여도 된다. 상기 DSC 곡선의 60~280℃의 발열량은, 본 발명의 효과가 얻어지기 쉬운 관점에서, 50J/g 이상 또는 100J/g 이상이어도 되고, 200J/g 이하 또는 180J/g 이하여도 되며, 50~200J/g, 100~200J/g 또는 100~180J/g이어도 된다. 상기 DSC 곡선은, 본 발명의 효과가 얻어지기 쉬운 관점에서, 온세트 온도가 155℃ 이하에 있는 발열 피크를 갖지 않아도 된다.
도 1은, DSC 곡선으로부터 발열 피크의 온세트 온도를 구하는 방법을 나타내는 모식도이다. 도 1에 나타나는 DSC 곡선은, 60~280℃의 온도 영역에, 베이스라인(L0)과, 베이스라인(L0)의 도중에 관측되는, 접착제의 경화 반응에 의한 발열 피크(P)를 포함한다. 발열 피크(P)의 하부에 있어서의 베이스라인(L0)의 연장선(L1)과, 발열 피크(P)에 있어서 DSC 곡선이 최대 구배(勾配)를 나타내는 점에 있어서의 DSC 곡선의 접선(L2)의 교점의 온도(T)가, 온세트 온도이다.
도 2 및 도 3은, DSC 곡선으로부터 60~155℃의 발열량을 구하는 방법을 나타내는 모식도이다. 도 2와 같이, DSC 곡선이, 발열 피크로서, 155℃ 이하의 부분을 포함하는 발열 피크(P)만을 포함하는 경우, 발열 피크(P) 중, 155℃ 이하의 부분의 발열량(Q1)이, 60~155℃의 발열량이다. 발열량(Q1)은, 발열 피크(P)와 베이스라인(L0)의 연장선(L1)으로 둘러싸이는 155℃ 이하의 영역의 면적으로부터 구해진다. 도 3과 같이, DSC 곡선이, 155℃ 이하의 영역에 발열 피크(P) 이외의 피크를 더 포함하는 경우, 그 피크의 발열량(Q2)과, 발열 피크(P)의 155℃ 이하에 있어서의 발열량(Q1)의 합계가, 60~155℃의 발열량이다. 60~155℃ 이하의 영역에 있어서 보다 많은 발열 피크가 관측되는 경우, 그들 발열 피크의 발열량을 모두 더한 발열량이, 60~155℃의 발열량이다.
상기 DSC 곡선을 나타내는 본 실시형태의 반도체용 접착제는, 예를 들면, 경화제 전량 중의 반응기(플럭스 화합물의 산기와 반응하는 기)의 몰수에 대한, 플럭스 화합물 전량 중의 산기의 몰수의 비가 0.01~4.8이 되도록, 경화제 및 플럭스 화합물을 배합함으로써 얻을 수 있다. 즉, 본 실시형태의 반도체용 접착제의 제조 방법은, 열가소성 수지와, 열경화성 수지와, 반응기를 갖는 경화제와, 산기를 갖는 플럭스 화합물을 혼합하는 공정을 구비하고, 당해 공정에서는, 경화제 전량 중의 반응기의 몰수에 대한, 플럭스 화합물 전량 중의 산기의 몰수의 비가 0.01~4.8이 되도록, 경화제 및 플럭스 화합물을 배합한다. 이 방법에 의하여 얻어지는 반도체용 접착제에 있어서는, 통상, 경화제 전량 중의 반응기의 몰수에 대한, 플럭스 화합물 전량 중의 산기의 몰수의 비가 0.01~4.8이다. 단, 경화제의 반응기 및 플럭스 화합물의 산기 중 일부가 염을 형성하고 있어도 된다. 염을 형성하고 있는 반응기 및 산기의 수를 포함하는 몰수의 비가 상기 범위 내여도 된다.
경화제와 플럭스 화합물의 몰비를 상기 범위로 함으로써, 상기 DSC 곡선을 나타내는 반도체용 접착제가 얻어지는 이유를 본 발명자들은 다음과 같이 추측하고 있다. 즉, 상술한 바와 같이, 60~155℃의 온도 영역에서는, 반도체용 접착제 중의 열경화성 수지와 플럭스 화합물이 반응한다. 그러나, 경화제와 플럭스 화합물의 몰비가 상기 범위이면, 플럭스 화합물이, 열경화성 수지와 반응하기 전에 경화제와 염을 형성하여 안정화할 수 있다고 추측된다. 그 때문에, 열경화성 수지와 플럭스 화합물의 반응이 억제되고, 결과적으로, 상기 DSC 곡선을 나타내는 반도체용 접착제가 얻어진다고 추측하고 있다.
이하, 본 실시형태의 반도체용 접착제를 구성하는 각 성분에 대하여 설명한다.
(a) 열가소성 수지
(a) 성분으로서는, 특별히 한정되는 것은 아니지만, 예를 들면, 페녹시 수지, 폴리이미드 수지, 폴리아마이드 수지, 폴리카보다이이미드 수지, 사이아네이트에스터 수지, 아크릴 수지, 폴리에스터 수지, 폴리에틸렌 수지, 폴리에터설폰 수지, 폴리에터이미드 수지, 폴리바이닐아세탈 수지, 유레테인 수지 및 아크릴 고무를 들 수 있다. 이들 중에서도 내열성 및 필름 형성성이 우수한 관점에서, 열가소성 수지가 페녹시 수지, 폴리이미드 수지, 아크릴 수지, 아크릴 고무, 사이아네이트에스터 수지 및 폴리카보다이이미드 수지로부터 선택되어도 되고, 페녹시 수지, 폴리이미드 수지 및 아크릴 수지로부터 선택되어도 된다. 이들 (a) 성분은 단독으로 사용할 수 있고, 2종 이상의 혼합물 또는 공중합체로서 사용할 수도 있다.
(a) 성분의 중량 평균 분자량(Mw)은, 10000 이상, 40000 이상, 또는 60000 이상이어도 된다. 이와 같은 (a) 성분에 의하면, 필름 형성성 및 접착제의 내열성을 한층 향상시킬 수 있다. 중량 평균 분자량이 10000 이상이면, 필름상의 반도체용 접착제에 유연성을 부여하기 쉽기 때문에, 한층 우수한 가공성이 얻어지기 쉽다. (a) 성분의 중량 평균 분자량은, 1000000 이하, 또는 500000 이하여도 된다. 이와 같은 (a) 성분에 의하면, 필름의 점도가 저하되기 때문에, 범프에 대한 매립성이 양호해져, 보다 한층 보이드 없이 실장할 수 있다. 이들 관점에서, (a) 성분의 중량 평균 분자량은, 10000~1000000, 40000~500000, 또는 60000~500000이어도 된다.
본 명세서에 있어서, 상기 중량 평균 분자량이란, GPC(젤 침투 크로마토그래피, Gel Permeation Chromatography)를 이용하여 측정된, 폴리스타이렌 환산의 중량 평균 분자량을 나타낸다. GPC법의 측정 조건의 일례를 이하에 나타낸다.
장치: HCL-8320GPC, UV-8320(제품명, 도소 주식회사제), 또는 HPLC-8020(제품명, 도소 주식회사제)
칼럼: TSKgel superMultiporeHZ-M×2, 또는 2pieces of GMHXL+1piece of G-2000XL
검출기: RI 또는 UV 검출기
칼럼 온도: 25~40℃
용리액: 고분자 성분이 용해되는 용매를 선택한다. 용매로서는, 예를 들면, THF(테트라하이드로퓨란), DMF(N,N-다이메틸폼아마이드), DMA(N,N-다이메틸아세트아마이드), NMP(N-메틸피롤리돈), 톨루엔 등을 들 수 있다. 또한, 극성을 갖는 용제를 선택하는 경우는, 인산의 농도를 0.05~0.1mol/L(통상은 0.06mol/L), LiBr의 농도를 0.5~1.0mol/L(통상은 0.63mol/L)로 조정해도 된다.
유속: 0.30~1.5mL/분
표준 물질: 폴리스타이렌
(a) 성분의 함유량 Ca에 대한 (b) 성분의 함유량 Cb의 비 Cb/Ca(질량비)는, 0.01 이상, 0.1 이상, 또는 1 이상이어도 되고, 5 이하, 4.5 이하, 또는 4 이하여도 된다. 비 Cb/Ca를 0.01 이상으로 함으로써, 보다 양호한 경화성 및 접착력이 얻어진다. 비 Cb/Ca를 5 이하로 함으로써 보다 양호한 필름 형성성이 얻어진다. 이들 관점에서, 비 Cb/Ca는 0.01~5, 0.1~4.5, 또는 1~4여도 된다.
(a) 성분의 유리 전이 온도는, 접속 신뢰성의 향상 등의 관점에서, -50℃ 이상, -40℃ 이상, 또는 -30℃ 이상이어도 된다. (a) 성분의 유리 전이 온도는, 래미네이트성 등의 관점에서, 220℃ 이하, 200℃ 이하, 또는 180℃ 이하여도 된다. (a) 성분의 유리 전이 온도는, -50~220℃, -40~200℃, 또는 -30~180℃여도 된다. 이와 같은 (a) 성분을 포함하는 반도체용 접착제에 의하면, 웨이퍼 레벨에서의 실장 프로세스에 있어서, 웨이퍼 휨량을 한층 저감시킬 수 있음과 함께, 반도체용 접착제의 내열성 및 필름 형성성을 한층 향상시킬 수 있다. (a) 성분의 유리 전이 온도는, 시차 주사 열량계(DSC)에 의하여 측정할 수 있다.
(a) 성분의 함유량은, 반도체용 접착제의 고형분 전량을 기준으로 하여, 30질량% 이하, 25질량% 이하, 또는 20질량% 이하여도 된다. (a) 성분의 함유량이 30질량% 이하이면, 반도체용 접착제는 온도 사이클 시험 시에 양호한 신뢰성을 얻을 수 있고, 흡습 후에도 260℃ 전후의 리플로 온도에서 양호한 접착력을 얻을 수 있다. (a) 성분의 함유량은, 반도체용 접착제의 고형분 전량을 기준으로 하여, 1질량% 이상, 3질량% 이상, 또는 5질량% 이상이어도 된다. (a) 성분의 함유량이 1질량% 이상이면, 반도체용 접착제는 웨이퍼 레벨에서의 실장 프로세스에 있어서, 웨이퍼 휨량을 한층 저감시킬 수 있음과 함께, 반도체용 접착제의 내열성 및 필름 형성성을 한층 향상시킬 수 있다. (a) 성분의 함유량이 5질량% 이상이면, 웨이퍼 형상으로 외형 가공할 때의 버 및 손상의 발생을 억제할 수 있다. (a) 성분의 함유량은, 상기 관점, 및, 필름상의 반도체용 접착제에 유연성을 부여하기 쉬워, 한층 우수한 가공성이 얻어지기 쉬운 관점에서, 반도체용 접착제의 고형분 전량을 기준으로 하여, 1~30질량%, 3~30질량%, 또는 5~30질량%여도 된다. "반도체용 접착제의 고형분 전량"이란, 반도체용 접착제의 전량으로부터 반도체용 접착제에 포함되는 용매의 양을 제외한 양이다. 본 명세서에서는, "반도체용 접착제의 고형분 전량"을, "(a) 성분, (b) 성분, (c) 성분, (d) 성분 및 (e) 성분의 합계량"이라고 바꾸어 말해도 된다.
(b) 열경화성 수지
(b) 성분으로서는, 분자 내에 2개 이상의 반응기를 갖는 것이면 특별히 제한 없이 이용할 수 있다. 반도체용 접착제가 열경화성 수지를 함유함으로써, 가열에 의하여 접착제가 경화될 수 있고, 경화된 접착제가 높은 내열성과 칩에 대한 접착력을 발현하여, 우수한 내리플로성이 얻어진다.
(b) 성분으로서는, 예를 들면, 에폭시 수지, 페놀 수지, 이미드 수지, 유레아 수지, 멜라민 수지, 실리콘 수지, (메트)아크릴 화합물, 바이닐 화합물을 들 수 있다. 내열성(내리플로성) 및 보존 안정성이 우수한 관점에서, 열경화성 수지가 에폭시 수지, 페놀 수지 및 이미드 수지로부터 선택되어도 되고, 에폭시 수지 및 이미드 수지로부터 선택되어도 되며, 에폭시 수지여도 된다. 이들 (b) 성분은 단독으로 사용할 수 있고, 2종 이상의 혼합물 또는 공중합체로서 사용할 수도 있다. 종래의 반도체용 접착제 중에서도, 특히, 열경화성 수지가 에폭시 수지, 멜라민 수지 또는 유레아 수지인 경우에, 60~155℃의 온도 영역에서 후술하는 플럭스 화합물과의 반응이 진행되기 쉬워, 일괄 경화 전에 부분적인 경화가 진행되는 경향이 있지만, 본 실시형태에서는, 열경화성 수지가 에폭시 수지, 멜라민 수지 및 유레아 수지로 이루어지는 군으로부터 선택되는 적어도 1종의 수지를 포함하는 경우이더라도, 이와 같은 반응 및 부분적인 경화가 일어나기 어렵다.
에폭시 수지 및 이미드 수지로서는, 예를 들면, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 나프탈렌형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 페놀 아랄킬형 에폭시 수지, 바이페닐형 에폭시 수지, 트라이페닐메테인형 에폭시 수지, 다이사이클로펜타다이엔형 에폭시 수지 및 각종 다관능 에폭시 수지, 나드이미드 수지, 알릴나드이미드 수지, 말레이미드 수지, 아마이드이미드 수지, 이미드아크릴레이트 수지, 각종 다관능 이미드 수지 및 각종 폴리이미드 수지를 들 수 있다. 이들은 단독으로 또는 2종 이상의 혼합물로서 사용할 수 있다.
(b) 성분은, 고온에서의 접속 시에 분해되어 휘발 성분이 발생하는 것을 억제하는 관점에서, 접속 시의 온도가 250℃인 경우는, 250℃에 있어서의 열중량 감소량률이 5% 이하인 것이어도 되고, 접속 시의 온도가 300℃인 경우는, 300℃에 있어서의 열중량 감소량률이 5% 이하인 것이어도 된다.
(b) 성분은, 35℃에서 액상인 에폭시 수지를 실질적으로 함유하지 않아도 된다. 예를 들면, (b) 성분 100질량부에 대하여 35℃에서 액상인 에폭시 수지의 함유량이 0.1질량부 이하여도 된다. 이 경우, 열압착 시에 액상의 에폭시 수지가 분해, 휘발되지 않고 실장할 수 있으며, 칩 주변부의 아웃 가스 오염이 억제되기 때문에, 한층 우수한 스루풋으로 반도체 패키지가 얻어지기 쉽다.
(b) 성분의 함유량은, 반도체용 접착제의 고형분 전량을 기준으로 하여, 예를 들면 5질량% 이상이며, 15질량% 이상, 또는 30질량% 이상이어도 된다. (b) 성분의 함유량은, 반도체용 접착제의 고형분 전량을 기준으로 하여, 예를 들면 80질량% 이하이며, 70질량% 이하, 또는 60질량% 이하여도 된다. (b) 성분의 함유량은, 반도체용 접착제의 고형분 전량을 기준으로 하여, 예를 들면, 5~80질량%이며, 15~70질량%, 또는 30~60질량%여도 된다.
(c) 경화제
(c) 성분은, 열경화성 수지의 반응기와 반응하거나, 또는, 열경화성 수지의 경화 반응을 촉진하는 화합물이며, 후술하는 플럭스제와 염을 형성할 수 있는 반응기를 갖는 화합물이어도 된다. (c) 성분으로서는, 예를 들면, 반응기로서 아미노기를 갖는 화합물인 아민계 경화제, 및 반응기로서 이미다졸기를 갖는 화합물인 이미다졸계 경화제를 들 수 있다. (c) 성분이 아민계 경화제 또는 이미다졸계 경화제를 포함하면, 접속부에 산화막이 발생하는 것을 억제하는 플럭스 활성을 나타내, 접속 신뢰성·절연 신뢰성을 향상시킬 수 있다. (c) 성분이 아민계 경화제 또는 이미다졸계 경화제를 포함하면, 보존 안정성이 한층 향상되어, 흡습에 의한 분해 또는 열화가 일어나기 어려워지는 경향이 있다. (c) 성분이 아민계 경화제 또는 이미다졸계 경화제를 포함하면, 경화 속도의 조정이 용이해지고, 또, 속(速)경화성에 의하여 생산성 향상을 목적으로 한 단시간 접속의 실현이 용이해진다.
이하, 각 경화제에 대하여 설명한다.
(i) 아민계 경화제
아민계 경화제로서는, 예를 들면 다이사이안다이아마이드를 사용할 수 있다.
아민계 경화제의 함유량은, 상기 (b) 성분 100질량부에 대하여, 0.1질량부 이상, 10질량부 이하 또는 5질량부 이하여도 된다. 아민계 경화제의 함유량이 0.1질량부 이상이면 경화성이 향상되는 경향이 있다. 아민계 경화제의 함유량이 10질량부 이하이면 금속 접합이 형성되기 전에 반도체용 접착제가 경화되는 경우가 없어, 접속 불량이 발생하기 어려운 경향이 있다. 이들 관점에서, 아민계 경화제의 함유량은, (b) 성분 100질량부에 대하여, 0.1~10질량부, 또는 0.1~5질량부여도 된다.
(ii) 이미다졸계 경화제
이미다졸계 경화제로서는, 예를 들면, 2-페닐이미다졸, 2-페닐-4-메틸이미다졸, 1-벤질-2-메틸이미다졸, 1-벤질-2-페닐이미다졸, 1-사이아노에틸-2-운데실이미다졸, 1-사이아노-2-페닐이미다졸, 1-사이아노에틸-2-운데실이미다졸트라이멜리테이트, 1-사이아노에틸-2-페닐이미다졸륨트라이멜리테이트, 2,4-다이아미노-6-[2'-메틸이미다졸일-(1')]-에틸-s-트라이아진, 2,4-다이아미노-6-[2'-운데실이미다졸일-(1')]-에틸-s-트라이아진, 2,4-다이아미노-6-[2'-에틸-4'-메틸이미다졸일-(1')]-에틸-s-트라이아진, 2,4-다이아미노-6-[2'-메틸이미다졸일-(1')]-에틸-s-트라이아진아이소사이아누르산 부가체, 2-페닐이미다졸아이소사이아누르산 부가체, 2-페닐-4,5-다이하이드록시메틸이미다졸, 2-페닐-4-메틸-5-하이드록시메틸이미다졸, 및, 에폭시 수지와 이미다졸류의 부가체를 들 수 있다. 우수한 경화성, 보존 안정성 및 접속 신뢰성의 관점에서, 이미다졸계 경화제가, 1-사이아노에틸-2-운데실이미다졸, 1-사이아노-2-페닐이미다졸, 1-사이아노에틸-2-운데실이미다졸트라이멜리테이트, 1-사이아노에틸-2-페닐이미다졸륨트라이멜리테이트, 2,4-다이아미노-6-[2'-메틸이미다졸일-(1')]-에틸-s-트라이아진, 2,4-다이아미노-6-[2'-에틸-4'-메틸이미다졸일-(1')]-에틸-s-트라이아진, 2,4-다이아미노-6-[2'-메틸이미다졸일-(1')]-에틸-s-트라이아진아이소사이아누르산 부가체, 2-페닐이미다졸아이소사이아누르산 부가체, 2-페닐-4,5-다이하이드록시메틸이미다졸 및 2-페닐-4-메틸-5-하이드록시메틸이미다졸로부터 선택되어도 된다. 이들은 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 이들을 포함하는 마이크로캡슐을 잠재성 경화제로서 이용해도 된다.
이미다졸계 경화제의 함유량은, (b) 성분 100질량부에 대하여, 0.1질량부 이상, 10질량부 이하, 5질량부 이하이며, 또는 2.3질량부 이하여도 된다. 이미다졸계 경화제의 함유량이 0.1질량부 이상이면 경화성이 향상되는 경향이 있다. 이미다졸계 경화제의 함유량이 10질량부 이하이면 금속 접합이 형성되기 전에 반도체용 접착제가 경화되는 경우가 없어, 접속 불량이 발생하기 어려우며, 또, 가압 분위기하의 경화 프로세스에 있어서는 보이드의 발생을 억제하기 쉽다. 이들 관점에서, 이미다졸계 경화제의 함유량은, (b) 성분 100질량부에 대하여, 0.1~10질량부, 0.1~5질량부, 또는 0.1~2.3질량부여도 된다.
(c) 성분은, 각각 1종을 단독으로 또는 2종 이상의 혼합물로서 사용할 수 있다. 예를 들면, 이미다졸계 경화제는 단독으로 이용해도 되고, 아민계 경화제와 함께 이용해도 된다. (c) 성분으로서는, (b) 성분의 경화제로서 기능하는 상기 이외의 경화제도 사용 가능하다.
(c) 성분의 함유량은, (b) 성분 100질량부에 대하여, 0.5질량부 이상, 20질량부 이하, 6질량부 이하, 또는 4질량부 이하여도 된다. (c) 성분의 함유량이 0.5질량부 이상인 경우, 충분히 경화가 진행되는 경향이 있다. (c) 성분의 함유량이 20질량부 이하인 경우, 경화가 급격하게 진행되어 반응점이 많아지는 것을 억제하고, 분자쇄가 짧아지거나, 미반응기가 잔존하거나 하여 신뢰성이 저하되는 것을 방지할 수 있는 경향이 있으며, 또한, 가압 분위기하에서의 경화 시에 보이드가 잔존하는 것을 억제하기 쉬워진다. 이들 관점에서, (c) 성분의 함유량은, (b) 성분 100질량부에 대하여, 0.2~20질량부, 0.5~6질량부, 또는 0.5~4질량부여도 된다.
(c) 성분의 함유량은, 반도체용 접착제의 고형분 전량을 기준으로 하여, 0.5질량% 이상, 2.3질량% 이하, 2.0질량% 이하, 또는 1.5질량% 이하여도 된다. (c) 성분의 함유량이 0.5질량% 이상인 경우, 충분히 경화가 진행되는 경향이 있다. (c) 성분의 함유량이 2.3질량% 이하인 경우, 경화가 급격하게 진행되어 반응점이 많아지는 것을 억제하고, 분자쇄가 짧아지거나, 미반응기가 잔존하거나 하여 신뢰성이 저하되는 것을 방지할 수 있는 경향이 있으며, 또한, 가압 분위기하에서의 경화 시에 보이드가 잔존하는 것을 억제하기 쉬워진다. 이들 관점에서, (c) 성분의 함유량은, 반도체용 접착제의 고형분 전량을 기준으로 하여, 0.5~2.3질량%, 또는 0.5~2.0질량%여도 된다.
반도체용 접착제가 (c) 성분으로서 아민계 경화제를 포함하는 경우, 산화막을 제거하는 플럭스 활성을 나타내, 접속 신뢰성을 보다 향상시킬 수 있다.
(d) 플럭스 화합물
(d) 성분은 플럭스 활성(산화물 및 불순물을 제거하는 활성)을 갖는 화합물이며, 예를 들면 유기산이다. 반도체용 접착제가 (d) 성분을 포함함으로써, 접속부의 금속의 산화막, 및, OSP 처리에 의한 코팅을 제거할 수 있기 때문에, 우수한 접속 신뢰성이 얻어지기 쉽다. (d) 성분으로서는, 플럭스 화합물(예를 들면 유기산)의 1종을 단독으로 이용해도 되고, 플럭스 화합물(예를 들면 유기산)의 2종 이상을 병용해도 된다.
(d) 성분은 1 이상의 산기를 갖는다. 산기는, 예를 들면 카복실기이다. (d) 성분이 카복실기를 갖는 화합물(예를 들면 카복실산)인 경우, 한층 우수한 접속 신뢰성이 얻어지기 쉽다. (d) 성분이 카복실기를 갖는 화합물(예를 들면 카복실산)인 경우, 본 발명의 효과가 얻어지기 쉬워지는 관점에서, (b) 성분은 에폭시 수지, 유레테인 수지 및 유레아 수지로 이루어지는 군으로부터 선택되는 적어도 1종의 열경화성 수지여도 되고, (c) 성분은, 아민계 경화제 및 이미다졸계 경화제로 이루어지는 군으로부터 선택되는 적어도 1종의 경화제여도 된다.
카복실기를 갖는 화합물로서는, 예를 들면, 하기 식 (1)로 나타나는 기를 갖는 화합물을 들 수 있다.
[화학식 1]
Figure pct00001
식 (1) 중, R1은, 수소 원자 또는 전자 공여성기를 나타낸다.
전자 공여성기로서는, 예를 들면, 알킬기, 수산기, 아미노기, 알콕시기 및 알킬아미노기를 들 수 있다.
알킬기는, 탄소수 1~10의 알킬기, 또는 탄소수 1~5의 알킬기여도 된다. 알킬기의 탄소수가 상기 범위이면, 전자 공여성 및 입체 장해의 밸런스가 우수하다.
알킬기는, 직쇄상 또는 분기상이어도 되고, 직쇄상이어도 된다. 알킬기가 직쇄상일 때, 전자 공여성 및 입체 장해의 밸런스의 관점에서, 알킬기의 탄소수는, 플럭스 화합물의 주쇄의 탄소수 이하여도 된다.
알콕시기는, 탄소수 1~10의 알콕시기, 또는 탄소수 1~5의 알콕시기여도 된다. 알콕시기의 탄소수가 상기 범위이면, 전자 공여성 및 입체 장해의 밸런스가 우수하다.
알콕시기의 알킬기 부분은, 직쇄상 또는 분기상이어도 되고, 직쇄상이어도 된다. 알콕시기가 직쇄상일 때, 전자 공여성 및 입체 장해의 밸런스의 관점에서, 알콕시기의 탄소수는, 플럭스 화합물의 주쇄의 탄소수 이하여도 된다.
알킬아미노기의 예로서는, 모노알킬아미노기 및 다이알킬아미노기를 들 수 있다. 모노알킬아미노기는, 탄소수 1~10의 모노알킬아미노기, 또는 탄소수 1~5의 모노알킬아미노기여도 된다. 모노알킬아미노기의 알킬기 부분은, 직쇄상 또는 분기상이어도 되고, 직쇄상이어도 된다. 다이알킬아미노기는, 탄소수 2~20의 다이알킬아미노기, 또는 탄소수 2~10의 다이알킬아미노기여도 된다. 다이알킬아미노기의 알킬기 부분은, 직쇄상 또는 분기상이어도 되고, 직쇄상이어도 된다.
(d) 성분은, 산기를 1~3개 갖는 화합물이어도 되고, 산기로서 카복실기를 1~3개 갖는 화합물이어도 된다. (d) 성분은, 모노카복실산, 다이카복실산 및 트라이카복실산으로 이루어지는 군으로부터 선택되는 적어도 1종을 포함해도 된다. 카복실기를 1~3개 갖는 (d) 성분을 이용하는 경우, 카복실기를 4개 이상 갖는 화합물을 이용하는 경우와 비교하여, 보관 시·접속 작업 시 등에 있어서의 반도체용 접착제의 점도 상승을 한층 억제할 수 있어, 반도체 장치의 접속 신뢰성을 한층 향상시킬 수 있다.
(d) 성분은, 모노카복실산을 포함해도 된다. 예를 들면, 열경화성 수지가 에폭시 수지, 유레테인 수지 또는 유레아 수지인 경우에는, 열에 의한 중합(경화)을 할 때에, 일부의 (b) 성분과 일부의 (d) 성분이 반응하여 에스터를 생성하지만, 카복실기를 하나 갖는 화합물을 이용한 경우에는, 이 에스터에서 유래하는 에스터 결합이 중합 주쇄 중에 존재하기 어려워진다. 그 때문에, 흡습에 의하여 에스터 가수분해가 일어났다고 해도, 분자쇄가 큰 폭으로 감소하는 경우가 없다. 따라서, 흡습 후의 밀착력(예를 들면 실리콘에 대한 밀착력), 및, 경화물의 벌크 강도를 높은 수준으로 유지할 수 있고, 반도체 장치의 내리플로성 및 접속 신뢰성을 한층 향상시킬 수 있다.
(d) 성분의 융점은, 25℃ 이상, 90℃ 이상, 또는 100℃ 이상이어도 되고, 230℃ 이하, 180℃ 이하, 170℃ 이하, 또는 160℃ 이하여도 된다. (d) 성분의 융점이 230℃ 이하인 경우는, 열경화성 수지와 경화제의 경화 반응이 발생하기 전에 플럭스 활성이 충분히 발현되기 쉽다. 그 때문에, 이와 같은 (d) 성분을 함유하는 반도체용 접착제에 의하면, 칩 탑재 시에 (d) 성분이 용융되고, 땜납 표면의 산화막이 제거됨으로써, 접속 신뢰성이 한층 우수한 반도체 장치를 실현할 수 있다. 또, (d) 성분의 융점이 25℃ 이상인 경우는, 실온하에서의 반응이 개시되기 어려워져, 한층 보존 안정성이 우수하다. 이들 관점에서, (d) 성분의 융점은, 25~230℃, 90~180℃ 이하, 100~170℃, 또는 100~160℃여도 된다.
(d) 성분의 융점은, 일반적인 융점 측정 장치를 이용하여 측정할 수 있다. 융점을 측정하는 시료는, 미(微)분말로 분쇄되고 또한 미량을 이용함으로써 시료 내의 온도의 편차를 적게 할 것이 요구된다. 시료의 용기로서는 일방의 끝단을 폐쇄한 모세관이 이용되는 경우가 많지만, 측정 장치에 따라서는 2매의 현미경용 커버 글라스 사이에 끼워 넣어 용기로 하는 것도 있다. 급격하게 온도를 상승시키면 시료와 온도계의 사이에 온도 구배가 발생하여 측정 오차가 발생하기 때문에, 융점을 계측하는 시점에서의 가온은 매분 1℃ 이하의 상승률로 측정하는 것이 바람직하다.
상술한 바와 같이 미분말로서 조제되므로, 표면에서의 난반사에 의하여 융해 전의 시료는 불투명하다. 시료의 외견이 투명화되기 시작한 온도를 융점의 하한점으로 하고, 융해를 끝낸 온도를 상한점으로 하는 것이 통상이다. 측정 장치는 다양한 형태의 것이 존재하지만, 가장 고전적인 장치는 이중관식 온도계에 시료를 채운 모세관을 장착하여 온욕에서 가온하는 장치가 사용된다. 이중관식 온도계에 모세관을 첩부할 목적으로 온욕의 액체로서 점성이 높은 액체가 이용되고, 농황산 내지는 실리콘 오일이 이용되는 경우가 많으며, 온도계 선단의 고임부의 근방에 시료가 오도록 장착한다. 융점 측정 장치로서는 금속의 히트 블록을 사용하여 가온하고, 광의 투과율을 측정하면서 가온을 조정하면서 자동적으로 융점을 결정하는 것을 사용할 수도 있다.
본 명세서 중, 융점이 230℃ 이하란, 융점의 상한점이 230℃ 이하인 것을 의미하고, 융점이 25℃ 이상이란, 융점의 하한점이 25℃ 이상인 것을 의미한다.
구체적인 (d) 성분으로서는, 예를 들면, 말론산, 메틸말론산, 다이메틸말론산, 에틸말론산, 알릴말론산, 2,2'-싸이오다이아세트산, 3,3'-싸이오다이프로피온산, 2,2'-(에틸렌다이싸이오)다이아세트산, 3,3'-다이싸이오다이프로피온산, 2-에틸-2-하이드록시뷰티르산, 다이싸이오다이글라이콜산, 다이글라이콜산, 아세틸렌다이카복실산, 말레산, 말산, 2-아이소프로필말산, 타타르산, 이타콘산, 1,3-아세톤다이카복실산, 트라이카발릴산, 뮤콘산, β-하이드롬콘산, 석신산, 메틸석신산, 다이메틸석신산, 글루타르산, α-케토글루타르산, 2-메틸글루타르산, 3-메틸글루타르산, 2,2-다이메틸글루타르산, 3,3-다이메틸글루타르산, 2,2-비스(하이드록시메틸)프로피온산, 시트르산, 아디프산, 3-tert-뷰틸아디프산, 피멜산, 페닐옥살산, 페닐아세트산, 나이트로페닐아세트산, 페녹시아세트산, 나이트로페녹시아세트산, 페닐싸이오아세트산, 하이드록시페닐아세트산, 다이하이드록시페닐아세트산, 만델산, 하이드록시만델산, 다이하이드록시만델산, 1,2,3,4-뷰테인테트라카복실산, 수베르산, 4,4'-다이싸이오다이뷰티르산, 신남산, 나이트로신남산, 하이드록시신남산, 다이하이드록시신남산, 쿠마린산, 페닐피루브산, 하이드록시페닐피루브산, 카페산, 호모프탈산, 톨릴아세트산, 페녹시프로피온산, 하이드록시페닐프로피온산, 벤질옥시아세트산, 페닐락트산, 트로프산, 3-(페닐설폰일)프로피온산, 3,3-테트라메틸렌글루타르산, 5-옥소아젤라산, 아젤라산, 페닐석신산, 1,2-페닐렌다이아세트산, 1,3-페닐렌다이아세트산, 1,4-페닐렌다이아세트산, 벤질말론산, 세바스산, 도데케인 이산, 운데케인 이산, 다이페닐아세트산, 벤질산, 다이사이클로헥실아세트산, 테트라데케인 이산, 2,2-다이페닐프로피온산, 3,3-다이페닐프로피온산, 4,4-비스(4-하이드록시페닐)발레르산(다이페놀산), 피마르산, 팔루스트르산, 아이소피마르산, 아비에트산, 디하이드로아비에트산, 네오아비에트산, 아가트산, 벤조산, 2-하이드록시벤조산, 3-하이드록시벤조산, 4-하이드록시벤조산, 2,3-다이하이드록시벤조산, 2,4-다이하이드록시벤조산, 2,5-다이하이드록시벤조산, 2,6-다이하이드록시벤조산, 3,4-다이하이드록시벤조산, 2,3,4-트라이하이드록시벤조산, 2,4,6-트라이하이드록시벤조산, 3,4,5-트라이하이드록시벤조산, 1,2,3-벤젠트라이카복실산, 1,2,4-벤젠트라이카복실산, 1,3,5-벤젠트라이카복실산, 2-[비스(4-하이드록시페닐)메틸]벤조산, 1-나프토산, 2-나프토산, 1-하이드록시-2-나프토산, 2-하이드록시-1-나프토산, 3-하이드록시-2-나프토산, 6-하이드록시-2-나프토산, 1,4-다이하이드록시-2-나프토산, 3,5-다이하이드록시-2-나프토산, 3,7-다이하이드록시-2-나프토산, 2,3-나프탈렌다이카복실산, 2,6-나프탈렌다이카복실산, 2-페녹시벤조산, 바이페닐-4-카복실산, 바이페닐-2-카복실산, 2-벤조일벤조산 등을 들 수 있다. 우수한 플럭스 활성이 얻어지기 쉬운 관점 및 본 발명의 효과가 얻어지기 쉬운 관점에서, (d) 성분이 벤질산, 다이페닐아세트산 또는 이들 조합을 포함하고 있어도 된다.
(d) 성분의 함유량은, 반도체용 접착제의 고형분 전량을 기준으로 하여, 0.1질량% 이상, 10질량% 이하, 5질량% 이하, 또는 2질량% 이하여도 된다. (d) 성분의 함유량은, 반도체 장치 제작 시의 접속 신뢰성과 내리플로성의 관점에서, 반도체용 접착제의 고형분 전량을 기준으로 하여, 0.1~10질량%, 0.1~5질량%, 또는 0.1~2질량%여도 된다. 플럭스 활성을 갖는 화합물이 (a)~(c) 성분에 해당하는 경우, 당해 화합물은 (d) 성분에도 해당하는 것으로 하여 (d) 성분의 함유량을 산출한다. 후술하는 산기의 몰수 등에 대해서도 동일하다.
본 실시형태에서는, (c) 성분 전량 중의 반응기의 몰수에 대한, (d) 성분 전량 중의 산기의 몰수의 비가, 0.01 이상, 또는 4.8 이하여도 된다. 상기 몰비는, 0.1 이상, 0.5 이상, 4.0 이하, 또는 3.0 이하여도 된다. (c) 성분 중의 반응기 및 (d) 성분의 산기 중 일부가 염을 형성하고 있어도 되고, 그 경우, 염을 형성하고 있는 반응기 및 산기의 수를 포함하는 몰수의 비가 상기 범위 내여도 된다.
(d) 성분이 모노카복실산, 다이카복실산 및 트라이카복실산으로 이루어지는 군으로부터 선택되는 적어도 1종을 포함하는 경우, (c) 성분 전량 중의 반응기의 몰수에 대한, (d) 성분 전량 중의 산기의 몰수의 비가, 0.01~4.8이고, 또한, (c) 성분 전량 중의 반응기의 몰수에 대한, 모노카복실산의 몰수의 비가 0.01~4.8이며, (c) 성분 전량 중의 반응기의 몰수에 대한, 다이카복실산의 몰수의 비가 0.01~2.4이고, (c) 성분 전량 중의 반응기의 몰수에 대한, 트라이카복실산의 몰수의 비가 0.01~1.6이어도 된다. (c) 성분 전량 중의 반응기의 몰수에 대한, 모노카복실산의 몰수의 비가 0.5~3.0이고, (c) 성분 전량 중의 반응기의 몰수에 대한, 다이카복실산의 몰수의 비가 0.25~1.5이며, (c) 성분 전량 중의 반응기의 몰수에 대한, 트라이카복실산의 몰수의 비가 0.5/3~1.0이어도 된다.
(e) 필러
본 실시형태의 반도체용 접착제는, 필요에 따라, 필러((e) 성분)를 함유하고 있어도 된다. (e) 성분에 의하여, 반도체용 접착제의 점도, 반도체용 접착제의 경화물의 물성 등을 제어할 수 있다. 구체적으로는, (e) 성분에 의하면, 예를 들면, 접속 시의 보이드 발생의 억제, 반도체용 접착제의 경화물의 흡습률의 저감 등을 도모할 수 있다.
(e) 성분으로서는, 절연성 무기 필러, 위스커, 수지 필러 등을 이용할 수 있다. 또, (e) 성분으로서는, 1종을 단독으로 이용해도 되고, 2종 이상을 병용해도 된다.
절연성 무기 필러로서는, 예를 들면, 유리, 실리카, 알루미나, 산화 타이타늄, 카본 블랙, 마이카 및 질화 붕소를 들 수 있다. 절연성 무기 필러는, 실리카, 알루미나, 산화 타이타늄 및 질화 붕소로부터 선택되어도 되고, 실리카, 알루미나 및 질화 붕소로부터 선택되어도 된다.
위스커로서는, 예를 들면, 붕산 알루미늄, 타이타늄산 알루미늄, 산화 아연, 규산 칼슘, 황산 마그네슘 및 질화 붕소를 들 수 있다.
수지 필러로서는, 예를 들면, 폴리유레테인, 폴리이미드 등의 수지로 이루어지는 필러를 들 수 있다.
수지 필러는, 유기 성분(에폭시 수지 및 경화제 등)과 비교하여 열팽창률이 작기 때문에 접속 신뢰성의 향상 효과가 우수하다. 수지 필러에 의하면, 반도체용 접착제의 점도 조정을 용이하게 행할 수 있다. 수지 필러는, 무기 필러와 비교하여 응력을 완화하는 기능이 우수하다.
무기 필러는, 수지 필러와 비교하여 열팽창률이 작기 때문에, 무기 필러에 의하면, 접착제 조성물의 저열팽창률화를 실현할 수 있다. 무기 필러에는 범용품으로 입경 제어된 것이 많기 때문에, 점도 조정에도 바람직하다.
수지 필러 및 무기 필러는 각각에 유리한 효과가 있기 때문에, 용도에 따라 어느 일방을 이용해도 되고, 쌍방의 기능을 발현하기 위하여 쌍방을 혼합하여 이용해도 된다.
(e) 성분의 형상, 입경 및 함유량은 특별히 제한되지 않는다. (e) 성분은, 표면 처리에 의하여 물성이 적절히 조정된 것이어도 된다.
(e) 성분의 함유량은, 반도체용 접착제의 고형분 전량 기준으로, 10질량% 이상, 또는 15질량% 이상이어도 되고, 80질량% 이하, 또는 60질량% 이하여도 된다. (e) 성분의 함유량은, 반도체용 접착제의 고형분 전량 기준으로, 10~80질량%, 또는 15~60질량%여도 된다.
(e) 성분은, 절연물로 구성되어 있는 것이 바람직하다. (e) 성분이 도전성 물질(예를 들면, 땜납, 금, 은, 구리)로 구성되어 있으면, 절연 신뢰성(특히 HAST 내성)이 저하될 가능성이 있다.
(그 외의 성분)
본 실시형태의 반도체용 접착제는, 산화 방지제, 실레인 커플링제, 타이타늄 커플링제, 레벨링제, 이온 트랩제 등의 첨가제를 포함해도 된다. 이들은 1종을 단독으로 또는 2종 이상을 조합하여 이용할 수 있다. 이들의 배합량에 대해서는, 각 첨가제의 효과가 발현되도록 적절히 조정하면 된다.
본 실시형태의 반도체용 접착제는, 필름상이어도 된다. 이 경우, Pre-applied 방식으로 반도체 칩과 배선 기판의 공극 또는 복수의 반도체 칩 사이의 공극을 밀봉하는 경우의 작업성을 향상시킬 수 있다. 필름상으로 성형된 본 실시형태의 반도체용 접착제(필름상 접착제)의 제작 방법의 일례를 이하에 나타낸다.
먼저, (a) 성분, (b) 성분, (c) 성분 및 (d) 성분, 및 필요에 따라 첨가되는 (e) 성분 등을, 유기 용매 중에 더하고, 교반 혼합, 혼련 등에 의하여, 용해 또는 분산시켜, 수지 바니시를 조제한다. 그 후, 이형 처리를 실시한 기재 필름 상에, 수지 바니시를 나이프 코터, 롤 코터, 애플리케이터 등을 이용하여 도포하고, 도막을 가열에 의하여 유기 용매를 제거함으로써, 기재 필름 상에 필름상 접착제를 형성할 수 있다.
필름상 접착제의 두께는 특별히 제한되지 않지만, 예를 들면, 접속 전의 범프의 높이의 0.5~1.5배, 0.6~1.3배, 또는 0.7~1.2배여도 된다.
필름상 접착제의 두께가 범프의 높이의 0.5배 이상이면, 접착제의 미충전에 의한 보이드의 발생을 충분히 억제할 수 있어, 접속 신뢰성을 한층 향상시킬 수 있다. 두께가 1.5배 이하이면, 접속 시에 칩 접속 영역으로부터 압출되는 접착제의 양을 충분히 억제할 수 있기 때문에, 불필요한 부분에 대한 접착제의 부착을 충분히 방지할 수 있다. 필름상 접착제의 두께가 1.5배보다 크면, 많은 접착제를 범프가 배제해야 되어, 도통(導通) 불량이 발생하기 쉬워진다. 협(狹)피치화·다(多)핀화에 의한 범프의 약화(범프 직경의 미소화(微小化))에 대하여, 많은 수지를 배제하는 것은, 범프에 대한 대미지를 크게 할 가능성이 있다.
일반적으로 범프의 높이가 5~100μm인 점에서, 필름상 접착제의 두께는 2.5~150μm, 또는 3.5~120μm여도 된다.
수지 바니시의 조제에 이용하는 유기 용매는, 각 성분을 균일하게 용해 또는 분산시킬 수 있는 특성을 갖는 것이어도 된다. 유기 용매의 예로서는, 다이메틸폼아마이드, 다이메틸아세트아마이드, N-메틸-2-피롤리돈, 다이메틸설폭사이드, 다이에틸렌글라이콜다이메틸에터, 톨루엔, 벤젠, 자일렌, 메틸에틸케톤, 테트라하이드로퓨란, 에틸셀로솔브, 에틸셀로솔브아세테이트, 뷰틸셀로솔브, 다이옥세인, 사이클로헥산온, 및 아세트산 에틸을 들 수 있다. 이들 유기 용매는, 단독으로 또는 2종 이상을 조합하여 사용할 수 있다. 수지 바니시 조제 시의 교반 혼합 및 혼련은, 예를 들면, 교반기, 뇌궤기, 3롤, 볼 밀, 비즈 밀 또는 호모디스퍼져를 이용하여 행할 수 있다.
기재 필름으로서는, 유기 용매를 휘발시킬 때의 가열 조건에 견딜 수 있는 내열성을 갖는 것이면 특별히 제한은 없고, 그 예로서는, 폴리프로필렌 필름, 폴리메틸펜텐 필름 등의 폴리올레핀 필름, 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름 등의 폴리에스터 필름, 폴리이미드 필름 및 폴리에터이미드 필름을 들 수 있다. 기재 필름은, 이들 필름으로 이루어지는 단층의 것에 한정되지 않고, 2종 이상의 재료로 이루어지는 다층 필름이어도 된다.
기재 필름에 도포한 수지 바니시로부터 유기 용매를 휘발시킬 때의 건조 조건은, 유기 용매가 충분히 휘발되는 조건이면 되고, 구체적으로는, 50~200℃, 0.1~90분간의 가열이어도 된다. 유기 용매는, 필름상 접착제 전량에 대하여 1.5질량% 이하까지 제거되어도 된다.
본 실시형태의 반도체용 접착제는, 웨이퍼 상에서 직접 형성해도 된다. 구체적으로는, 예를 들면, 상기 수지 바니시를 웨이퍼 상에 직접 스핀 코트하여 막을 형성한 후, 유기 용매를 제거함으로써, 웨이퍼 상에 직접 반도체용 접착제로 이루어지는 층을 형성해도 된다.
본 실시형태의 반도체용 접착제의 최저 용융 점도는, 가압 분위기하에서의 경화 시에 보이드가 보다 한층 제거되기 쉬워져, 보다 한층 우수한 내리플로성이 얻어지는 관점에서, 400~2500Pa·s여도 된다. 최저 용융 점도는, 실시예에 기재된 방법으로 측정할 수 있다. 반도체용 접착제가 최저 용융 점도를 나타내는 온도(용융 온도)는, 100~200℃, 또는 120~170℃여도 된다.
본 실시형태의 반도체용 접착제는, 60~155℃의 온도 영역에서의 반도체 칩의 가고정이 용이해지는 관점에서, 80℃에서의 용융 점도가 2000~10000Pa·s여도 되고, 130℃에서의 용융 점도가 500~5000Pa·s여도 되며, 80℃에서의 용융 점도가 2000~10000Pa·s이고, 또한, 130℃에서의 용융 점도가 500~5000Pa·s여도 된다. 상기 용융 점도는, 실시예에 기재된 방법으로 측정할 수 있다.
이상 설명한 본 실시형태의 반도체용 접착제는, 가압 분위기하에서 열을 가함으로써 경화시키는 프로세스에 적합하게 이용할 수 있으며, 특히, 반도체용 접착제를 개재하여 복수의 반도체 칩을 피탑재 부재(반도체 칩, 반도체 웨이퍼, 배선 회로 기판 등) 상에 탑재하고 가고정한 후, 가압 조건하에서 일괄적으로 경화와 밀봉을 행하는 프로세스에 이용할 수 있다. 이 프로세스에 본 실시형태의 반도체용 접착제를 이용하는 경우, 가압에 의하여 접착제 내부의 보이드가 제거되기 쉬워, 한층 우수한 내리플로성이 얻어지기 쉽다.
<반도체 장치>
본 실시형태의 반도체 장치는, 반도체 칩 및 배선 회로 기판의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치, 또는, 복수의 반도체 칩의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치이다. 이 반도체 장치에서는, 접속부의 적어도 일부가, 상기 반도체용 접착제의 경화물에 의하여 밀봉되어 있다. 이하, 도 4, 도 5 및 도 6을 참조하여 본 실시형태의 반도체 장치에 대하여 설명한다. 도 4, 도 5 및 도 6은, 각각, 후술하는 실시형태에 관한 방법에 의하여 제조될 수 있는 반도체 장치의 일 실시형태를 나타내는 단면도이다.
도 4는, 반도체 칩 및 기판이 접속된 COB형의 접속 양태를 나타내는 모식 단면도이다. 도 4에 나타내는 반도체 장치(100)는, 반도체 칩(1) 및 기판(2)(배선 회로 기판)과, 이들의 사이에 개재하는 접착제층(40)을 구비한다. 반도체 장치(100)의 경우, 반도체 칩(1)은, 반도체 칩 본체(10)와, 반도체 칩 본체(10)의 기판(2) 측의 면 상에 배치된 배선 또는 범프(15)와, 배선 또는 범프(15) 상에 배치된 접속부로서의 땜납(30)을 갖는다. 기판(2)은, 기판 본체(20)와, 기판 본체(20)의 반도체 칩(1) 측의 면 상에 배치된 접속부로서의 배선 또는 범프(16)를 갖는다. 반도체 칩(1)의 땜납(30)과, 기판(2)의 배선 또는 범프(16)는, 금속 접합에 의하여 전기적으로 접속되어 있다. 반도체 칩(1) 및 기판(2)은, 배선 또는 범프(16) 및 땜납(30)에 의하여 플립 칩 접속되어 있다. 배선 또는 범프(15, 16) 및 땜납(30)은, 접착제층(40)에 의하여 밀봉됨으로써, 외부 환경으로부터 차단되어 있다. 접착제층(40)은, 상술한 반도체용 접착제의 경화물일 수 있다.
도 5는, 반도체 칩끼리가 접속된 COC형의 접속 양태를 나타낸다. 도 5에 나타내는 반도체 장치(300)의 구성은, 2개의 반도체 칩(1)이 배선 또는 범프(15) 및 땜납(30)을 개재하여 플립 칩 접속되어 있는 점을 제외하고, 반도체 장치(100)와 동일하다.
도 5 및 도 6에 있어서, 배선 또는 범프(15) 등의 접속부는, 패드라고 불리는 금속막(예를 들면, 금 도금)이어도 되고, 포스트 전극(예를 들면, 구리 필러)이어도 된다.
반도체 칩 본체(10)는, 특별히 제한은 없고, 실리콘, 저마늄 등의 동일 종류의 원소로 구성되는 원소 반도체, 갈륨 비소, 인듐인 등의 화합물 반도체 등의 각종 반도체에 의하여 형성된 칩일 수 있다.
기판(2)으로서는, 배선 회로 기판이면 특별히 제한은 없고, 유리 에폭시, 폴리이미드, 폴리에스터, 세라믹, 에폭시, 비스말레이미드트라이아진 등을 주된 성분으로 하는 절연 기판의 표면에 형성된 금속층의 불필요한 개소를 에칭 제거하여 배선(배선 패턴)이 형성된 회로 기판, 상기 절연 기판의 표면에 금속 도금 등에 의하여 배선(배선 패턴)이 형성된 회로 기판, 상기 절연 기판의 표면에 도전성 물질을 인쇄하여 배선(배선 패턴)이 형성된 회로 기판 등을 이용할 수 있다.
배선 또는 범프(15 및 16), 땜납(30) 등의 접속부의 주성분으로서, 금, 은, 구리, 땜납, 주석, 니켈 등이 이용된다. 땜납(30)의 주성분은, 예를 들면, 주석-은, 주석-납, 주석-비스무트, 주석-구리, 주석-은-구리여도 된다. 접속부가 단일의 성분만으로 구성되어 있어도 되고, 복수의 성분으로 구성되어 있어도 된다. 접속부는, 이들 금속이 적층된 구조를 갖고 있어도 된다. 금속 재료 중, 구리, 땜납이, 비교적 저가이다. 접속 신뢰성의 향상 및 휨 억제의 관점에서, 접속부가 땜납을 포함하고 있어도 된다.
패드의 주성분으로서, 금, 은, 구리, 땜납, 주석, 니켈 등이 이용된다. 땜납의 주성분은, 예를 들면, 주석-은, 주석-납, 주석-비스무트, 주석-구리, 또는 주석-은-구리여도 된다. 패드가 단일의 성분만으로 구성되어 있어도 되고, 복수의 성분으로 구성되어 있어도 된다. 패드는, 이들 금속이 적층된 구조를 갖고 있어도 된다. 접속 신뢰성의 관점에서, 패드가 금 또는 땜납을 포함하고 있어도 된다.
배선 또는 범프(15, 16)(배선 패턴)의 표면에는, 금, 은, 구리, 땜납, 주석, 니켈 등을 주성분으로 하는 금속층이 형성되어 있어도 된다. 땜납의 주성분은, 예를 들면, 주석-은, 주석-납, 주석-비스무트, 또는 주석-구리여도 된다. 이 금속층은 단일의 성분만으로 구성되어 있어도 되고, 복수의 성분으로 구성되어 있어도 된다. 금속층이 복수의 금속층이 적층된 구조를 갖고 있어도 된다. 금속층이, 비교적 저가인 구리 또는 땜납을 포함하고 있어도 된다. 접속 신뢰성의 향상 및 휨 억제의 관점에서, 금속층이, 땜납을 포함하고 있어도 된다.
도 4 또는 도 5에 나타내는 바와 같은 반도체 장치(또는 반도체 패키지)를 적층하여, 금, 은, 구리, 땜납, 주석, 니켈 등으로 전기적으로 접속해도 된다. 땜납의 주성분은, 예를 들면, 주석-은, 주석-납, 주석-비스무트, 주석-구리, 또는 주석-은-구리여도 된다. 접속하기 위한 금속은, 비교적 저가인 구리 또는 땜납이어도 된다. 예를 들면, TSV 기술에서 보이는 것 같은, 접착제층을 반도체 칩 사이에 개재하여, 플립 칩 접속 또는 적층하고, 반도체 칩을 관통하는 구멍을 형성하여, 패턴면의 전극과 연결해도 된다.
도 6은, 반도체 장치의 다른 실시형태를 나타내는 단면도이다. 도 6에 나타내는 반도체 장치(500)는, 반도체 칩 적층형의 TSV의 양태이다. 도 6에 나타내는 반도체 장치(500)에서는, 기판으로서의 인터포저 본체(50) 상에 형성된 배선 또는 범프(15)가 반도체 칩(1)의 땜납(30)과 접속됨으로써, 반도체 칩(1)과 인터포저(5)가 플립 칩 접속되어 있다. 반도체 칩(1)과 인터포저(5)의 사이에는 접착제층(40)이 개재되어 있다. 상기 반도체 칩(1)에 있어서의 인터포저(5)와 반대 측의 표면 상에는, 배선 및 범프(15), 땜납(30) 및 접착제층(40)을 개재하여 반도체 칩(1)이 반복 적층되어 있다. 반도체 칩(1)의 표리(表裏)에 있어서의 패턴면의 배선 또는 범프(15)는, 반도체 칩 본체(10)의 내부를 관통하는 구멍 내에 충전된 관통 전극(34)에 의하여 서로 접속되어 있다. 관통 전극(34)의 재질은, 구리, 알루미늄 등이어도 된다.
이와 같은 TSV 기술에 의하여, 통상은 사용되지 않는 반도체 칩의 이면(裏面)으로부터도 신호를 취득할 수 있다. 나아가서는, 반도체 칩(1) 내에 관통 전극(34)을 수직으로 통과시키기 때문에, 대향하는 반도체 칩(1) 사이, 및, 반도체 칩(1) 및 인터포저(5) 사이의 거리를 짧게 하여, 유연한 접속이 가능하다. 접착제층은, 이와 같은 TSV 기술에 있어서, 대향하는 반도체 칩(1) 사이, 및, 반도체 칩(1) 및 인터포저(5) 사이의 밀봉 재료로서 적용할 수 있다.
<반도체 장치의 제조 방법>
반도체 장치의 제조 방법의 일 실시형태는, 접속부를 갖는 제1 부재와 접속부를 갖는 제2 부재를, 제1 부재의 접속부와 제2 부재의 접속부가 대향 배치되도록, 반도체용 접착제를 개재하여 적층하는 적층 공정과, 당해 반도체용 접착제를 열을 가함으로써 경화시키고, 경화된 반도체용 접착제에 의하여 접속부의 적어도 일부를 밀봉하는 밀봉 공정을 구비한다. 여기에서, 제1 부재는, 예를 들면, 배선 회로 기판, 반도체 칩 또는 반도체 웨이퍼이며, 제2 부재는 반도체 칩이다. 밀봉 공정은, 적층 공정에 있어서 얻어진 적층체(이하 "가고정체"라고 하는 경우가 있다.)를 대향 배치된 접속부의 융점 이상의 온도로 가열함으로써, 대향 배치된 접속부끼리를 전기적으로 접속되도록 접합하는 것과, 반도체용 접착제를, 열을 가함으로써 경화시키는 것을 포함한다.
제1 부재가 반도체 칩인 경우, 적층 공정은, 예를 들면, 스테이지 상에 복수의 반도체 칩을 배치하는 공정과, 스테이지를 가열하면서, 스테이지 상에 배치된 복수의 반도체 칩의 각각의 위에, 반도체용 접착제를 개재하여 다른 반도체 칩을 순차 배치하고, 반도체 칩, 반도체용 접착제 및 다른 반도체 칩을 가지며 이들이 이 순서로 적층되어 이루어지는 적층체인 가고정체를 복수 얻는 가고정 공정을 포함한다.
제1 부재가 복수의 반도체 칩이 탑재되는 배선 회로 기판 또는 반도체 웨이퍼인 경우, 적층 공정은, 예를 들면, 스테이지 상에 배선 회로 기판 또는 반도체 웨이퍼를 배치하는 공정과, 스테이지를 가열하면서, 스테이지 상에 배치된 배선 회로 기판 또는 반도체 웨이퍼 상에, 반도체용 접착제를 개재하여 복수의 반도체 칩을 순차 배치하고, 배선 회로 기판, 반도체용 접착제 및 복수의 상기 반도체 칩을 갖는 가고정체, 또는, 반도체 웨이퍼, 반도체용 접착제 및 복수의 상기 반도체 칩을 갖는 가고정체를 얻는 가고정 공정을 포함한다.
가고정 공정에서는, 예를 들면, 먼저, 제1 부재 상 또는 제2 부재 상에 반도체용 접착제를 배치한다. 필름상의 반도체용 접착제를 제1 부재 또는 제2 부재에 첩부해도 된다. 이어서, 다이싱 테이프 상에서 개편화(個片化)된 반도체 칩을 픽업하여, 압착기의 압착 툴(압착 헤드)에 흡착시켜, 배선 회로 기판, 다른 반도체 칩 또는 반도체 웨이퍼에 가고정한다.
반도체용 접착제를 배치하는 방법은 특별히 한정되지 않고, 예를 들면, 반도체용 접착제가 필름상인 경우에는, 가열 프레스, 롤 래미네이트, 진공 래미네이트 등의 방법이어도 된다. 배치되는 반도체용 접착제의 면적 및 두께는, 제1 부재 및 제2 부재의 사이즈, 접속부(범프)의 높이 등에 의하여 적절히 설정된다. 반도체용 접착제를 반도체 칩 상에 배치해도 된다. 반도체용 접착제가 배치된 반도체 웨이퍼를 다이싱함으로써 개편화해도 된다.
가고정 공정에서는, 접속부끼리를 전기적으로 접속하기 위하여 위치 맞춤이 필요하다. 그 때문에, 일반적으로는 플립 칩 본더 등의 압착기가 사용된다.
가고정을 위하여 압착 툴이 반도체 칩을 픽업할 때에, 반도체 칩 상의 반도체 접착제 등에 열이 전사되지 않도록, 압착 툴이 저온이어도 된다. 압착(가압착) 시에는, 반도체용 접착제의 유동성을 높여, 유입된 보이드를 효율적으로 배제할 수 있도록, 반도체 칩이 어느 정도 고온으로 가열되어도 된다. 반도체용 접착제의 경화 반응의 개시 온도보다 저온에서 반도체 칩이 가열되어도 된다. 냉각 시간을 단축하기 위하여, 반도체 칩을 픽업할 때의 압착 툴의 온도와, 가고정 때의 압착 툴의 온도의 차가, 작아도 된다. 이 온도차는, 100℃ 이하, 60℃ 이하, 또는 실질적으로 0℃여도 된다. 온도차가 100℃ 이상이면, 압착 툴의 냉각에 시간이 걸리기 때문에 생산성이 저하되는 경향이 있다. 반도체용 접착제의 경화 반응의 개시 온도란 DSC(주식회사 퍼킨엘머제, DSC-Pyirs1)를 이용하여, 샘플량 10mg, 승온 속도 10℃/분, 공기 또는 질소 분위기의 조건으로 측정했을 때의, 경화 반응의 발열 피크의 온세트 온도를 말한다.
가고정을 위하여 가해지는 하중은, 접속부(범프)의 수, 접속부(범프)의 높이 불균일의 흡수, 접속부(범프)의 변형량 등의 제어를 고려하여 적절히 설정된다. 가고정 공정에서는, 압착(가압착) 후에, 대향하는 접속부끼리가 접촉되어 있어도 된다. 압착 후에 접속부끼리가 접촉되어 있으면, 밀봉 공정에 있어서의 압착(본압착)에 있어서 접속부의 금속 결합이 형성되기 쉽고, 또, 반도체용 접착제의 말려 들어감이 적은 경향이 있다. 하중은, 보이드를 배제하고, 접속부의 접촉을 위하여, 커도 되며, 예를 들면, 접속부(예를 들면 범프) 1개당, 0.009N~0.2N이어도 된다.
가고정 공정의 압착 시간은, 생산성 향상의 관점에서, 예를 들면, 5초 이하, 3초 이하, 또는 2초 이하여도 된다.
스테이지의 가열 온도는, 제1 부재의 접속부의 융점 및 제2 부재의 접속부의 융점보다 낮은 온도이며, 통상 60~150℃이다. 이와 같은 온도에서 가열함으로써, 반도체용 접착제 중에 유입된 보이드를 효율적으로 배제할 수 있다.
적층 공정이 상기 가고정 공정을 포함하는 경우, 가고정 공정에 이어지는 밀봉 공정에서는, 복수의 적층체 또는 복수의 반도체 칩을 구비하는 적층체에 있어서의 반도체용 접착제를 일괄적으로 경화시키고, 복수의 접속부를 일괄적으로 밀봉해도 된다. 밀봉 공정에 의하여, 대향하는 접속부가 금속 결합에 의하여 접합함과 함께, 통상, 반도체용 접착제에 의하여 접속부 사이의 공극이 충전된다.
밀봉 공정에 있어서, 대향하는 접속부(예를 들면, 범프-범프, 범프-패드, 범프-배선) 중, 적어도 일방의 금속의 융점 이상의 온도에서 가고정체를 가열함으로써, 접속부끼리를 접합해도 된다. 예를 들면, 접속부의 금속이 땜납인 경우, 가열 온도가 220℃ 이상, 330℃ 이하여도 된다. 가열 온도가 저온이면 접속부의 금속이 용융되지 않아, 충분한 금속 결합이 형성되지 않을 가능성이 있다. 가열 온도가 과도하게 고온이면, 보이드 억제의 효과가 상대적으로 작아지거나, 땜납이 비산되기 쉬워지거나 하는 경향이 있다. 접속부의 접합을 위하여, 압착기를 이용하여, 가고정체를 가압하면서 가열해도 된다. 접속부의 접합을 위한 가열에 의하여, 반도체용 접착제를 경화시켜도 된다. 접속부의 접합을 위한 가열 동안에 반도체용 접착제의 경화 반응을 부분적으로 진행시키고, 그 후, 가압 분위기하에서 열을 가함으로써 반도체용 접착제를 더 경화시켜도 된다. 가압 분위기하에서의 가열을 위한 장치의 예로서는, 가압 리플로로(爐), 및 가압 오븐을 들 수 있다.
접속부의 접합을 위한 가압을 압착기를 이용하여 행하면, 접속부의 측면에 돌출된 반도체용 접착제(필릿)에는 압착기의 열이 전달되기 어렵기 때문에, 접속부의 접합을 위한 압착 후, 반도체용 접착제의 경화를 충분히 진행시키기 위한 가열 처리가 더 필요해지는 경우가 많다. 그 때문에, 밀봉 공정에서의 가압은, 압착기가 아니라, 가압 리플로로, 가압 오븐 등 내에서의 기압에 의하여 행해도 된다. 가압 분위기하에서 열을 가함으로써, 접속부를 접합함과 함께, 반도체용 접착제를 경화시켜도 된다. 기압에 의한 가압이면, 전체에 열을 가할 수 있고, 압착 후의 가열 처리를 단축, 또는 없앨 수 있어, 생산성이 향상된다. 기압에 의한 가압이면, 복수의 적층체(가고정체) 또는 가고정된 복수의 반도체 칩을 구비하는 적층체(가고정체)의 본압착을, 일괄적으로 행하기 쉽다. 압착기를 이용한 직접적인 가압보다, 기압에 의한 가압의 쪽이, 필릿 억제의 관점에서도 유리하다. 필릿 억제는, 반도체 장치의 소형화 및 고밀도화의 경향에 대하여, 중요하다.
밀봉 공정에 있어서의 압착이 행해지는 가압 분위기는, 특별히 제한은 없지만, 공기, 질소, 폼산 등을 포함하는 분위기여도 된다.
밀봉 공정에 있어서의 압착의 압력은, 접속되는 부재의 사이즈 및 수 등에 따라 적절히 설정된다. 압력은, 예를 들면, 대기압 초과 1MPa 이하여도 된다. 보이드 억제, 접속성 향상의 관점에서 압력이 커도 된다. 필릿 억제의 관점에서는 압력은 작아도 된다. 그 때문에, 압력은 0.05~0.5MPa여도 된다.
본압착을 위한 압착 시간은, 접속부의 구성 금속에 따라 상이하지만, 생산성이 향상되는 관점에서 단시간일수록 바람직하다. 접속부가 땜납 범프인 경우, 접속 시간은 20초 이하, 10초 이하, 또는 5초 이하여도 된다. 구리-구리 또는 구리-금의 금속 접속의 경우는, 접속 시간은 60초 이하여도 된다.
TSV 구조의 반도체 장치와 같이, 입체적으로 복수의 반도체 칩이 적층되는 경우, 복수의 반도체 칩을 하나씩 적층하여 가고정된 상태로 하고, 그 후, 적층된 복수의 반도체 칩을 일괄적으로 가열 및 가압함으로써 반도체 장치를 얻어도 된다.
도 7은, 반도체 장치를 제조하는 방법의 일 실시형태를 나타내는 모식 단면도이다. 도 7에 나타나는 방법의 경우, 접속부로서의 복수의 땜납(30)을 갖는 반도체 칩(1)과 접속부로서의 복수의 땜납(32)을 갖는 반도체 웨이퍼(3)의 사이에 반도체용 접착제로 이루어지는 접착제층(40A)을 개재시키면서, 반도체 칩(1), 반도체 웨이퍼(3), 및 접착제층(40A)을 가열함으로써, 반도체 칩(1)의 접속부(땜납(30)) 및 반도체 웨이퍼(3)의 접속부(땜납(32))가 서로 전기적으로 접속되며, 서로 전기적으로 접속된 접속부(땜납(30, 32))가, 경화된 반도체용 접착제로 이루어지는 접착제층(40)에 의하여 밀봉된 접합체(95)가 형성된다. 보다 상세하게는, 접합체(95)를 형성하는 공정은, 도 7의 (a)에 나타나는 바와 같이 스테이지(60) 상에 반도체 웨이퍼(3)를 배치하는 것과, 도 7의 (b)에 나타나는 바와 같이 반도체 웨이퍼(3), 접착제층(40A) 및 반도체 칩(1)으로 구성되는 적층체인 가압착체(90)를 형성하는 것과, 도 7의 (c)에 나타나는 바와 같이 가압착체(90)를 접속부인 땜납(30, 32) 중 적어도 일방이 용융하는 온도로 가열하면서 가압함으로써, 도 7의 (d)에 나타나는, 접속부인 땜납(30, 32)이 전기적으로 접속된 접합체(95)를 형성하는 것과, 도 7의 (e)에 나타나는 바와 같이 접합체(95)를 가압 오븐(85) 내의 가압 분위기하에서 가열함으로써, 접속부(땜납(30, 32))를 밀봉하는 경화된 접착체층(40)을 형성하는 것을 포함한다.
반도체 칩(1)은, 반도체 칩 본체(10)와, 반도체 칩 본체(10) 상에 마련된 배선 또는 범프(15)와, 배선 또는 범프(15) 상에 마련된 접속부로서의 땜납(30)을 갖는다. 반도체 웨이퍼(3)는, 웨이퍼 본체(11)와, 웨이퍼 본체(11) 상에 마련된 배선 또는 범프(15)와, 배선 또는 범프(15) 상에 마련된 접속부로서의 땜납(32)과, 웨이퍼 본체(11) 상에 마련되어, 배선 또는 범프(15)를 덮는 패시베이션막(17)을 갖는다.
가압착체(90)는, 가열된 스테이지(60) 상에서, 접착제 부착 반도체 칩(1')을, 반도체 웨이퍼(3)에 대하여 압착 툴(70)에 의하여 열압착함으로써 형성된다. 스테이지(60)의 가열 온도는, 땜납(30)의 융점 및 땜납(32)의 융점보다 낮은 온도이며, 예를 들면 60~150℃, 또는 70~100℃여도 된다. 압착 툴(70)의 온도는, 예를 들면, 80~350℃, 또는, 100~170℃여도 된다. 가압착체(90)를 형성하기 위한 열압착의 시간은, 예를 들면, 5초 이하, 3초 이하, 또는 2초 이하여도 된다.
접합체(95)는, 가열된 스테이지(60) 상의 가압착체(90)를, 압착 툴(80)을 이용하여, 땜납(30)의 융점 또는 땜납(32)의 융점 중 적어도 일방의 온도 이상으로 가열하면서 가압함으로써 형성된다. 압착 툴(80)의 온도는, 예를 들면 180℃ 이상, 220℃ 이상, 또는 250℃ 이상이어도 되고, 350℃ 이하, 320℃ 이하, 또는 300℃ 이하여도 된다. 접합체(95)를 형성하기 위한 열압착 동안의 스테이지(60)의 가열 온도는, 60~150℃, 또는 70~100℃여도 된다. 접합체(95)를 형성하기 위한 압착 툴(80)에 의한 열압착의 시간은, 예를 들면, 5초 이하, 3초 이하, 또는 2초 이하여도 된다.
가압 오븐(85) 내에서의 가열 및 가압에 의하여, 접착제층(40A)의 경화를 충분히 진행시킨다. 단, 접합체(95)를 형성하기 위한 가열 및 가압의 과정에서 접착제층(40A)의 경화가 부분적으로 진행되어 있어도 된다. 가압 오븐(85)에 의한 가열 온도는, 땜납(30, 32)의 융점 미만이며, 접착제층(40A)의 경화가 진행되는 온도여도 되고, 예를 들면 170~200℃여도 된다.
1매의 반도체 웨이퍼(3) 상에 복수의 반도체 칩(1)을 접착제층(40)을 개재하여 순차 탑재함으로써, 복수의 반도체 칩(1)을 갖는 접합체(95)를 형성하고, 그 후, 접합체(95)를 가압 오븐(85) 내에서 가열 및 가압해도 된다. 그 경우, 초기에 반도체 웨이퍼(3) 상에 배치된 반도체 칩(1)과 반도체 웨이퍼(3)의 사이의 접착제층(40A)은, 모든 반도체 칩(1)의 탑재가 완료될 때까지 스테이지(60)에 의한 열이력이 계속 부여된다. 장시간의 열이력을 받은 후에도, 상술한 실시형태에 관한 반도체용 접착제를 포함하는 접착제층(40A)은 높은 신뢰성으로 접합체(95)를 부여할 수 있다.
실시예
이하, 실시예에 의하여 본 발명을 보다 구체적으로 설명한다. 단, 본 발명은 실시예에 한정되는 것은 아니다.
각 실시예 및 비교예에서 사용한 화합물은 이하와 같다.
(a) 성분: 열가소성 수지
·폴리유레테인(디아이씨 코베스트로 폴리머 주식회사제, 상품명 "T-8175N", Tg: -23℃, Mw: 120000)
·페녹시 수지(신닛테쓰 스미킨 가가쿠 주식회사제, 상품명 "ZX1356-2", Tg: 약 71℃, Mw: 약 63000)
·페녹시 수지(신닛테쓰 스미킨 가가쿠 주식회사제, 상품명 "FX293", Tg: 약 160℃, Mw: 약 40000)
(b) 성분: 열경화성 수지
·트라이페놀메테인 골격을 함유하는 다관능 고형 에폭시 수지(미쓰비시 케미컬 주식회사제, 상품명 "EP1032H60")
·비스페놀 F형 액상 에폭시 수지(미쓰비시 케미컬 주식회사제, 상품명 "YL983U")
(c) 성분: 경화제
·2,4-다이아미노-6-[2'-메틸이미다졸일-(1')]-에틸-s-트라이아진아이소사이아누르산 부가체(시코쿠 가세이 고교 주식회사제, 상품명 "2MAOK-PW", Mw: 384)
·2-페닐-4,5-다이하이드록시메틸이미다졸((시코쿠 가세이 고교 주식회사제, 상품명 "2PHZ-PW", Mw: 204)
(d) 성분: 플럭스 화합물
·다이페놀산(도쿄 가세이 고교 주식회사제, 융점: 177℃, 분자량: 286)
·벤질산(후지필름 와코 준야쿠 고교 주식회사제, 융점: 152℃, 분자량: 228)
·다이페닐아세트산(후지필름 와코 준야쿠 고교 주식회사제, 융점: 149℃, 분자량: 212)
·글루타르산(후지필름 와코 준야쿠 고교 주식회사제, 융점: 약 98℃, 분자량: 132)
(e) 필러
·실리카 필러(주식회사 아드마텍스제, 상품명 "SE2030", 평균 입경 0.5μm)
·에폭시실레인 표면 처리 실리카 필러(주식회사 아드마텍스제, 상품명 "SE2030-SEJ", 평균 입경 0.5μm)
·메타크릴 표면 처리 실리카 필러(주식회사 아드마텍스제, 상품명 "YA050C-SM1", 평균 입경 약 0.05μm)
·메타크릴 표면 처리 실리카 필러(주식회사 아드마텍스제, 상품명 "180nm SM-EH1", 평균 입경 약 0.18μm)
(a) 성분의 중량 평균 분자량(Mw)은, GPC법에 의하여 구한 것이다. GPC법의 상세는 이하와 같다.
장치명: HPLC-8020(제품명, 도소 주식회사제)
칼럼: 2pieces of GMHXL+1piece of G-2000XL
검출기: RI검출기
칼럼 온도: 35℃
유속: 1mL/분
표준 물질: 폴리스타이렌
<필름상 반도체용 접착제의 제작>
표 1에 나타내는 배합량(단위: 질량부)의 열가소성 수지, 열경화성 수지, 경화제, 플럭스 화합물 및 필러를, NV값([건조 후의 접착제 질량]/[건조 전의 도공 바니시 질량]×100)이 50%가 되도록 유기 용매(사이클로헥산온)에 첨가했다. 이들 혼합물과 동일한 용기 내에, 고형분(열가소성 수지, 열경화성 수지, 경화제, 플럭스 화합물 및 필러)의 배합량과 동일 질량의 Φ1.0mm의 비즈 및 Φ2.0mm의 지르코니아 비즈를 더하고, 혼합물을 볼 밀(프리츠·재팬 주식회사, 유성형 미분쇄기 P-7)로 30분 교반했다. 교반 후, 지르코니아 비즈를 여과에 의하여 제거하고, 도공 바니시를 제작했다.
얻어진 도공 바니시를, 기재 필름(도요보 필름 솔루션 주식회사제, 상품명 "퓨렉스 A55") 상에, 소형 정밀 도공 장치(야스이 세이키)로 도공했다. 도막을 클린 오븐(ESPEC제)에 의하여 100℃에서 10분 건조함으로써, 막두께 20μm의 필름상 접착제를 얻었다.
<DSC 측정>
얻어진 필름상 접착제를, 알루미늄 팬(주식회사 에폴리드 서비스제)에 10mg 칭량하고, 알루미늄 덮개를 씌워, 크림퍼를 이용하여 평가 샘플을 샘플팬 내에 밀폐했다. 시차 주사 열량계(Thermo plus DSC8235E, 주식회사 리가쿠제)를 사용하여, 질소 분위기하, 승온 속도 10℃/min, 측정 온도 범위 30~300℃에서 DSC를 측정했다. 발열량의 해석 수단으로서는, 부분 면적의 해석 방법을 이용했다. 각 DSC 곡선의 60℃~280℃의 온도 범위에서 해석 지시함으로써, 해석 온도 범위의 베이스라인 지정, 및, 피크 면적의 적분을 행함으로써 총 발열량(단위: J/g)을 산출했다. 계속해서, 155℃를 분할 온도로 하여 지시함으로써, 60~155℃, 및, 155~280℃의 각각의 부분 면적을 적분하여, 각 발열량(단위: J/g)을 산출했다. 한편, 온세트 온도의 해석 수단으로서는, 전체 면적(JIS법)의 해석 수법을 이용하고, 60℃~280℃의 온도 범위에서 해석 지시함으로써, 각 DSC 곡선에 있어서의 피크의 베이스라인과 최대 경사점의 교점을 산출하여, 온세트 온도(단위: ℃)를 구했다.
[표 1]
Figure pct00002
*표 중, 몰비 r은, 경화제 전량 중의 반응기의 몰수에 대한, 플럭스 화합물 전량 중의 산기의 몰수의 비를 나타낸다.
이하에, 실시예 및 비교예에서 얻어진 필름상 접착제의 평가 방법을 나타낸다. 평가 결과는 표 2에 나타낸다.
<필름 형성성 평가>
실시예 및 비교예에서 얻어진 20μm의 필름상 접착제를, 타공 펀치(Φ20mm)를 이용하여 위에서 해머로 두드려 펀칭하고, 펀칭된 샘플이 균열되어 있지 않은 경우를 "A", 균열 및/또는 손상이 발생한 경우를 "B"라고 판정했다.
<고온 방치 안정성 평가>
상기에서 얻어진 DSC 곡선의 해석을 행하여, 60~280℃의 발열량(단위: J/g)을 산출했다. 이것을 초기 발열량으로 했다.
실시예 및 비교예에서 얻어진 필름상 접착제(초기 샘플)를 100℃로 설정한 오븐에 넣고, 1시간 가열 처리했다. 가열 처리 후의 샘플을 취출하여, 100℃ 열처리 후의 평가 샘플 A를 얻었다.
실시예 및 비교예에서 얻어진 필름상 접착제(초기 샘플)를 80℃로 설정한 오븐에 넣고, 12시간 가열 처리했다. 가열 처리 후의 샘플을 취출하여, 80℃ 열처리 후의 평가 샘플 B를 얻었다.
평가 샘플 A와 평가 샘플 B를 이용하여, 가열 전과 동일한 수순으로 60~280℃의 발열량(단위: J/g)을 산출했다. 이것을 처리 후 발열량으로 했다.
얻어진 2개의 발열량(초기 샘플의 발열량과 평가 샘플 A의 발열량, 또는, 초기 샘플의 발열량과 평가 샘플 B의 발열량)을 이용하여 반응률을 하기의 식으로 산출했다.
반응률(%)=(초기 발열량-열처리 후 발열량)/초기 발열량×100
반응률이 10% 미만인 경우를 "A", 10% 이상이며 20% 미만의 경우를 "B", 20% 이상의 경우를 "C"라고 판정했다.
<점도 측정>
실시예 및 비교예의 초기 샘플 및 평가 샘플 A를 이용하여, 80℃에서의 용융 점도(80℃ 점도), 130℃에서의 용융 점도(130℃ 점도), 최저 용융 점도 및 최저 용융 점도를 나타내는 온도(용융 온도)를 회전식 레오미터(TAInstruments사제, 상품명: ARES-G2)를 이용하여 측정했다.
[측정 조건]
승온 속도: 10℃/분
주파수: 10Hz
온도 범위: 30~170℃
<보이드 평가>
(반도체 장치의 제작)
상기에서 제작한 평가 샘플 A를 한 변이 7.5mm인 사각형의 사이즈로 잘라내, 이것을 복수의 땜납 범프 부착 반도체 칩(칩 사이즈: 7.3mm×7.3mm, 두께 0.1mm, 범프(접속부) 높이: 약 45μm(구리 필러와 땜납의 합계), 범프수: 1048핀, 피치 80μm, 제품명: WALTS-TEG CC80, 주식회사 월츠제) 상에 80℃로 첩부했다. 필름상 접착제가 첩부된 반도체 칩을, 다른 반도체 칩(칩 사이즈: 10mm×10mm, 두께 0.1mm, 범프수: 1048핀, 피치 80μm, 제품명: WALTS-TEG IP80, 주식회사 월츠제)에, 플립 칩 본더(FCB3, 파나소닉 주식회사제)로 가열 및 가압함으로써 순차 압착하여, 반도체 칩끼리를 가고정했다. 압착의 조건은, 130℃, 75N, 2초로 했다.
가고정 후의 적층체(가고정체)를 100℃의 오븐 내에서 3시간 열처리한 후, 한 번 취출하고, 가압 오븐 내에서 200℃, 1시간, 0.6MPa로 가열 및 가압함으로써 보이드 평가용 샘플을 얻었다.
(해석·평가)
상기 샘플의 외관 화상을, 초음파 영상 진단 장치(Insight-300, 인사이트 주식회사제)에 의하여 촬영했다. 얻어진 화상으로부터, 스캐너(GT-9300UF, 세이코 엡손 주식회사제)로 칩 사이의 접착제층의 화상을 캡처했다. 캡처한 화상에 있어서, 화상 처리 소프트웨어(Adobe Photoshop(상품명))를 이용하여, 색조 보정, 2계 조화에 의하여 보이드 부분을 식별하고, 히스토그램에 의하여 보이드 부분이 차지하는 비율을 산출했다. 보이드 부분을 포함하는 접착층 전체의 면적을 100면적%로 했다. 보이드의 면적 비율이 10% 미만인 경우를 "A"라고 하고, 보이드의 면적 비율이 10% 이상이며 30% 미만인 경우를 "B", 30% 이상인 경우를 "C"라고 했다. 표 2에 평가 결과를 나타낸다.
[표 2]
Figure pct00003
1…반도체 칩
2…기판
3…반도체 웨이퍼
10…반도체 칩 본체
11…웨이퍼 본체
15, 16…배선 또는 범프
20…기판 본체
30, 32…땜납
34…관통 전극
40…접착제층
50…인터포저 본체
90…적층체(가고정체)
95…접합체
100, 300, 500…반도체 장치

Claims (28)

  1. 열가소성 수지, 열경화성 수지, 반응기를 갖는 경화제 및 산기를 갖는 플럭스 화합물을 포함하는 반도체용 접착제로서,
    상기 반도체용 접착제를 10℃/분의 승온 속도로 가열하는 시차 주사 열량 측정에 의하여 얻어지는 DSC 곡선의 60~155℃의 발열량이, 20J/g 이하인, 반도체용 접착제.
  2. 청구항 1에 있어서,
    상기 열가소성 수지의 중량 평균 분자량이, 10000 이상인, 반도체용 접착제.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 열가소성 수지의 함유량이, 상기 반도체용 접착제의 고형분 전량을 기준으로 하여, 1~30질량%인, 반도체용 접착제.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 경화제가, 아민계 경화제를 포함하는, 반도체용 접착제.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 경화제가, 이미다졸계 경화제를 포함하는, 반도체용 접착제.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 경화제의 함유량이, 상기 반도체용 접착제의 고형분 전량을 기준으로 하여, 2.3질량% 이하인, 반도체용 접착제.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    상기 플럭스 화합물의 융점이, 25~230℃인, 반도체용 접착제.
  8. 청구항 1 내지 청구항 7 중 어느 한 항에 있어서,
    상기 열경화성 수지가, 에폭시 수지를 함유하는, 반도체용 접착제.
  9. 청구항 1 내지 청구항 8 중 어느 한 항에 있어서,
    상기 열경화성 수지가, 35℃에서 액상인 에폭시 수지를 실질적으로 함유하지 않는, 반도체용 접착제.
  10. 청구항 1 내지 청구항 9 중 어느 한 항에 있어서,
    필름상인, 반도체용 접착제.
  11. 청구항 1 내지 청구항 10 중 어느 한 항에 있어서,
    가압 분위기하에서 열을 가함으로써 당해 반도체용 접착제를 경화시키고, 경화된 당해 반도체용 접착제에 의하여 반도체 칩의 접속부를 밀봉하기 위하여 이용되는, 반도체용 접착제.
  12. 청구항 1 내지 청구항 11 중 어느 한 항에 있어서,
    당해 반도체용 접착제의 최저 용융 점도가 400~2500Pa·s인, 반도체용 접착제.
  13. 청구항 1 내지 청구항 12 중 어느 한 항에 있어서,
    상기 경화제 전량 중의 상기 반응기의 몰수에 대한, 상기 플럭스 화합물 전량 중의 상기 산기의 몰수의 비가 0.01~4.8인, 반도체용 접착제.
  14. 열가소성 수지와, 열경화성 수지와, 반응기를 갖는 경화제와, 산기를 갖는 플럭스 화합물을 혼합하는 공정을 구비하고,
    상기 공정에서는, 상기 경화제 전량 중의 반응기의 몰수에 대한, 상기 플럭스 화합물 전량 중의 상기 산기의 몰수의 비가 0.01~4.8이 되도록, 상기 경화제 및 상기 플럭스 화합물을 배합하는, 반도체용 접착제의 제조 방법.
  15. 청구항 14에 있어서,
    상기 플럭스 화합물이, 모노카복실산, 다이카복실산 및 트라이카복실산으로 이루어지는 군으로부터 선택되는 적어도 1종을 포함하고,
    상기 공정에서는, 상기 경화제 전량 중의 상기 반응기의 몰수에 대한, 상기 모노카복실산의 몰수의 비가 0.01~4.8이 되며, 상기 경화제 전량 중의 상기 반응기의 몰수에 대한, 상기 다이카복실산의 몰수의 비가 0.01~2.4가 되고, 상기 경화제 전량 중의 상기 반응기의 몰수에 대한, 상기 트라이카복실산의 몰수의 비가 0.01~1.6이 되도록, 상기 경화제 및 상기 플럭스 화합물을 배합하는, 반도체용 접착제의 제조 방법.
  16. 청구항 14 또는 청구항 15에 있어서,
    상기 열가소성 수지의 중량 평균 분자량이, 10000 이상인, 반도체용 접착제의 제조 방법.
  17. 청구항 14 내지 청구항 16 중 어느 한 항에 있어서,
    상기 열가소성 수지의 배합량이, 상기 반도체용 접착제의 고형분 전량을 기준으로 하여, 1~30질량%인, 반도체용 접착제의 제조 방법.
  18. 청구항 14 내지 청구항 17 중 어느 한 항에 있어서,
    상기 경화제가, 아민계 경화제를 포함하는, 반도체용 접착제의 제조 방법.
  19. 청구항 14 내지 청구항 18 중 어느 한 항에 있어서,
    상기 경화제가, 이미다졸계 경화제를 포함하는, 반도체용 접착제의 제조 방법.
  20. 청구항 14 내지 청구항 19 중 어느 한 항에 있어서,
    상기 경화제의 배합량이, 상기 반도체용 접착제의 고형분 전량을 기준으로 하여, 2.3질량% 이하인, 반도체용 접착제의 제조 방법.
  21. 청구항 14 내지 청구항 20 중 어느 한 항에 있어서,
    상기 플럭스 화합물의 융점이, 25~230℃인, 반도체용 접착제의 제조 방법.
  22. 청구항 14 내지 청구항 21 중 어느 한 항에 있어서,
    상기 열경화성 수지가, 에폭시 수지를 함유하는, 반도체용 접착제의 제조 방법.
  23. 청구항 14 내지 청구항 22 중 어느 한 항에 있어서,
    상기 열경화성 수지가, 35℃에서 액상인 에폭시 수지를 실질적으로 함유하지 않는, 반도체용 접착제의 제조 방법.
  24. 청구항 14 내지 청구항 23 중 어느 한 항에 있어서,
    상기 열가소성 수지와, 상기 열경화성 수지와, 상기 경화제와, 상기 플럭스 화합물을 포함하는 혼합물을 필름상으로 성형하는 공정을 더 구비하는, 반도체용 접착제의 제조 방법.
  25. 반도체 칩 및 배선 회로 기판의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치, 또는, 복수의 반도체 칩의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치의 제조 방법으로서, 청구항 1 내지 청구항 13 중 어느 한 항에 기재된 반도체용 접착제를, 열을 가함으로써 경화시키고, 경화된 상기 반도체용 접착제에 의하여 상기 접속부의 적어도 일부를 밀봉하는 밀봉 공정을 구비하는, 반도체 장치의 제조 방법.
  26. 청구항 25에 있어서,
    상기 밀봉 공정 전에,
    스테이지 상에 복수의 반도체 칩을 배치하는 공정과,
    상기 스테이지를 60~155℃로 가열하면서, 상기 스테이지 상에 배치된 상기 복수의 반도체 칩의 각각의 위에, 상기 반도체용 접착제를 개재하여 다른 반도체 칩을 순차 배치하고, 상기 반도체 칩, 상기 반도체용 접착제 및 상기 다른 반도체 칩을 가지며 이들이 이 순서로 적층되어 이루어지는 적층체를 복수 얻는 가고정 공정을 더 구비하는, 반도체 장치의 제조 방법.
  27. 청구항 25에 있어서,
    상기 밀봉 공정 전에,
    스테이지 상에 배선 회로 기판 또는 반도체 웨이퍼를 배치하는 공정과,
    상기 스테이지를 60~155℃로 가열하면서, 상기 스테이지 상에 배치된 상기 배선 회로 기판 또는 반도체 웨이퍼 상에, 상기 반도체용 접착제를 개재하여 복수의 반도체 칩을 순차 배치하고, 상기 배선 회로 기판, 상기 반도체용 접착제 및 복수의 상기 반도체 칩을 가지며 이들이 이 순서로 적층되어 이루어지는 적층체, 또는, 상기 반도체 웨이퍼, 상기 반도체용 접착제 및 복수의 상기 반도체 칩을 가지며 이들이 이 순서로 적층되어 이루어지는 적층체를 얻는 가고정 공정을 더 구비하는, 반도체 장치의 제조 방법.
  28. 접속부를 갖는 반도체 칩과, 접속부를 갖는 배선 회로 기판을 구비하고, 상기 반도체 칩의 접속부와 상기 배선 회로 기판의 접속부가 서로 전기적으로 접속된 반도체 장치, 또는,
    접속부를 갖는 복수의 반도체 칩을 구비하며, 각각의 상기 반도체 칩의 접속부가 서로 전기적으로 접속된 반도체 장치로서,
    상기 접속부의 적어도 일부가, 청구항 1 내지 청구항 13 중 어느 한 항에 기재된 반도체용 접착제의 경화물에 의하여 밀봉되어 있는, 반도체 장치.
KR1020227012123A 2019-09-30 2020-09-16 반도체용 접착제 및 그 제조 방법, 및, 반도체 장치 및 그 제조 방법 KR20220073764A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019038631 2019-09-30
JPPCT/JP2019/038631 2019-09-30
PCT/JP2020/035123 WO2021065518A1 (ja) 2019-09-30 2020-09-16 半導体用接着剤及びその製造方法、並びに、半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
KR20220073764A true KR20220073764A (ko) 2022-06-03

Family

ID=75338031

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020227006780A KR20220070426A (ko) 2019-09-30 2020-09-16 반도체용 접착제, 반도체용 접착제 시트, 및 반도체 장치의 제조 방법
KR1020227012123A KR20220073764A (ko) 2019-09-30 2020-09-16 반도체용 접착제 및 그 제조 방법, 및, 반도체 장치 및 그 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020227006780A KR20220070426A (ko) 2019-09-30 2020-09-16 반도체용 접착제, 반도체용 접착제 시트, 및 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (1) US20220352116A1 (ko)
JP (2) JPWO2021065518A1 (ko)
KR (2) KR20220070426A (ko)
CN (4) CN114555748A (ko)
TW (2) TW202115149A (ko)
WO (2) WO2021065518A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230166071A (ko) * 2021-03-30 2023-12-06 가부시끼가이샤 레조낙 반도체용 접착제, 반도체용 접착제 시트, 및 반도체장치의 제조 방법
WO2024053232A1 (ja) * 2022-09-05 2024-03-14 株式会社レゾナック 積層フィルム及び半導体装置の製造方法
TWI818806B (zh) * 2022-11-18 2023-10-11 力晶積成電子製造股份有限公司 晶圓接合方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294382A (ja) 2007-04-27 2008-12-04 Sumitomo Bakelite Co Ltd 半導体ウエハーの接合方法および半導体装置の製造方法
WO2013125086A1 (ja) 2012-02-24 2013-08-29 日立化成株式会社 半導体用接着剤、フラックス剤、半導体装置の製造方法及び半導体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3026204B1 (ja) 1998-09-25 2000-03-27 セイコーインスツルメンツ株式会社 ベアチップ実装方法
JP2001152107A (ja) * 1999-11-25 2001-06-05 Hitachi Chem Co Ltd 積層接着フィルム、半導体チップ搭載用基板及び半導体装置
JP4438973B2 (ja) 2000-05-23 2010-03-24 アムコア テクノロジー，インコーポレイテッド シート状樹脂組成物及びそれを用いた半導体装置の製造方法
JP3735059B2 (ja) 2001-11-06 2006-01-11 住友ベークライト株式会社 接着フィルム、それを用いた半導体パッケージまたは半導体装置、および半導体パッケージまたは半導体装置の製造方法
TWI290365B (en) * 2002-10-15 2007-11-21 United Test Ct Inc Stacked flip-chip package
JP4170839B2 (ja) 2003-07-11 2008-10-22 日東電工株式会社 積層シート
JP2008001760A (ja) * 2006-06-20 2008-01-10 Daicel Chem Ind Ltd 接着性樹脂組成物
JP4318743B1 (ja) * 2008-10-07 2009-08-26 昭和高分子株式会社 紫外線硬化型再剥離性粘着剤組成物及びこれを用いた粘着シート
JP2010132840A (ja) * 2008-12-08 2010-06-17 Asahi Kasei E-Materials Corp 接着シート用エポキシ樹脂組成物
JP2010140981A (ja) * 2008-12-10 2010-06-24 Elpida Memory Inc チップ構造、チップ積層構造、半導体パッケージ構造、およびメモリ。
JP5714216B2 (ja) * 2009-02-10 2015-05-07 Dic株式会社 エポキシ樹脂組成物、その硬化物、エポキシ樹脂、その製造方法、半導体封止材料、及び半導体装置
CN103249559B (zh) * 2010-11-18 2015-08-05 日立化成株式会社 半导体密封填充用膜状树脂组合物、半导体装置的制造方法和半导体装置
KR101397699B1 (ko) * 2011-12-21 2014-05-22 제일모직주식회사 반도체용 접착 조성물, 이를 포함하는 접착 필름 및 이를 이용한 반도체 패키지
US20150037575A1 (en) * 2012-03-30 2015-02-05 Showa Denko K.K. Curable heat radiation composition
KR101799820B1 (ko) * 2013-04-02 2017-11-21 쇼와 덴코 가부시키가이샤 도전성 접착제, 이방성 도전 필름 및 그들을 사용한 전자 기기
KR102319292B1 (ko) * 2014-10-10 2021-11-01 나믹스 가부시끼가이샤 열경화성 수지 조성물 및 그의 제조 방법
JP2016139757A (ja) * 2015-01-29 2016-08-04 日立化成株式会社 接着剤組成物、回路部材接続用接着剤シート及び半導体装置の製造方法
JP6827851B2 (ja) * 2017-03-08 2021-02-10 リンテック株式会社 回路部材接続用シートおよび半導体装置の製造方法
KR102412246B1 (ko) * 2017-06-07 2022-06-23 쇼와덴코머티리얼즈가부시끼가이샤 반도체용 필름형 접착제, 반도체 장치의 제조 방법 및 반도체 장치
TWI818911B (zh) * 2017-06-21 2023-10-21 日商力森諾科股份有限公司 半導體用接著劑、半導體裝置的製造方法及半導體裝置
JP2019019248A (ja) * 2017-07-19 2019-02-07 住友ベークライト株式会社 熱硬化性樹脂組成物

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294382A (ja) 2007-04-27 2008-12-04 Sumitomo Bakelite Co Ltd 半導体ウエハーの接合方法および半導体装置の製造方法
WO2013125086A1 (ja) 2012-02-24 2013-08-29 日立化成株式会社 半導体用接着剤、フラックス剤、半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
JPWO2021065518A1 (ko) 2021-04-08
CN114450374A (zh) 2022-05-06
WO2021065518A1 (ja) 2021-04-08
CN117070169A (zh) 2023-11-17
JPWO2021065517A1 (ko) 2021-04-08
US20220352116A1 (en) 2022-11-03
KR20220070426A (ko) 2022-05-31
TW202122545A (zh) 2021-06-16
CN117701208A (zh) 2024-03-15
TW202115149A (zh) 2021-04-16
WO2021065517A1 (ja) 2021-04-08
CN114555748A (zh) 2022-05-27

Similar Documents

Publication Publication Date Title
JP5900602B2 (ja) 半導体用接着剤、フラックス剤、半導体装置の製造方法及び半導体装置
JP5958529B2 (ja) 半導体装置及びその製造方法
JP5915727B2 (ja) 半導体装置及びその製造方法
KR20220073764A (ko) 반도체용 접착제 및 그 제조 방법, 및, 반도체 장치 및 그 제조 방법
TW202219220A (zh) 半導體用接著劑、以及半導體裝置及其製造方法
JP7196839B2 (ja) 半導体用フィルム状接着剤、基材付きフィルム状接着剤、半導体用フィルム状接着剤の製造方法、半導体装置の製造方法及び半導体装置
JP5867584B2 (ja) 半導体用接着剤及び半導体装置の製造方法
JP7172167B2 (ja) 半導体装置の製造方法、及びそれに用いられる半導体用接着剤
WO2022059640A1 (ja) 半導体用接着剤、並びに、半導体装置及びその製造方法
JP2019175898A (ja) 半導体装置の製造方法
WO2022059639A1 (ja) 半導体用接着剤、並びに、半導体装置及びその製造方法
JP2019125691A (ja) 半導体装置の製造方法及び半導体用接着剤
JP7384171B2 (ja) 半導体用フィルム状接着剤、半導体装置及びその製造方法
JP7248007B2 (ja) 半導体用接着剤及びそれを用いた半導体装置の製造方法
WO2022102181A1 (ja) 半導体装置の製造方法及びこれに用いられる接着剤