JP7296582B2 - 電子部品、電子部品の製造方法、実装構造体及び実装構造体の製造方法 - Google Patents

電子部品、電子部品の製造方法、実装構造体及び実装構造体の製造方法 Download PDF

Info

Publication number
JP7296582B2
JP7296582B2 JP2019173516A JP2019173516A JP7296582B2 JP 7296582 B2 JP7296582 B2 JP 7296582B2 JP 2019173516 A JP2019173516 A JP 2019173516A JP 2019173516 A JP2019173516 A JP 2019173516A JP 7296582 B2 JP7296582 B2 JP 7296582B2
Authority
JP
Japan
Prior art keywords
electronic component
reinforcing
solder ball
conductor
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019173516A
Other languages
English (en)
Other versions
JP2021052072A (ja
Inventor
繁 山津
敦史 山口
翔平 眞田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2019173516A priority Critical patent/JP7296582B2/ja
Priority to PCT/JP2020/032408 priority patent/WO2021059851A1/ja
Priority to CN202080063532.3A priority patent/CN114375494A/zh
Publication of JP2021052072A publication Critical patent/JP2021052072A/ja
Application granted granted Critical
Publication of JP7296582B2 publication Critical patent/JP7296582B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/11013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the bump connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence

Description

本開示は、一般に電子部品、電子部品の製造方法、実装構造体及び実装構造体の製造方法に関する。より詳細には、本開示は、半導体チップなどの電子部品、電子部品の製造方法、電子部品を実装した実装構造体及び実装構造体の製造方法に関する。
特許文献１には、実装構造体が記載されている。この実装構造体は、半導体素子が２１７℃以上の融点を有する第１のはんだにより接合されている第１の実装基板を第２の基板上に実装した実装構造体である。また、この実装構造体は、第１の実装基板を第２の基板に接合する複数からなる接合部と、各接合部の各々の周囲に形成された補強部材とを備えている。前記接合部は、はんだより構成されており、前記補強部材は、樹脂により構成されている。そして、前記接合部を前記補強部材で補強することにより、実装構造体の落下信頼性及び温度サイクル特性を高くしようとしている。
国際公開第２０１２／１３７４５７号
特許文献１のような実装構造体において、はんだで形成される接合部（はんだボール）の表面に凹みが生じることがあった。この場合、接合部を他の部材（例えば、回路基板等）の導体部に接続する際に接続しにくい場合があった。
本開示は、はんだボールの表面に凹みが生じにくい電子部品を提供することを目的とする。
また本開示は、電子部品を備える実装構造体、電子部品の製造方法及び実装構造体の製造方法を提供することを目的とする。
本開示の一態様に係る電子部品は、電子部品本体と、前記電子部品本体に形成された導体と、複数のはんだボールと、複数の補強部と、を備える。前記複数のはんだボールは、前記導体上に配置され、前記導体と電気的に接続されている。前記複数の補強部は、前記導体と前記各はんだボールとの各々の接合部分の少なくとも一部を覆う。前記複数の補強部のうちの少なくとも１つは、前記電子部品本体の表面からの高さが部分的に異なっている。
本開示の一態様に係る電子部品の製造方法は、電子部品本体に形成された導体にはんだボールを接触させる工程と、前記はんだボールと前記導体との接触部分の少なくとも一部を覆って未硬化樹脂材料を配置する工程と、を備える。前記はんだボールの融点が前記未硬化樹脂材料の硬化開始温度よりも低い。
本開示の一態様に係る実装構造体は、前記電子部品を基材に実装している。
本開示の一態様に係る実装構造体の製造方法は、前記電子部品のはんだボールを溶融させて基材に接合する。
本開示によれば、はんだボールの表面に凹みが生じにくい、という利点がある。
図１は、本開示に係る実装構造体の一実施形態を示す断面図である。 図２は、本開示に係る電子部品の一実施形態を示す一部の断面図である。 図３Ａ～Ｃは、本開示に係る電子部品の製造方法の一実施形態を示す一部の断面図である。 図４は、本開示に係る電子部品の製造方法において、リフロー工程の温度プロファイルと未硬化樹脂材料の粘度変化とを示すグラフである。 図５は、本開示に係る電子部品の他の一実施形態を示す一部の断面図である。
（実施形態）
（１）概要
本実施形態に係る電子部品３は、電子部品本体３３と、電子部品本体３３に形成された導体３１と、複数のはんだボール３０と、複数の補強部４と、を備える。複数のはんだボール３０は、導体３１上に配置され、導体３１と電気的に接続されている。複数の補強部４は、導体３１と各はんだボール３０との各々の接合部分２０の少なくとも一部を覆う。複数の補強部４のうちの少なくとも１つは、電子部品本体３３の表面からの高さが部分的に異なっている。
本実施形態に係る電子部品３は、電子部品本体３３の表面からの高さが部分的に異なっている補強部４で少なくとも一部が覆われているはんだボール３０の表面に凹みが生じにくい。すなわち、電子部品本体３３の表面からの高さが部分的に異なっている補強部４で少なくとも一部が覆われているはんだボール３０の表面が、球体の表面のように、滑らかになりやすく、歪な形状のはんだボール３０がほとんど無くなる。これは、はんだボール３０が溶融して導体３１に接合する際に、補強部４から溶融したはんだボール３０にかかる力が不均一となり、溶融したはんだボール３０の流動性が向上する。つまり、補強部４に高さに差を生じさせると、溶融したはんだボール３０が片側に回りやすくなって球形になりやすい。したがって、溶融したはんだボール３０が表面張力で滑らかな面を保った状態で固化することになり、表面に凹凸が少ないはんだボール３０を有する電子部品３が得ることができる。
そして、本実施形態に係る実装構造体１は、電子部品本体３３の表面からの高さが部分的に異なっている補強部４を有し、表面に凹凸が少ないはんだボール３０を有する上記のような電子部品３を基材２に実装している。したがって、電子部品３のはんだボール３０を基材２に接合するにあたって、はんだボール３０の表面の凹みによる接続不良を少なくすることができる。また電子部品本体３３の表面からの高さが部分的に異なっている補強部４から溶融したはんだボール３０にかかる力が不均一となり、溶融したはんだボール３０の流動性が向上する。よって、実装構造体１は、接続信頼性及びヒートサイクル信頼性が向上し、モバイル機器に好適に使用することができ、モバイル機器よりも高信頼性が要求される車載用機器にも適用することができる。
（２）詳細
（２．１）電子部品
図１に示すように、本実施形態に係る電子部品３は、電子部品本体３３と、電子部品本体３３に形成された導体３１と、複数のはんだボール３０と、複数の補強部４と、を備える。
電子部品３としては、半導体チップ又はインターポーザーなどを例示することができる。電子部品３が半導体チップの場合は、例えば、表面実装型の半導体チップである。半導体チップは、特に限定されないが、例えば、ＢＧＡ（ボール・グリッド・アレイ）、ＷＬＰ（ウェハーレベルパッケージ）等である。電子部品３がＷＬＰである場合には、電子部品本体３３は、例えば、再配線層が設けられたシリコン基板を含む。電子部品３がＢＧＡである場合には、電子部品本体３３は、例えば、基板上に実装されたダイを封止樹脂で封止して構成されるパッケージを含む。電子部品３がインターポーザーの場合は、電子部品本体３３はプリント配線板等の回路基板である。
導体３１は、電子部品本体３３の表面に形成されており、このため導体３１は、電子部品本体３３の表面で外部に露出している。導体３１は、例えば、電子部品３がＷＬＰである場合には、再配線層と電気的に接続されたピラーである。導体３１は、例えば、電子部品３がＢＧＡである場合には、ダイと電気的に接続された電極パッドである。電子部品本体３３及び導体３１の構造は前記に限られず、電子部品３の種類に応じた適宜の構造であればよい。
複数のはんだボール３０は、各々、導体３１上に配置され、導体３１と電気的に接続されている。このため、はんだボール３０と導体３１との間には接合部分（継目）２０が形成されている。はんだボール３０は、特に限定されないが、例えばＳＡＣはんだ製であってもよく、錫ビスマス系（Ｓｎ－Ｂｉ系）のはんだ製であってもよい。Ｓｎ－Ｂｉ系のはんだは、Ｓｎ及びＢｉに加えて、Ａｇ、Ｎｉ、Ｆｅ、Ｇｅ、Ｃｕ及びＩｎよりなる群から選択される少なくとも１種の材料を含有してもよい。Ｓｎ－Ｂｉ系はんだの機械的な性能向上のためには、Ｓｎ－Ｂｉ系はんだは、Ａｇ、Ｎｉ、Ｆｅ及びＧｅからなる群から選択される少なくとも一種の材料を含有することが好ましい。
複数の補強部（フィレット）４は、各々、導体３１と各はんだボール３０との接合部分２０の少なくとも一部を覆う。すなわち、複数の補強部４は、各々、はんだボール３０の一つずつに対応して設けられている。また各補強部４は、対応する各はんだボール３０と導体３１との接合部分２０の少なくとも一部を覆っている。そのため、補強部４によって、はんだボール３０と導体３１との接合部分２０を補強することができ、電子部品３の接続信頼性を向上させることができる。ここで、導体３１と各はんだボール３０との接合部分２０の一部を覆うだけでもよいが、導体３１と各はんだボール３０との接合部分２０の全部を覆うことが好ましい。これにより、はんだボール３０と導体３１との接合部分２０を補強しやすい。接合部分２０は、はんだボール３０の中心３５を通り、電子部品本体３３の表面に垂直な方向を軸とするはんだボール３０の周方向において、全周にわたって露出している。したがって、接合部分２０の露出部分の一部又は全部が補強部４によって覆われている。
複数の補強部４のうちの少なくとも１つは、電子部品本体３３の表面からの高さが部分的に異なっている。ここで、補強部４の高さは、補強部４の頂部（先端部）４３１，４４１と、はんだボール３０の中心を通る断面を想定し、この断面において、電子部品本体３３の表面に対して垂直な線の長さである。したがって、補強部４は、はんだボール３０の中心を通り、電子部品本体３３の表面に垂直な方向を軸とするはんだボール３０の周方向において、高さが一定はなく、高い部分と低い部分とを有している。
本実施形態に係る電子部品３は、電子部品本体３３の表面からの高さが部分的に異なっている補強部４の高さは、はんだボール３０の高さの５％以上８０％以下である。補強部４の高さが、はんだボール３０の高さの５％未満であると、接合部分２０の補強が低下する可能性がある。補強部４の高さが、はんだボール３０の高さの８０％を超えると、電子部品３をはんだボール３０により他部材に実装する際に、補強部４が他部材の表面にあたってしにくい場合がある。補強部４の高さは、はんだボール３０の高さの１０％以上７０％以下であることが好ましく、更に好ましくは、はんだボール３０の高さの２０％以上６０％以下である。
本実施形態に係る電子部品３は、補強部４の最も高い部分４３と最も低い部分４４との差が、はんだボール３０の高さの２％以上７５％以下である。補強部４の最も高い部分４３と最も低い部分４４との差が、はんだボール３０の高さの２％未満であると、溶融したはんだボール３０の流動性が低下し、表面に凹凸が少ないはんだボール３０を得にくくなる。補強部４の最も高い部分４３と最も低い部分４４との差が、はんだボール３０の高さの７５％を超えると、最も高い部分４３が高すぎたり、又は最も低い部分４４が低すぎたりして、接合部分２０の補強性能が低下したり、又は電子部品３を他部材へ実装しにくくなったりすることがある。なお、図３Ｃに示すように、はんだボール３０の高さＨＢは、はんだボール３０の頂部と、はんだボール３０の中心３５を通る断面を想定し、この断面において、電子部品本体３３の表面に対して垂直な線の長さである。補強部４の最も高い部分４３の高さＨＨは、補強部４の最も高い部分４３の頂部４３１とはんだボール３０の中心３５を通る断面を想定し、この断面において、電子部品本体３３の表面に対して垂直な線の長さである。また補強部４の最も低い部分４４の高さＨＬは、補強部４の最も低い部分４４の頂部４４１とはんだボール３０の中心３５を通る断面を想定し、この断面において、電子部品本体３３の表面に対して垂直な線の長さである。
補強部４は、樹脂を含む未硬化樹脂材料の硬化物である。樹脂としては熱硬化性樹脂又は光硬化性樹脂を含んでいてもよい。例えば、未硬化樹脂材料は、エポキシ樹脂と、フェノール樹脂と、ベンゾオキサジン化合物とを含むことができる。さらに未硬化樹脂材料は、活性剤を含むことが好ましい。
図２に示すように、本実施形態に係る電子部品３において、複数のはんだボール３０は、第一のはんだボール３０１と、第二のはんだボール３０２と、を含む。例えば、電子部品本体３３はその表面と垂直な方向から見て、四角形状に形成されており、複数のはんだボール３０は、電子部品本体３３の各辺と平行な方向に並べて設けられている。第一のはんだボール３０１は、電子部品本体３３の中心から見て、第二のはんだボール３０２よりも電子部品本体３３の端部３３１側に位置している。すなわち、第一のはんだボール３０１は、第二のはんだボール３０２よりも外側に位置している。逆に、第二のはんだボール３０２は、第一のはんだボール３０１よりも電子部品本体３３の中心の方（内側）に位置している。
本実施形態に係る電子部品３において、複数の補強部４は、第一の補強部４１と、第二の補強部４２と、を含む。つまり、第一の補強部４１は第一のはんだボール３０１に対応して設けられている。第二の補強部４２は第二のはんだボール３０２に対応して設けられている。そして、第一の補強部４１は、導体３１と第一のはんだボール３０１との接合部分２０の少なくとも一部を覆っている。つまり、導体３１と第一のはんだボール３０１との接合部分２０の露出部分の一部又は全部が第一の補強部４１によって覆われている。また第二の補強部４２は、導体３１と第二のはんだボール３０２との接合部分２０の少なくとも一部を覆っている。つまり、導体３１と第二のはんだボール３０２との接合部分２０の露出部分の一部又は全部が第二の補強部４２によって覆われている。したがって、本実施形態に係る電子部品３は、電子部品本体３３の中心から見て、第一の補強部４１は、第二の補強部４２よりも電子部品本体３３の端部３３１側に位置している。
そして、本実施形態に係る電子部品３において、第一の補強部４１は、第二の補強部４２よりも高い部分を有している。これにより、電子部品本体３３の端部３３１側（外側）に近いはんだボール３０（３０１）ほど、はんだボール３０の表面に凹凸が生じにくい。
（２．２）電子部品の製造方法
図３Ａ～Ｃに本実施形態に係る電子部品３の製造方法を示す。本実施形態に係る電子部品３の製造方法は、電子部品本体３３に形成された導体３１にはんだボール３０を接触させる工程を備える。また本実施形態に係る電子部品３の製造方法は、はんだボール３０と導体３１との接触部分の少なくとも一部を覆って未硬化樹脂材料４５を配置する工程を備える。
まず、導体３１を備える電子部品本体３３を用意して、導体３１を覆うように未硬化樹脂材料４５を配置する（図３Ａ参照）。未硬化樹脂材料４５を配置する方法は、特に限定されないが、例えば、インクジェット法等の印刷法、転写等の方法によって行うことができる。
次に、はんだボール３０が未硬化樹脂材料４５と接するように、導体３１の上方にはんだボール３０を配置する（図３Ｂ参照）。次に、図３Ｂに示す状態で、はんだボール３０及び未硬化樹脂材料４５を加熱する。加熱方法は特に限定されないが、例えばリフロー炉による加熱を採用することができる。この場合、例えば図４に示すようなリフロープロファイルに沿って、はんだボール３０及び未硬化樹脂材料４５を加熱することができる。
次に、図３Ｃに示すように、未硬化樹脂材料４５が熱硬化することにより、補強部４が形成される。また溶融したはんだボール３０が導体３１に接触した状態で導体３１に接触し、この後、溶融したはんだボール３０が固化して導体３１に接合される。
本実施形態に係る電子部品３の製造方法において、はんだボール３０の融点が未硬化樹脂材料４５の硬化開始温度よりも低い。すなわち、はんだボール３０が溶融するまでは、未硬化樹脂材料４５が低粘度で維持される。またはんだボール３０の溶融が開始されても、すぐには未硬化樹脂材料４５の粘度が上がらず、しばらくしてから粘度が急上昇する。このため、導体３１とはんだボール３０との接合部分２０を、未硬化樹脂材料４５で覆ってから、未硬化樹脂材料４５を硬化させることができる。それにより、導体３１とはんだボール３０とが良好に接続することができる。そのため、導体３１とはんだボール３０との導通不良を抑制することができる。また、導体３１とはんだボール３０との接合部分２０を未硬化樹脂材料４５の硬化物（補強部４）で覆うことができる。そのため、導体３１とはんだボール３０との接合部分２０を補強部４で補強することができる。
図４に、本実施形態に係る電子部品３の製造方法における、リフロー工程の温度プロファイルと未硬化樹脂材料の粘度変化とを示している。図４のグラフにおいて、実線は加熱温度を示し、破線は未硬化樹脂材料４５の粘度を示す。図中の点Ｘは、未硬化樹脂材料４５の硬化反応開始であり、SAC半田融点以上（≧220℃）である。図中の点Ｙは、硬化完了SAC半田融点以上（≦220℃）である。「Zone1」では、未硬化樹脂材料４５は低粘度を保ち、はんだボール３０が溶けるまでは増粘しない。また「Zone2」では、はんだボール３０には、迅速な酸化膜除去が生じて、セルフアライメントを阻害しない程度の低粘度になる。そして、「Zone3」では、はんだボール３０の融点以下で迅速に硬化反応が進む。
未硬化樹脂材料４５は、エポキシ樹脂と、フェノール樹脂と、ベンゾオキサジン化合物とを含むことができる。さらに未硬化樹脂材料は、活性剤を含むことが好ましい。
エポキシ樹脂は、常温で液状であることが好ましい。この場合、未硬化樹脂材料４５において、エポキシ樹脂と、他の成分とを混合しやすくすることができる。なお、常温で液状であるとは、大気圧下、かつ、周囲の温度が５℃以上２８℃以下（特に２０℃前後）の状態において、流動性を有することを意味する。エポキシ樹脂が常温で液状であるためには、エポキシ樹脂に常温で液状の成分のみが含まれていてもよく、エポキシ樹脂に常温で液状の成分と常温で液状でない成分とが含まれていてもよく、反応性希釈剤、溶剤等によってエポキシ樹脂が常温で液状となっていてもよい。
フェノール樹脂は、フェノール性水酸基を有する化合物である。このフェノール性水酸基は、エポキシ樹脂のエポキシ基と反応することができる。
ベンゾオキサジン化合物は、ジヒドロベンゾオキサジン環を含有する化合物である。ベンゾオキサジン化合物は、原材料の種類によって、種々の構造を有する。ベンゾオキサジン化合物は、例えば、各種のフェノール、アミンおよびホルムアルデヒド等から合成することができる。
活性剤は、融点が１３０℃以上２２０℃以下である有機酸、及び融点が１３０℃以上２２０℃以下であるアミンのうち少なくとも一方を含むことが好ましい。この場合、活性剤によってエポキシ樹脂の硬化反応が促進されにくくすることができる。また、融点が２００℃付近または２００℃以上であるはんだを使用する場合であっても、はんだを溶融させる前に、はんだボールの酸化皮膜を除去することができる。また、はんだボールの溶融前に有機酸又はアミンが溶融されることで、はんだ溶融前において、未硬化樹脂材料４５を低粘度化することができ、未硬化樹脂材料４５の濡れ性を向上させることができる。
そして、本実施形態に係る電子部品３のように、複数の補強部４のうちの少なくとも１つは、電子部品本体３３の表面からの高さが部分的に異なっているが、このような補強部４を形成するにあたっては、電子部品本体３３を部分的に反らせたり又は電子部品本体３３全体を傾けたりして未硬化樹脂材料４５の流れをコントロールする。これにより、未硬化樹脂材料４５が部分的に偏った状態で硬化し、電子部品本体３３の表面からの高さが部分的に異なる補強部４を形成することができる。したがって、第一の補強部４１も、電子部品本体３３を部分的に反らせたり又は電子部品本体３３全体を傾けたりして未硬化樹脂材料４５の流れをコントロールして形成することができる。電子部品本体３３を部分的に反らせる場合、電子部品本体３３の真ん中を凸にしたり凹にしたりすることができる。
（２．３）実装構造体
図１に示すように、本実施形態に係る実装構造体１は、電子部品３を基材２に実装している。基材２は、表面に導体２１を有している。この導体２１の表面に電子部品３のはんだボール３０が接合されている。基材２は、回路基板等であって、例えば、マザー基板、パッケージ基板又はインターポーザー基板である。回路基板は、例えば、ガラスエポキシ製、ポリイミド製、ポリエステル製、セラミック製などの絶縁基板である。電子部品３は、本実施形態に係る電子部品であって、例えば、半導体チップである。より具体的には、電子部品３は、例えばＢＧＡ（ボール・グリッド・アレイ）、ＬＧＡ（ランド・グリッド・アレイ）、又はＣＳＰ（チップ・サイズ・パッケージ）などの、フリップチップ型のチップである。電子部品３は、ＰｏＰ（パッケージ・オン・パッケージ）型のチップであってもよい。したがって、実装構造体１は、半導体パッケージなどとして形成されている。
（２．４）実装構造体の製造方法
本実施形態に係る実装構造体１の製造方法は、電子部品３のはんだボール３０を溶融させて基材２に接合する。すなわち、まず、導体２１を備える基材２を用意する。次に、はんだボール３０を備える電子部品３を用意する。そして、はんだボール３０を導体２１に接触させた状態で、はんだボール３０を加熱する。加熱方法は特に限定されないが、例えば、リフロー炉による加熱を採用することができる。これにより、電子部品３のはんだボール３０を溶融させて基材２に接触させ、その後、冷却してはんだボール３０を固化することによって、導体２１とはんだボール３０とを接合する。
（３）変形例
実施形態は、本開示の様々な実施形態の一つに過ぎない。実施形態は、本開示の目的を達成できれば、設計等に応じて種々の変更が可能である。
上記実施形態では、第一の補強部４１の外側の部分（電子部品本体３３の端部３３１側の部分）が高さの高い部分４３として形成したが、これに限られない。例えば、図５に示すように、第一の補強部４１の内側の部分（電子部品本体３３の中心側の部分）が高さの高い部分４３として形成してもよい。この場合、第一の補強部４１の外側の部分が高さの低い部分４４として形成される。
１．未硬化樹脂材料の調製
以下の成分を使用して未硬化樹脂材料を調整した。
・エポキシ樹脂（ＥＰＩＣＬＯＮ８３５ＬＶ）：２５℃で液状のビスフェノールＦ型エポキシ樹脂、エポキシ当量１６０～１７０、２５℃での粘度２０００～２５００ｍＰａ・ｓ、ＤＩＣ株式会社製、品名ＥＰＩＣＬＯＮ８３５ＬＶ。
・フェノール樹脂（ＭＥＨ８０００Ｈ）：２５℃で液状のフェノール樹脂、２５℃の粘度１５００～３５００ｍＰａ・ｓ、明和化成株式会社製、品番ＭＥＨ－８０００Ｈ。
・ベンゾオキサジン化合物（Ｐ－ｄ）：ｐ－ｄ型ベンゾオキサジン化合物、四国化成株式会社製。
・活性剤（アジピン酸）：アジピン酸、融点１５２～１５５℃、東京化成工業株式会社製。
そして、エポキシ樹脂２０重量部と、フェノール樹脂３５重量部と、ベンゾオキサジン化合物３５重量部と、活性剤１０重量部とを配合して未硬化樹脂材料を調整した。
また電子部品本体３３の導体３１にはんだボール３０を接合し、上記未硬化樹脂材料４５からなる補強部４を形成して半導体チップ（電子部品３）を作成した。
２．評価
（１）はんだボール形状
はんだボール形状を電子顕微鏡等で確認した。そして、以下の評価をした。
〇：凹みの深さが２μｍ以下のもの。
△：凹みの深さが５.０μｍ以上１０μｍ未満のもの
×：凹みの深さが１０μｍ以上のもの。
（２）２次実装性
半導体チップを基板に実装したときの電気的な抵抗値を測定した。そして、以下の評価をした。
〇：抵抗値が５Ω未満のもの。
△：抵抗値が５Ω以上１０Ω未満のもの。
×：抵抗値が１０Ω以上のもの。
（３）実装後信頼性
上記未硬化樹脂材料の代わりに、フラックスを用いてはんだボール３０を接合した場合とヒートサイクル試験の結果を比較した。そして、以下の評価をした。
◎：フラックスと比較して２倍以上のもの。
〇：フラックスと比較して信頼性が３０％以上良化したもの。
△：フラックスと同等のもの。
×：フラックスよりも悪化したもの。
（４）総合判定
〇：上記（１）～（３）のすべて〇のもの。
△：上記（１）～（３）の１個でも△があるもの。
×：上記（１）～（３）の１個でも×があるもの。
Figure 0007296582000001
（まとめ）
以上説明したように、第１の態様に係る電子部品（３）は、電子部品本体（３３）と、電子部品本体（３３）に形成された導体（３１）と、複数のはんだボール（３０）と、複数の補強部（４）と、を備える。複数のはんだボール（３０）は、導体（３１）上に配置され、導体（３１）と電気的に接続されている。複数の補強部（４）は、導体（３１）と各はんだボール（３０）との接合部分（２０）の少なくとも一部を覆う。複数の補強部（４）のうちの少なくとも１つは、電子部品本体（３３）の表面からの高さが部分的に異なっている。
第１の態様によれば、溶融したはんだボール（３０）の流動性が良好となり、固化後のはんだボール（３０）の表面に凹みが生じにくい、という利点がある。
第２の態様に係る電子部品（３）は、第１の態様において、複数のはんだボール（３０）は、第一のはんだボール（３０１）と、第二のはんだボール（３０２）と、を含む。複数の補強部（４）は、導体（３１）と第一のはんだボール（３０１）との接合部分（２０）の少なくとも一部を覆う第一の補強部（４１）と、導体（３１）と第二のはんだボール（３０２）との接合部分（２０）の少なくとも一部を覆う第二の補強部（４２）と、を含む。第一の補強部（４１）は、第二の補強部（４２）よりも高い部分を有している。
第２の態様によれば、第一の補強部（４１）の第二の補強部（４２）よりも高い部分により、溶融した第一のはんだボール（３０１）の流動性が良好となり、固化後の第一のはんだボール（３０１）の表面に凹みが生じにくい、という利点がある。
第３の態様に係る電子部品（３）は、第２の態様において、電子部品本体（３３）の中心から見て、第一の補強部（４１）は、第二の補強部（４２）よりも電子部品（３）の端部（３３１）側に位置している。
第３の態様によれば、電子部品（３）の端部（３３１）側に位置する第一のはんだボール（３０１）の表面に凹みが生じにくい、という利点がある。
第４の態様に係る電子部品（３）は、第１～３のいずれか１つの態様において、電子部品本体（３３）の表面からの高さが部分的に異なっている補強部（４）の高さは、はんだボール（３０）の高さの５％以上８０％以下である。補強部（４）の最も高い部分（４３）と最も低い部分（４４）との差が、はんだボール（３０）の高さの２％以上７５％以下である。
第４の態様によれば、補強部（４）によるはんだボール（３０）の補強性能と、電子部品（３）の実装性とを損なわないようにすることができる、という利点がある。
第５の態様に係る電子部品（３）の製造方法は、電子部品本体（３３）に形成された導体（３１）にはんだボール（３０）を接触させる工程と、はんだボール（３０）と導体（３１）との接触部分の少なくとも一部を覆って未硬化樹脂材料（４５）を配置する工程と、を備える。はんだボール（３０）の融点が未硬化樹脂材料（４５）の硬化開始温度よりも低い。
第５の態様によれば、溶融したはんだボール（３０）の流動性が良好となり、固化後のはんだボール（３０）の表面に凹みが生じにくい、という利点がある。
第６の態様に係る実装構造体（１）は、第１～４のいずれか１つの態様の電子部品（３）を基材（２）に実装している。
第６の態様によれば、電子部品（３）と基材（２）との接続信頼性を向上させることができる、という利点がある。
第７の態様に係る実装構造体（１）の製造方法は、第１～４のいずれか１つの態様の電子部品（３）のはんだボール（３０）を溶融させて基材（２）に接合する。
第７の態様によれば、電子部品（３）と基材（２）との接続信頼性を向上させることができる、という利点がある。
１ 実装構造体
２ 基材
３ 電子部品
３０ はんだボール
３０１ 第一のはんだボール
３０２ 第二のはんだボール
３１ 導体
３３ 電子部品本体
４ 補強部
４１ 第一の補強部
４２ 第二の補強部
４３ 最も高い部分
４４ 最も低い部分
４５ 未硬化樹脂材料

Claims (7)

  1. 電子部品本体と、
    前記電子部品本体に形成された導体と、
    前記導体上に配置され、前記導体と電気的に接続されている、複数のはんだボールと、
    前記導体と前記各はんだボールとの接合部分の少なくとも一部を覆う複数の補強部と、を備え、
    前記複数の補強部のうちの少なくとも１つは、前記電子部品本体の表面からの高さが部分的に異なっている、
    電子部品。
  2. 前記複数のはんだボールは、第一のはんだボールと、第二のはんだボールと、を含み、
    前記複数の補強部は、前記導体と前記第一のはんだボールとの接合部分の少なくとも一部を覆う第一の補強部と、前記導体と前記第二のはんだボールとの接合部分の少なくとも一部を覆う第二の補強部と、を含み、
    前記第一の補強部は、前記第二の補強部よりも高い部分を有している、
    請求項１に記載の電子部品。
  3. 前記電子部品本体の中心から見て、前記第一の補強部は、前記第二の補強部よりも前記電子部品本体の端部側に位置している、
    請求項２に記載の電子部品。
  4. 前記電子部品本体の表面からの高さが部分的に異なっている補強部の高さは、前記はんだボールの高さの５％以上８０％以下であり、
    前記補強部の最も高い部分と最も低い部分との差が、前記はんだボールの高さの２％以上７５％以下である、
    請求項１～３のいずれか１項に記載の電子部品。
  5. 電子部品本体に形成された導体にはんだボールを接触させる工程と、
    前記はんだボールと前記導体との接触部分の少なくとも一部を覆って未硬化樹脂材料を配置する工程と、
    前記未硬化樹脂材料を熱硬化して複数の補強部を形成する工程と、を備え、
    前記はんだボールの融点が前記未硬化樹脂材料の硬化開始温度よりも低く、
    前記複数の補強部を形成する工程において、前記未硬化樹脂材料の流れをコントロールすることにより、前記補強部のうちの少なくとも一つを、前記電子部品本体の表面からの高さが部分的に異なるように形成する、
    電子部品の製造方法。
  6. 請求項１～４のいずれか１項に記載の電子部品を基材に実装している、
    実装構造体。
  7. 請求項１～４のいずれか１項に記載の電子部品の前記はんだボールを溶融させて基材に接合する、
    実装構造体の製造方法。
JP2019173516A 2019-09-24 2019-09-24 電子部品、電子部品の製造方法、実装構造体及び実装構造体の製造方法 Active JP7296582B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019173516A JP7296582B2 (ja) 2019-09-24 2019-09-24 電子部品、電子部品の製造方法、実装構造体及び実装構造体の製造方法
PCT/JP2020/032408 WO2021059851A1 (ja) 2019-09-24 2020-08-27 電子部品、電子部品の製造方法、実装構造体及び実装構造体の製造方法
CN202080063532.3A CN114375494A (zh) 2019-09-24 2020-08-27 电子部件、电子部件的制造方法、安装构造体以及安装构造体的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019173516A JP7296582B2 (ja) 2019-09-24 2019-09-24 電子部品、電子部品の製造方法、実装構造体及び実装構造体の製造方法

Publications (2)

Publication Number Publication Date
JP2021052072A JP2021052072A (ja) 2021-04-01
JP7296582B2 true JP7296582B2 (ja) 2023-06-23

Family

ID=75158053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019173516A Active JP7296582B2 (ja) 2019-09-24 2019-09-24 電子部品、電子部品の製造方法、実装構造体及び実装構造体の製造方法

Country Status (3)

Country Link
JP (1) JP7296582B2 (ja)
CN (1) CN114375494A (ja)
WO (1) WO2021059851A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004288785A (ja) 2003-03-20 2004-10-14 Sony Corp 導電突起の接合構造及び接合方法
WO2016016916A1 (ja) 2014-07-29 2016-02-04 パナソニックＩｐマネジメント株式会社 半導体部品とそれを用いた半導体実装品、半導体実装品の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004288785A (ja) 2003-03-20 2004-10-14 Sony Corp 導電突起の接合構造及び接合方法
WO2016016916A1 (ja) 2014-07-29 2016-02-04 パナソニックＩｐマネジメント株式会社 半導体部品とそれを用いた半導体実装品、半導体実装品の製造方法

Also Published As

Publication number Publication date
WO2021059851A1 (ja) 2021-04-01
JP2021052072A (ja) 2021-04-01
CN114375494A (zh) 2022-04-19

Similar Documents

Publication Publication Date Title
US8450859B2 (en) Semiconductor device mounted structure and its manufacturing method
US7898083B2 (en) Method for low stress flip-chip assembly of fine-pitch semiconductor devices
US8580620B2 (en) Method of manufacturing semiconductor device
JP5085932B2 (ja) 実装体及びその製造方法
JP6365841B2 (ja) 実装構造体とその製造方法
JP6004441B2 (ja) 基板接合方法、バンプ形成方法及び半導体装置
TWI538136B (zh) 半導體封裝件及其製造方法
WO2016017076A1 (ja) 半導体実装品とその製造方法
JP5569676B2 (ja) 電子部品の実装方法
JP7145426B2 (ja) 電子部品補強用熱硬化性樹脂組成物、半導体装置及び半導体装置の製造方法
JP2018137276A (ja) プリント回路板およびその製造方法、並びに電子機器
WO2001031699A1 (en) Advanced flip-chip join package
JP2010157693A (ja) 金属バンプを備えた半導体パッケージ基板
JP7296582B2 (ja) 電子部品、電子部品の製造方法、実装構造体及び実装構造体の製造方法
US20230141042A1 (en) Flux resin composition, electronic component, method for manufacturing the electronic component, mounting structure, and method for manufacturing the mounting structure
TWI822970B (zh) 電子零件裝置的製造方法
JP2018181939A (ja) 半導体部品の実装構造体
JP4556631B2 (ja) 液状樹脂組成物、それを用いた半導体装置の製造方法及び半導体装置
US20220195177A1 (en) Flux resin composition, electronic component, method for manufacturing the electronic component, mounting structure, and method for manufacturing the mounting structure
JP7357195B2 (ja) 補強用樹脂組成物、電子部品、電子部品の製造方法、実装構造体及び実装構造体の製造方法
KR20100067702A (ko) 접착층이 형성된 솔더볼 및 제조방법
TW202412975A (zh) 用於半導體封裝件安裝應用的複合物材料
JP2024050508A (ja) エポキシ樹脂組成物、電子装置及び電子装置の製造方法
JP2006005208A (ja) 半導体装置およびその実装方法
JP2017152652A (ja) 半導体部品の実装構造体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230602

R151 Written notification of patent or utility model registration

Ref document number: 7296582

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151