KR101678749B1 - 리플로우 필름, 땜납 범프 형성 방법, 땜납 접합의 형성 방법 및 반도체 장치 - Google Patents

리플로우 필름, 땜납 범프 형성 방법, 땜납 접합의 형성 방법 및 반도체 장치 Download PDF

Info

Publication number
KR101678749B1
KR101678749B1 KR1020147011563A KR20147011563A KR101678749B1 KR 101678749 B1 KR101678749 B1 KR 101678749B1 KR 1020147011563 A KR1020147011563 A KR 1020147011563A KR 20147011563 A KR20147011563 A KR 20147011563A KR 101678749 B1 KR101678749 B1 KR 101678749B1
Authority
KR
South Korea
Prior art keywords
solder
substrate
film
electrode
bump
Prior art date
Application number
KR1020147011563A
Other languages
English (en)
Other versions
KR20140084095A (ko
Inventor
카즈히로 미야우치
나오야 스즈키
노조무 타카노
유키히코 야마시타
Original Assignee
히타치가세이가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히타치가세이가부시끼가이샤 filed Critical 히타치가세이가부시끼가이샤
Publication of KR20140084095A publication Critical patent/KR20140084095A/ko
Application granted granted Critical
Publication of KR101678749B1 publication Critical patent/KR101678749B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/36—Selection of non-metallic compositions, e.g. coatings, fluxes; Selection of soldering or welding materials, conjoint with selection of non-metallic compositions, both selections being of interest
    • B23K35/362—Selection of compositions of fluxes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/012—Soldering with the use of hot gas
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/06—Soldering, e.g. brazing, or unsoldering making use of vibrations, e.g. supersonic vibrations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • B23K1/203—Fluxing, i.e. applying flux onto surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/3006—Ag as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/302—Cu as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/36—Selection of non-metallic compositions, e.g. coatings, fluxes; Selection of soldering or welding materials, conjoint with selection of non-metallic compositions, both selections being of interest
    • B23K35/3612—Selection of non-metallic compositions, e.g. coatings, fluxes; Selection of soldering or welding materials, conjoint with selection of non-metallic compositions, both selections being of interest with organic compounds as principal constituents
    • B23K35/3613—Polymers, e.g. resins
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C12/00—Alloys based on antimony or bismuth
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C13/00—Alloys based on tin
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C28/00—Alloys based on a metal not provided for in groups C22C5/00 - C22C27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bump connector, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1143—Manufacturing methods by blanket deposition of the material of the bump connector in solid form
    • H01L2224/11436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1152—Self-assembly, e.g. self-agglomeration of the bump material in a fluid
    • H01L2224/11522—Auxiliary means therefor, e.g. for self-assembly activation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81054—Composition of the atmosphere
    • H01L2224/81075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/811—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/81101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a bump connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83886—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/8391—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은, 용매에 용해 가능한 열가소성 수지와, 땜납 입자를 포함하는 필름으로서, 상기 땜납 입자는 상기 필름 중에 분산된 상태인 것을 특징으로 하는 리플로우 필름, 및 (A) 기판의 전극면측에 상기 리플로우 필름을 재치하는 공정, (B) 평판을 더 재치하여 고정하는 공정, (C) 가열하는 공정, 및 (D) 상기 리플로우 필름을 용해 제거하는 공정을 포함하는 땜납 범프 형성 방법에 관한 것이다. 이에 의하면, 땜납 성분을 자기 조직화에 의해 기판의 전극 위에 편재시킴으로써, 보존성, 운반성, 및 사용시의 핸들링성이 뛰어나고, 전극에 대하여만 선택적으로 땜납 범프 또는 땜납 접합을 형성할 수 있는 리플로우 필름을 제공한다.

Description

리플로우 필름, 땜납 범프 형성 방법, 땜납 접합의 형성 방법 및 반도체 장치{REFLOW FILM, SOLDER BUMP FORMATION METHOD, SOLDER JOINT FORMATION METHOD, AND SEMICONDUCTOR DEVICE}
본 발명은, 전자 부품, 배선판, 기판, 반도체 칩 등의 범프 형성 등에 사용되는 리플로우 필름(reflow film), 땜납 범프의 형성 방법, 땜납 접합의 형성 방법, 및 그들에 의해 형성되는 반도체 장치에 관한 것이다.
전자 부품을 회로 기판 등에 실장하는 방법으로서는, 예를 들면, 기판의 전극에 형성된 땜납 범프를 사용하는 방법이 알려져 있다. 또한, 어느 기판에 땜납 범프 부착 기판을 실장할 때에는, 땜납 범프 부착 기판의 범프를, 접속시키는 기판의 전극과 대향하는 위치에 적재하고, 그 후는 땜납 범프의 용융온도 이상으로 가열(리플로우)함으로써 양 기판의 전극 사이를 땜납 접합할 수 있다. 반도체 패키지에서는, 전자기기의 소형 박형화와 다기능 고성능화의 요구에 따라, I/O전극(단자) 수가 증가되고, 전극(단자) 사이 거리가 짧아지고 있다(협(狹)피치화). 그 때문에, 반도체 패키지의 형태는, QFP(Quad Flat Package)와 같은 리드에 의한 접속으로부터, BGA(Ball Grid Array)나 CSP(Chip Scale Package)와 같은 범프를 칩 하부에 배치하여 접속하는 방식인 플립칩 접속으로 변화되어 왔다. 이 접속 방법에서는 회로 기판의 전극 위에 미리 땜납 범프를 형성하고, 이 땜납 범프를 기판 등의 회로 전극에 접합하는 것이다. 땜납 범프를 형성하는 방법으로서는, 땜납 볼을 전자 부품 등의 회로 전극 위에 탑재하는 방법이나, 땜납 입자를 포함하는 액상(液狀) 또는 페이스트상(狀)인 크림 땜납 혹은, 땜납 페이스트를 메탈 마스크의 관통 구멍을 통하여 회로 기판의 전극 위에 인쇄하는 방법이 알려져 있다.
땜납 볼 탑재법에서는, 미리 준비한 땜납 볼을 탑재하는 것으로부터, 준비한 땜납 볼의 크기나 입도 분포를 좁게 함으로써, 필요로 하는 범프 높이로 할 수 있어, 범프 높이 편차를 낮게 억제할 수 있다. 그러나, 기준을 만족시키는 땜납 볼의 제작에는 비용이 든다. 또한, 땜납 볼을 전극에 탑재하는 프로세스는 번잡하고, 땜납 볼 탑재 장치의 도입에는 고액의 설비 투자가 필요하다. 한편, 땜납 페이스트(크림 땜납) 인쇄법에서는, 인쇄 작업 중에 공기를 도입함으로써, 범프 내에 보이드(void)가 생기기 쉽다. 또한, 범프 높이에 편차가 있어 대향 전극 사이를 접합할 수 없는 것도 있을 수 있다.
최근, 땜납 범프의 새로운 형성 방법이나, 대향 전극 사이의 새로운 접합 방법으로서, 땜납 성분의 전극 위 또는 대향 전극 사이에 대한 자기(自己) 조직화를 사용한 간편한 프로세스가 제안되고 있다. 예를 들면, 특허문헌 1에 의하면, 땜납분(粉), 대류 첨가제 및 에폭시 수지를 함유한 페이스트를 사용하여 전극 위에 땜납 범프를 형성하고 있다. 전극을 구비하는 기판의 전극면측에 그 페이스트를 공급한 후, 그 페이스트 위에 평판을 재치(載置)하여 땜납분의 융점 이상 또한 대류 첨가제의 비점(沸點) 이상으로 가열하면, 대류 첨가제의 기포가 대류한다. 이에 의해 융해된 땜납분이 교반되어, 땜납분끼리가 결합되고, 땜납분이 균일한 크기로 성장되어 전극 위에 집적된다. 이 결과, 균일성이 높은 범프가 형성된다. 특허문헌 2에 의하면, 동일하게 하여, 대향 전극 사이를 땜납에 의해 접합할 수 있다. 또한, 대향 전극 사이를 땜납에 의해 접합한 후에, 대향 전극 사이 이외의 영역에 편재되는 에폭시 수지를 경화시켜 언더 필(under fill)을 형성할 수 있다.
상기 특허문헌 1에 기재된 바와 같은 페이스트는, 땜납 페이스트 인쇄법 또는, 땜납 볼 탑재법에 비하면 간편한 프로세스이지만, 액상 또는 페이스트상인 조성물을 사용하고 있으므로 보존성, 운반성 및 사용시의 핸들링성이 뒤떨어진다고 하는 문제가 있다. 또한, 땜납 범프의 높이 편차를 억제할 수 있지만, 대류 첨가제에 의해 기포를 발생시키고 있으므로, 기포가 범프 내부에 혼입되기 쉬워 보이드를 형성하기 쉬운 결점이 있다. 또한, 땜납 성분이 전극에 집적되기 전에 열경화성 수지의 경화가 진행되었을 때에는, 땜납 성분의 전극에 대한 자기 조직화가 완결되기 어렵다. 게다가, 가열 후의 수지의 세정 공정에서는, 열경화성 수지의 경화에 의해 수지가 용해되지 않는 경우, 혹은, 완전하게 세정 제거할 수 없는 경우도 있을 수 있다.
또한, 특허문헌 2와 같이 대향 전극 사이를 땜납 접합한 경우, 대향 전극 사이 이외의 영역에 편재된 에폭시 수지 중에는, 대향 전극 사이로 이동되지 않고 남겨진 땜납 잔사(殘渣)가 소량 존재한다. 이 땜납 잔사는, 인접 전극 사이의 전기저항을 저하시키므로, 단락(短絡)을 발생시키는 원인이 될 수 있다.
특허문헌 1 : 일본 특허 제3964911호 특허문헌 2 : 일본 특허공개 2006-114865호 공보
본 발명은, 보존성, 운반성, 및 사용시의 핸들링성이 뛰어난 리플로우용 필름, 이것을 이용하여 전극 위에만 선택적으로 땜납 범프를 형성하는 간편한 땜납 범프의 형성 방법, 이에 의해 형성된, 보이드가 적고 또한 높이 편차가 적은 땜납 범프, 이 땜납 범프가 기판의 전극 위에 형성되어 이루어지는 땜납 범프 부착 기판 및 이들에 의해 얻어지는 반도체 장치를 제공하는 것을 목적으로 한다. 또한, 땜납 범프를 형성하는 공정 없이, 상기 리플로우용 필름을 이용하여 대향 전극 사이에만 선택적으로 땜납 접합을 형성하는 간편한 땜납 접합의 형성 방법, 이에 의해 형성된, 보이드가 적은 땜납 접합 부위, 이 땜납 접합 부위에 의해 접합된 반도체 장치를 제공하는 것을 목적으로 한다. 더욱이, 상기 리플로우용 필름을 이용하여 형성된 땜납 범프 부착 기판에, 다른 기판을 적재하여 실시하는 간편한 땜납 접합의 형성 방법, 이에 의해 형성된 보이드가 적은 땜납 접합 부위, 이에 의해 형성된 반도체 장치를 제공하는 것을 목적으로 한다.
본 발명자 등이 예의 연구를 실시한 결과, 전극을 구비하는 기판의 전극면측에, 용매에 용해 가능한 열가소성 수지와 땜납 입자를 포함하는 리플로우 필름, 평판의 순서로 적재 고정한 후, 땜납 입자의 용융온도 이상, 또한 열가소성 수지가 액상화되는 온도 이상으로 가열하여, 땜납 성분을 자기 조직화에 의해 기판의 전극 위에 편재시켰다. 그 후, 전극 위 이외의 기판과 평판 사이에 존재하는 땜납 잔사를 포함하는 열가소성 수지 성분은, 용매에 의해 용해 제거됨으로써 땜납 범프를 형성할 수 있다는 것을 찾아냈다. 또한 대향 전극 사이의 땜납 접합에도 이것을 적용시키고, 더욱이 범프 부착 기판과 다른 기판 사이의 땜납 접합을 포함하여 본 발명을 완성하기에 이르렀다. 즉 본 발명은 이하와 같다.
(1) 용매에 용해 가능한 열가소성 수지와, 땜납 입자를 포함하는 필름으로서, 상기 땜납 입자는 상기 필름 중에 분산되어 있는 것을 특징으로 하는 리플로우 필름.
(2) 용매가, 물, 알코올, 또는 이들의 혼합물인 것을 특징으로 하는 상기 (1)에 기재된 리플로우 필름.
(3) 상기 열가소성 수지가 폴리비닐알코올인 것을 특징으로 하는 상기 (1)∼(2) 중 어느 1항에 기재된 리플로우 필름.
(4) 상기 폴리비닐알코올의 평균 중합도가 100∼1000인 것을 특징으로 하는 상기 (3)에 기재된 리플로우 필름.
(5) 상기 폴리비닐알코올의 비누화도가 28∼98몰%인 것을 특징으로 하는 상기 (4)에 기재된 리플로우 필름.
(6) 물에 용해 또는 분산되는 분자량 500 이하의 화합물을, 상기 폴리비닐알코올 100질량부에 대하여 20∼300질량부 더 포함하는 것을 특징으로 하는 상기 (3)∼(5) 중 어느 1항에 기재된 리플로우 필름.
(7) 상기 분자량 500 이하의 화합물이, 비점이 100℃ 이상인 저분자량 알코올인 것을 특징으로 하는 상기 (6)에 기재된 리플로우 필름.
(8) 상기 분자량 500 이하의 화합물이, 글리세린인 것을 특징으로 하는 상기 (6)∼(7) 중 어느 1항에 기재된 리플로우 필름.
(9) 상기 열가소성 수지가 폴리비닐피롤리돈인 것을 특징으로 하는 상기 (1)∼(2) 중 어느 1항에 기재된 리플로우 필름.
(10) 금속 산화물을 제거하는 성분을 더 함유하는 것을 특징으로 하는 상기 (1)∼(9) 중 어느 1항에 기재된 리플로우 필름.
(11) 상기 땜납 입자의 누적 입도 분포의 미립측으로부터 누적 10%의 입경 및 누적 90%의 입경이 모두 1∼50㎛의 범위 내인 것을 특징으로 하는 상기 (1)∼(10) 중 어느 1항에 기재된 리플로우 필름.
(12) 상기 땜납 입자가 무연(無鉛) 땜납인 것을 특징으로 하는 상기 (1)∼(11) 중 어느 1항에 기재된 리플로우 필름.
(13) 상기 땜납 입자가 주석, 은, 및 구리의 합금인 것을 특징으로 하는 상기 (1)∼(12) 중 어느 1항에 기재된 리플로우 필름.
(14) 상기 열가소성 수지 100질량부에 대하여, 상기 땜납 입자를 30∼500질량부 포함하는 것을 특징으로 하는 상기 (1)∼(13) 중 어느 1항에 기재된 리플로우 필름.
(15) 상기 (1)∼(14) 중 어느 1항에 기재된 리플로우 필름을 이용한 땜납 범프 형성 방법으로서,
(A) 전극을 구비하는 기판의 전극면측에 상기 리플로우 필름을 재치하는 공정,
(B) 상기 리플로우 필름 위에 평판을 재치하여 고정하는 공정,
(C) 상기 리플로우 필름 내의 땜납 입자의 용융온도 이상이고, 또한 상기 열가소성 수지가 액상화되는 온도 이상으로 가열하는 공정, 및
(D) 상기 (C)의 공정 종료 후에, 상기 리플로우 필름을 용해 제거하는 공정을 포함하는 것을 특징으로 하는 땜납 범프 형성 방법.
(16) 상기 열가소성 수지가 폴리비닐알코올이며, 상기 리플로우 필름이, 물에 용해 또는 분산되는 분자량 500 이하의 화합물을, 상기 폴리비닐알코올 100질량부에 대하여 20∼300질량부 더 포함하고,
상기 (C) 공정은, 상기 리플로우 필름 내의 땜납 입자의 용융온도 이상이고, 또한 상기 폴리비닐알코올 및 물에 용해 또는 분산되는 분자량 500 이하의 화합물이 액상화되는 온도 이상으로 가열하는 것을 특징으로 하는 상기 (15)에 기재된 땜납 범프 형성 방법.
(17) 상기 (C)의 공정을, 불활성 가스 분위기하에서 실시하는 것을 특징으로 하는 상기 (15) 또는 (16)에 기재된 땜납 범프 형성 방법.
(18) 평판으로부터 기판으로 향하여 압압된 상태에서 상기 (C)의 공정을 실시하는 것을 특징으로 하는 상기 (15)∼(17) 중 어느 1항에 기재된 땜납 범프 형성 방법.
(19) 상기 (D)의 공정에 있어서, 전극 표면 이외에 존재하는 땜납 입자의 잔사를 포함하는 리플로우 필름을 물, 알코올, 또는, 이들의 혼합 용매에 의해 제거하는 것을 특징으로 하는 상기 (15)∼(18) 중 어느 1항에 기재된 땜납 범프 형성 방법.
(20) 상기 (D)의 공정에 있어서, 초음파를 조사하는 것을 특징으로 하는 상기 (15)∼(19) 중 어느 1항에 기재된 땜납 범프 형성 방법.
(21) 상기 (1)∼(14) 중 어느 1항에 기재된 리플로우 필름을 이용하는 땜납 접합의 형성 방법으로서,
(a) 전극을 구비하는 기판의 전극면측에 상기 리플로우 필름을 재치하는 공정,
(b) 상기 리플로우 필름 위에, 전극을 구비하는 다른 기판의 전극면측을 적재하고, 상하 기판의 전극을 상기 리플로우 필름을 통하여 서로 대향하는 위치에서 고정하는 공정,
(c) 상기 (b) 상태에서, 리플로우 필름 내의 땜납 입자의 용융온도 이상이고, 또한 상기 열가소성 수지가 액상화되는 온도 이상으로 가열하는 공정, 및
(d) 상기 (c)의 공정 종료 후에, 상기 리플로우 필름을 용해 제거하는 공정을 포함하는 것을 특징으로 하는 땜납 접합의 형성 방법.
(22) 상기 열가소성 수지가 폴리비닐알코올이고, 상기 리플로우 필름이, 물에 용해 또는 분산되는 분자량 500 이하의 화합물을, 상기 폴리비닐알코올 100질량부에 대하여 20∼300질량부 더 포함하고,
상기 (c) 공정은, 상기 (b) 상태에서, 리플로우 필름 내의 땜납 입자의 용융온도 이상이고, 또한 상기 폴리비닐알코올 및 물에 용해 또는 분산되는 분자량 500 이하의 화합물이 액상화되는 온도 이상으로 가열하는 것을 특징으로 하는 상기 (21)에 기재된 땜납 접합의 형성 방법.
(23) 상기 (c)의 공정을, 불활성 가스 분위기하에서 실시하는 것을 특징으로 하는 상기 (21) 또는 (22)에 기재된 땜납 접합의 형성 방법.
(24) 상기 적재한 기판을 압압한 상태에서 상기 (c)의 공정을 실시하는 것을 특징으로 하는 상기 (21)∼(23) 중 어느 1항에 기재된 땜납 접합의 형성 방법.
(25) 상기 (d)의 공정에 있어서, 물, 알코올, 또는, 이들의 혼합 용매에 의해, 대향하는 전극 사이 이외에 존재하는 땜납 입자의 잔사를 포함하는 리플로우 필름을 제거하는 것을 특징으로 하는 상기 (21)∼(24) 중 어느 1항에 기재된 땜납 접합의 형성 방법.
(26) 상기 (d)의 공정에 있어서, 초음파를 조사하는 것을 특징으로 하는 상기 (21)∼(25) 중 어느 1항에 기재된 땜납 접합의 형성 방법.
(27) 상기 (15)∼(20) 중 어느 1항에 기재된 땜납 범프 형성 방법에 의해 범프가 기판의 전극 위에 형성되어 이루어지는 땜납 범프 부착 기판을 이용하는 땜납 접합의 형성 방법으로서,
(E) 상기 땜납 범프 부착 기판의 땜납 범프와, 상기 땜납 범프 부착 기판과 접속시키는 전극을 구비하는 다른 기판의 전극 중 적어도 한쪽에, 금속 화합물을 제거하는 성분을 도포하는 공정,
(F) 상기 범프 부착 기판의 땜납 범프 위에 상기 다른 기판의 전극면측을 적재하거나, 또는 상기 다른 기판의 전극 위에 상기 범프 부착 기판의 땜납 범프측을 적재하고, 상하 기판의 전극을 서로 대향시키는 공정, 및
(G) 상기 (F)의 대향된 상태에서, 땜납 범프의 용융온도 이상으로 가열하는 공정
을 포함하는 것을 특징으로 하는 땜납 접합의 형성 방법.
(28) 상기 적재한 기판을 압압한 상태에서 상기 (G)의 공정을 실시하는 것을 특징으로 하는 상기 (27)에 기재된 땜납 접합의 형성 방법.
(29) 상기 (15)∼(20) 중 어느 1항에 기재된 땜납 범프 형성 방법에 의해 형성된 것을 특징으로 하는 땜납 범프.
(30) 상기 (15)∼(20) 중 어느 1항에 기재된 땜납 범프 형성 방법에 의해 범프가 기판의 전극 위에 형성되어 이루어지는 것을 특징으로 하는 땜납 범프 부착 기판.
(31) 상기 기판이 반도체 칩 또는 인터포져(interposer)인 것을 특징으로 하는 상기 (29) 기재의 땜납 범프.
(32) 상기 기판이 반도체 칩 또는 인터포져인 것을 특징으로 하는 상기 (30)에 기재된 땜납 범프 부착 기판.
(33) 상기 (21)∼(26) 중 어느 1항 또는 상기 (27)∼(28) 중 어느 1항에 기재된 땜납 접합의 형성 방법에 의해, 전극을 구비하는 2개의 기판의 대향 전극 사이에 형성된 것을 특징으로 하는 땜납 접합 부위.
(34) 상기 (33)에 기재된 땜납 접합 부위를 갖고, 상기 전극을 구비하는 기판의 조합이, 반도체 칩 및 인터포져, 반도체 칩 및 반도체 칩, 인터포져 및 인터포져 중 어느 하나인 것을 특징으로 하는 반도체 장치.
본원의 개시(開示)는, 2011년 10월 26일에 출원된, 일본 특허출원 2011-235479호, 일본 특허출원 2011-235484호 및 일본 특허출원 2011-235489호에 기재된 주제와 관련되어 있고, 그들의 개시 내용은 인용에 의해 여기에 원용된다.
본 발명에 의하면, 보존성, 운반성, 및 사용시의 핸들링성이 뛰어난 리플로우 필름, 이것을 이용하여 전극 위에만 선택적으로 땜납 범프를 형성하는 간편한 땜납 범프의 형성 방법을 제공할 수 있다. 이에 의해 형성된 범프는, 보이드가 적고 전기저항이 낮고(전기전도도가 높고) 또한 높이 편차가 적다. 또한, 본 발명에 의하면, 상기 범프가 기판의 전극 위에 형성되는 땜납 범프 부착 기판 및 이들에 의해 얻어지는 반도체 장치를 제공할 수 있다. 또한, 땜납 범프를 형성하는 공정 없이, 상기 리플로우 필름을 이용하여 대향 전극 사이에만 선택적으로 땜납 접합을 형성하는 간편한 땜납 접합의 형성 방법을 제공할 수 있다. 더욱이, 상기 땜납 범프 부착 기판의 땜납 범프 위에, 다른 기판을 적재하는 간편한 땜납 접합의 형성 방법, 이들 형성 방법에 의해 형성된 전기저항이 낮고(전기전도도가 높고) 보이드가 적은 땜납 접합 부위 및 반도체 장치를 제공할 수 있다.
도 1은, 본 발명의 실시예 및 비교예에서 사용된 전극을 구비하는 기판(인터포져)의 개략 평면도이다.
도 2는, 땜납 범프의 형성 방법을 나타내는 일례로서, (a)는 리플로우 필름 및 평판을 재치한 기판의 단면도, (b)는 가열 공정 후에, 전극 위에 땜납이 집적된 상태를 나타내는 단면도, (c)는 용매 세정에 의한 용해 제거 후에 땜납 범프가 노출된 상태를 나타내는 단면도이다.
도 3은, 실시예 및 비교예에서 사용된 반도체 칩의 개략 평면도이다.
도 4는, 인터포져/리플로우 필름/반도체 칩을 적층한 경우의 대향 전극 사이의 땜납 접합의 형성 방법의 일례로서, (a)는 기판에 리플로우 필름을 재치하고, 더욱이 반도체 칩의 전극(구리 필러)측을 적재한 상태의 단면도, (b)는 가열 공정 후의 대향 전극 사이가 땜납 접합된 상태를 나타내는 단면도, (c)는 용매에 의한 용해 제거 후에 대향 전극 사이에 있는 땜납 접합이 노출된 상태를 나타내는 단면도이다.
도 5는, 반도체 칩/리플로우 필름/반도체 칩을 적층한 경우의 대향 전극 사이의 땜납 접합의 형성 방법의 일례로서, (a)는 가열 공정 후의 대향 전극 사이가 땜납 접합된 상태를 나타내는 단면도, (b)는 용매 세정에 의한 용해 제거 후에 대향 전극 사이에 있는 땜납 접합이 노출된 상태를 나타내는 단면도이다.
도 6은, 인터포져/리플로우 필름/인터포져를 적층한 경우의 땜납 접합의 형성 방법의 일례로서, (a)는 가열 공정 후의 대향 전극 사이가 땜납 접합된 상태를 나타내는 단면도, (b)는 용매 세정에 의한 용해 제거 후에 대향 전극 사이에 있는 땜납 접합이 노출된 상태를 나타내는 단면도이다.
도 7은, 땜납 범프의 형성 방법에 있어서, 용매에 의한 용해 제거 후, 기판(반도체 칩)의 전극 위에 형성된 땜납 범프를 나타내는 단면도로서, (a)는 전극이 구리 필러의 예이며, (b)는 전극이 금 범프의 예이다.
도 8은, 땜납 범프 부착 인터포져 또는 땜납 범프 부착 반도체 칩을 이용하여, 인터포져와 반도체 칩(전극: 구리 필러) 사이를 땜납 접합한 상태를 나타내는 단면도이다.
도 9는, 땜납 범프 부착 인터포져를 사용하여, 인터포져와 다른 인터포져 사이를 땜납 접합한 상태를 나타내는 단면도이다.
도 10은, 땜납 범프 부착 반도체 칩(전극: 금 범프)를 사용하여, 다른 반도체 칩(전극: 구리 필러) 사이를 땜납 접합한 상태를 나타내는 단면도이다.
발명을 실시하기 위한 형태
이하, 본 발명의 적합한 실시형태에 대하여 상세히 설명한다. 다만, 본 발명은 이하의 실시형태에 한정되는 것은 아니다.
(리플로우 필름)
본 발명의 제1 실시형태에 있어서의 「리플로우 필름」이란, 용매에 용해 가능한 열가소성 수지(이하, 간단히 「수지」라고 하는 경우가 있다)와 땜납 입자를 포함하는 필름으로서, 땜납 입자는 필름 중에 분산되어 있다.
그 밖에, 플럭스제 등의 첨가 성분을 포함하는 수지 조성물 중에, 땜납 입자가 분산되어 있어도 된다. 즉, 본 발명의 제2 실시형태에 있어서의 리플로우 필름은, 폴리비닐알코올(a)과, 물에 용해 또는 분산되는 분자량 500 이하의 화합물(b)을 포함하는 수지 조성물 중에, 땜납 입자가 분산되어 있는 필름이다.
또한, 본 발명의 제３ 실시형태에 있어서의 리플로우 필름은, 상기 수지로서, 평균 중합도가 100∼1000인 폴리비닐알코올(a1)을 포함한다.
또한, 땜납 입자의 분산은, 필름 제조 중의 상하 방향인 필름의 두께 방향으로 일부 침강되어 있어도 된다.
리플로우 필름은, 상온(25℃)에서는 필름상의 고체이다. 이 리플로우 필름은, 전극을 갖는 회로 기판 등에 재치하여 고정된 상태로 하고, 땜납 입자의 용융온도 이상이고, 또한 수지가 액상화되는 온도 이상으로 가열하면, 땜납 성분이 전극 표면에서 자기 조직적으로 집합되어 편석(偏析)된다. 또한, 2매의 기판의 전극면측끼리를 전극이 리플로우 필름을 통하여 서로 대향되는 위치에서 고정하고, 동일하게 가열하면, 대향 전극 사이는 땜납에 의해 접합된다.
이는, 이 온도로 가열함으로써, 땜납과 수지로 이루어지는 액/액상(液相) 분리의 상태가 되어, 융해된 땜납 입자가 액상(液狀)의 수지 내를 이동할 수 있게 되고, 땜납 성분이 전극 위에 자기 조직적으로 모여져, 전극 위 이외의 영역에는 수지 성분이 편재되는 것이 된다. 전극이 복수 존재하는 경우에도, 각각의 전극 표면에 땜납 성분이 편석되는 한편, 전극 이외의 영역에는 땜납 성분의 편석은 일어나지 않는다. 여기서, 대향 전극 사이에서 땜납의 집적이 진행되면 전극 사이가 땜납으로 접합된다. 그리고, 그 상태에서 냉각하면 전극 표면에 땜납 입자가 응집된 상태, 즉 땜납이 괴상(塊狀)으로 된 상태 또는 전극 사이를 땜납 접합된 상태로 응고된다. 즉, 복수의 전극 표면 또는 대향 전극 사이에만 선택적으로 땜납 범프 또는 땜납 접합이 형성된다.
리플로우 필름에 사용되는 수지로, 폴리비닐알코올과 같은 열가소성 수지 대신에 열경화성 수지를 사용한 경우에는, 가열하면 수지의 네트워크가 형성된다. 따라서, 땜납 입자는 유동되지 않고 전극 위 또는 전극 사이에의 집적은 일어나기 어렵다. 또한, 만일 전극으로의 집적이 일어나도, 그 후의 수지의 용해 제거 공정(상세한 사항은 후술한다)에서는, 용매에 녹지 않기 때문에 본 발명에는 사용할 수 없다. 특히, 무연 땜납은 용융온도가 200℃ 이상의 고온이어서, 열경화성 수지는 재빠르게 경화되므로 본 발명에 있어서의 수지에는 적용할 수 없다.
또한, 열경화성 수지를 사용한 경우, 상기 땜납 접합 형성 후에 열경화성 수지를 경화시킴으로써, 땜납 접합과 동시에 언더 필을 형성할 수 있어, 실장되는 프로세스를 단축할 수 있다. 그러나, 전극 사이 이외의 영역에 있는 열경화성 수지 중에는, 전극 사이로 이동되지 않고 남겨진 땜납 잔사가 소량이지만 존재하고 있다. 이 잔사 땜납은 인접 전극 사이의 전기저항을 저하시켜 단락을 일으키는 원인이 될 수 있다.
(땜납 성분의 자기 조직화의 설명)
액/액상 분리 상태로, 땜납 입자가 전극 표면에 편석되는 이유는, 이하와 같이 추측된다. 그것은, 땜납은 전극의 금속에 대하여 젖음성이 높은데 대하여, 기판 표면의 전극 이외의 영역에 있는 성분, 예를 들면 솔더 레지스트(solder resist)에 대하여는 젖음성이 낮기 때문이다. 즉, 젖음성이 높은 전극 표면에서는 접촉각이 작고, 땜납 액적(液滴)의 중심이 낮기 때문에 안정적이며, 더욱이, 땜납과 전극은 서로 끌어당기는 상호작용이 일어나 전극 위에 유지된다. 그것에 대하여, 젖음성이 낮은 전극 이외의 영역에서는 접촉각이 크고, 땜납 액적의 중심이 높고 불안정하며, 더욱이, 땜납과 전극은 서로 반발하는 상호작용이 일어나, 떠돌아다닌다(경우에 따라는 튕겨진다). 그 결과로서 땜납 성분이 전극 위에 모여 집적된다.
또한, 땜납 성분이 전극 위에 집적되는 이유는, 땜납 액적 내부의 압력차를 나타내는 라플라스(Laplace)의 식으로도 설명할 수 있다. 크기가 다른 액적끼리가 접하여 하나의 큰 액적이 형성되는 과정에서는, 반경이 작은 액적이 반경이 큰 액적으로 빨려 들여가는 것이 알려져 있다. 이 현상은, 반경이 작은 액적은 반경의 큰 액적보다 내압이 높은 것에 기인하고 있고, 이 압력차에 의해 작은 액적이 큰 액적으로 흡입된다고 설명되어 있다. 이 개념을 땜납 액적에 적용하여 땜납 성분이 전극 위에 집적되는 것으로 설명할 수 있다.
예를 들면, 땜납 액적이 전극과 전극 이외의 영역에 걸쳐 존재할 때는, 전극에서는 접촉각이 낮기 때문에 곡률 반경이 크고, 전극 이외의 영역에서는 접촉각이 높기 때문에 곡률 반경이 작다. 그 때문에, 곡률 반경이 작은 전극 이외의 영역에 있는 땜납은, 곡률 반경이 큰 전극 위의 땜납보다 압력이 높기 때문에, 전극 이외의 영역의 땜납은 압력차에 의해 전극측으로 이동된다(12th Symposium on Microjoining and Assembly Technology in Electronics, February 2-3, 2006, Yokohama, p381-386). 이 이동에 의해 전극 위에 땜납 입자가 집적되어 가고, 전극 이외의 영역에 있는 땜납 입자가 전극 위에 응집된 땜납 덩어리에 가깝게 접촉되면, 곡률 반경이 작은 전극 이외의 영역 위의 땜납 입자는 전극 위의 땜납 덩어리로 흡입된다. 이상과 같은 것을 반복함으로써, 땜납 성분이 전극 위에 자기 조직적으로 모여 집적된다고 추측된다.
(리플로우 필름의 특징)
본 발명에 관련되는 리플로우 필름은, 필름상의 고체이기 때문에, 액상과 같이 반응을 일으킬 수 있는 성분이 확산되기 어려우므로 보존성이 뛰어나고, 또한 액 누설 등의 염려가 없으므로 운반성이 뛰어나고, 더욱이 달라붙음이 적어 사용시의 핸들링성이 뛰어나다.
또한, 본 발명에 관련되는 리플로우 필름은, 땜납 입자가 분산된 필름상의 고체이기 때문에, 회로 기판 위의 원하는 위치에 놓여져 고정된 후 가열되고, 그 후, 잔류 땜납과 함께 용매로 씻어버린다고 하는 간편한 프로세스로 땜납 범프 또는 땜납 접합을 형성할 수 있다. 즉, 사용시에 있어서, 번잡한 메탈 마스크를 사용한 인쇄나 땜납 볼의 탑재의 필요성이 없다.
(세정 용매)
리플로우 필름을 용해 제거하는 세정용 용매로서는, 특별히 제한은 없지만, 환경 부하가 낮고, 입수하기 쉽다는 점으로부터 물이 가장 바람직하다. 수지 성분이 물에 녹기 어려운 경우는, 물과 알코올과의 혼합 용매, 혹은 알코올 용매 단독이 바람직하다. 물과 알코올과의 혼합비에 특별히 제한은 없다. 물은 증류수, 이온 교환수, 수돗물 등을 사용할 수 있고, 불순물이 적은 증류수나 이온 교환수가 바람직하다. 알코올의 예로서는, 메탄올, 에탄올, n-프로판올 등을 들 수 있고, 메탄올이나 에탄올은 극성이 높은 이유에서 특히 바람직하다. 극성이 높은 물이나 알코올을 수지 세정용 용매로서 이용하는 다른 이유는, 극성이 높은 용매는 표면장력이 높기 때문에 모세관 현상으로 좁은 공간에도 들어가기 쉬운 특징을 갖는다. 이에 의해, 평판과 기판 사이, 기판과 기판 사이, 인접하는 범프 사이, 인접하는 땜납 접합 부위 사이 등의 좁은 틈의 세정에 적합하다.
(제1 실시형태, 열가소성 수지)
본 발명에 관련되는 리플로우 필름은, 가열 공정 후에 전극 위 이외 또는 대향 전극 사이 이외에 편재되는 땜납 잔사와 함께 상기 용매로 용해 제거할 수 있어야 한다. 따라서, 리플로우 필름에 사용되는 필름 소재인 열가소성 수지는, 수용성 수지가 바람직하다. 예를 들면, 폴리비닐알코올, 폴리비닐피롤리돈, 폴리에틸렌글리콜, 폴리프로필렌글리콜, 폴리아크릴산, 폴리아크릴아미드, 전분(澱粉), 변성 셀룰로오스 등을 들 수 있다. 이들은 2종 이상을 혼합하여 사용해도 된다. 또한, 2종 이상의 단량체를 중합한 공중합체이어도 된다. 이 중, 폴리비닐알코올 및 폴리비닐피롤리돈은, 수용성과 필름 형성능(形成能)의 관점으로부터 특히 바람직하다.
특히, 폴리비닐알코올은 수용성과 필름 형성능의 관점으로부터 바람직하기 때문에, 제2 및 제３ 실시형태에 있어서의 열가소성 수지로서 사용된다. 더욱이, 폴리비닐알코올은, 다가 알코올이므로 수지 자체로 땜납 입자의 산화 피막을 제거하는 효과를 갖는 점으로부터, 매우 바람직하다.
(제2 실시형태, 범프 형성능과 필름 형성능의 양립)
땜납 입자를 열가소성인 폴리비닐알코올 중에 분산한 리플로우 필름은, 간편한 프로세스로 땜납 범프나 땜납 접합을 형성할 수 있어, 핸들링성이 뛰어나다. 여기서, 범프 형성능과 필름 형성능과는 트레이드 오프(trade off)의 관계에 있다. 즉, 땜납의 자기 조직화에 의한 범프 형성 프로세스에 있어서, 땜납 입자가 전극 위에 집적되기 위해서는, 리플로우 온도에서 필름의 점도가 낮은 것이 필요하고, 분자량이 낮은 폴리비닐알코올이 바람직하다. 한편, 핸들링성을 향상시키기 위해 필름으로 형성하는 데에는, 분자량이 높은 폴리비닐알코올이 바람직하다. 시판의 폴리비닐알코올은, 필름 형성능이 양호할 정도의 고분자량이므로, 본 발명의 제2 실시형태에서는, 이것에 물에 용해 또는, 에멀젼과 같이 분산되는 분자량 500 이하의 화합물을 가하여 범프 형성능을 향상시킨다. 즉, 범프 형성능 및 필름 형성능을 양립으로 하기 위해서, 리플로우 필름에 분자량 500 이하의 물에 용해 또는 분산되는 화합물을 가한다. 이 화합물은 가소제로서 작용하므로, 분자간의 상호작용을 약하게 하는 효과가 있기 때문에, 리플로우 온도에서 점도를 저하시킬 수 있다. 또한, 이 화합물 자체의 점도가 낮은 것도, 리플로우 온도에서 점도를 낮추는 요인이라고 생각된다.
(제2 실시형태, 리플로우 필름에 가하는 분자량 500 이하의 화합물)
물에 용해 또는 분산되는 분자량 500 이하의 화합물(이하, 저분자량 성분이라고도 한다)로서는, 상온(25℃)에서 액체 또는 고체인 것이 바람직하다. 또한, 필름 형성에 있어서의 건조 공정에서 필름계중으로부터 휘발되지 않도록, 비점은, 필름의 건조 온도보다 높은 것이 바람직하다. 또한, 땜납의 자기 조직화 프로세스에 있어서도, 필름계중으로부터 휘발되면, 점도 저감 효과를 기대할 수 없기 때문에, 리플로우 온도에 있어서도 필름계중으로부터 휘발되지 않는 것이 바람직하다. 리플로우 온도에 따라 저분자 성분의 바람직한 비점은 다르지만, 저분자량 성분의 비점은, 100℃ 이상인 것이 바람직하고, 130℃ 이상이 보다 바람직하고, 150℃ 이상인 것이 더욱 바람직하고, 200℃ 이상인 것이 특히 바람직하며, 270℃ 이상인 것이 매우 바람직하다. 또한, 폴리비닐알코올과 균일하게 섞이는 점으로부터, 분자량 500 이하의 저분자량의 알코올인 것이 바람직하다. 저분자량의 알코올로서는, 글리세린(비점 290℃, 분자량 92), 에틸렌글리콜(비점 197℃, 분자량 62), 비닐알코올의 올리고머(평균 분자량 440) 등을 들 수 있다. 그 중에서도 글리세린의 비점은, 무연 땜납인 SnAgCu계의 리플로우 온도보다 높은 점으로부터 매우 바람직하다. 저분자량 성분의 분자량은 500 이하이며, 300 이하가 바람직하고, 200 이하가 보다 바람직하며, 100 이하가 더욱 바람직하다. 일반적으로 분자량이 낮을수록, 점도 저감 효과가 높기 때문에, 본 실시형태의 저분자량 성분의 분자량은 낮을수록 좋다. 저분자량 성분의 분자량의 하한치는 특별히 제한되지 않지만, 휘발되기 어렵다는 관점으로부터 50 이상인 것이 바람직하고, 60 이상인 것이 보다 바람직하다.
(제2 실시형태, 저분자량 성분의 함유량)
본 실시형태에 있어서는, 폴리비닐알코올의 100질량부에 대하여, 저분자량 성분의 함유량은 20∼300질량부가 바람직하다. 저분자량 성분의 함유량은, 저분자량 성분의 종류에 따라 다르지만, 일반적으로, 20∼200질량부인 것이 보다 바람직하고, 30∼100질량부인 것이 더욱 바람직하며, 30∼50질량부가 매우 바람직하다. 저분자량 성분의 함유량이 상기 하한 이상이면, 점도의 저감 효과가 충분하고, 범프 형성능이 좋은 경향이 있다. 또한, 상기 상한 이하이면, 주름(tuck)이 약하고, 취급성이 좋아, 필름으로서 충분히 형성할 수 있는 경향이 있다.
(수지의 분자량 및 필름 형성능)
땜납 입자의 용융온도 이상, 또한 수지가 액상화되는 온도 이상으로 하는 가열 공정에 있어서, 땜납 입자가 전극 위나 대향 전극 사이에 집적하기 위해서는, 땜납 입자를 유동할 수 있는 정도로 수지의 점도가 낮은 것이 바람직하다. 수지의 점도가 낮을수록 땜납 입자는 활발하게 돌아다녀, 땜납 입자가 전극, 또는 전극에 집적된 땜납 덩어리에 접하여 집적된다. 그 때문에 수지의 점도는 낮을수록 좋아지게 된다. 이를 위해서는, 수지가 연화되는 온도인 연화점이 낮은 것이 바람직하다. 다만, 연화점이 낮은 것만으로는, 반드시 땜납 입자가 유동할 만큼 낮은 점도가 된다고는 할 수 없다. 즉, 연화점 이상의 온도가 되면 수지는 부드럽게는 되지만, 수지의 분자량이 너무 높은 경우에는 분자쇄의 엉킴이 풀리기 어렵기 때문에, 땜납 입자를 유동할 수 있을 정도의 점도 저하는 일어나기 어렵다.
그래서, 수지의 점도를 낮게 하기 위해서는, 수지의 분자량(또는, 중합도)을 낮게 하여 엉킴을 적게 하는 것을 들 수 있다. 가열 공정 후의 리플로우 필름의 용해 제거 공정에서도, 일반적으로 수지의 분자량이 낮을수록 빠르게 용해된다. 따라서, 이 관점에서는 분자량이 낮은 수지일수록 좋게 된다. 한편, 수지의 분자량을 낮게 하면 상온에서의 필름 형성능이 불충분하므로, 필름을 형성할 수 있는 분자량의 범위 내에서, 낮은 분자량의 수지가 바람직하다.
(제1 실시형태, 수지의 분자량)
제1 실시형태에 있어서, 수지의 바람직한 분자량은, 수지의 종류 또는 비누화도에 따라 다르지만, 예를 들면, 비누화도 88%의 폴리비닐알코올로는, 중량 평균 분자량이 3,000∼60,000이 바람직하고, 4,000∼40,000이 보다 바람직하며, 5,000∼30,000이 더욱 바람직하다. 폴리비닐피롤리돈으로는, 중량 평균 분자량이 10,000∼500,000이 바람직하고, 20,000∼300,000이 보다 바람직하며, 30,000∼100,000이 더욱 바람직하다. 이 범위 내이면, 이 범위보다 낮은 경우보다 충분한 필름 형성능을 갖는다. 또한, 이 범위 내이면, 이 범위보다 높은 경우보다, 가열 공정에서의 땜납 입자의 유동성에 의해 전극 위에 땜납이 집적되기 쉬운 경향으로 된다. 나아가서 이 범위 내이면, 수지의 용해 제거 공정에서, 수지의 용해에 긴 시간을 필요로 하지 않고, 완전하게 용해 제거할 수 있다.
(제2 실시형태, 폴리비닐알코올의 분자량)
제2 실시형태에 있어서의 수지 중, 폴리비닐알코올의 분자량은, 상기 제1 실시형태에 있어서의 폴리비닐알코올과 동일한 이유에 의해, 동일한 범위가 바람직하다.
(제３ 실시형태, 폴리비닐알코올의 중합도)
제３ 실시형태에 있어서의 폴리비닐알코올의 바람직한 중합도는, 폴리비닐알코올의 비누화도에 따라 다르지만, 평균 중합도가 100∼1000이 바람직하고, 평균 중합도가 150∼800이 보다 바람직하고, 200∼700이 더욱 바람직하며, 250∼500이 가장 바람직하다. 일반적으로 이 범위 내이면, 이 범위보다 낮은 경우보다 충분한 필름 형성능을 갖는다. 또한, 이 범위 내이면, 이 범위보다 높은 경우보다, 가열 공정에서의 땜납 입자의 유동성에 의해 전극 위에 땜납이 집적되기 쉬운 경향으로 된다. 나아가서 이 범위 내이면, 용해 제거 공정에서, 리플로우 필름의 용해에 긴 시간을 필요로 하지 않고, 완전하게 용해 제거할 수 있다.
또한, 본 발명에 기재된 폴리비닐알코올의 중합도는, 일본공업규격(JIS)에서 규정하는, JIS K 6726(폴리비닐알코올의 시험 방법)에 준거하여 측정한 값을 말한다.
＜평균 중합도＞
시판의 폴리비닐알코올 중, 가부시키가이샤 쿠라레 제 폴리비닐알코올인 포발(등록상표)은, 카탈로그에 상기 JIS K 6726(폴리비닐알코올의 시험 방법)에 준거하여 측정한, 점도 및 평균 중합도의 기재가 있다. 본 발명에서는 그 평균 중합도의 값을 평균 중합도로서 이용한다.
한편, 니폰 고우세이가가쿠 고교 가부시키가이샤 제 폴리비닐알코올인 고세놀(등록상표) 및 고세파이머(등록상표)는, 카탈로그에 평균 중합도의 기재가 없기 때문에, 상기 JIS K 6726(폴리비닐알코올의 시험 방법)에 준거하여 측정한 중합도의 값을 평균 중합도로 한다.
(제３ 실시형태, 폴리비닐알코올의 비누화도)
폴리비닐알코올은, 아세트산비닐의 부가 중합에 의해 얻어지는 폴리아세트산비닐의 에스테르기를 가수분해하여 얻을 수 있다. 폴리아세트산비닐의 에스테르기는, 가수분해의 정도를 나타내는데 비누화도(단위: 몰%)가 사용되고 있다. 폴리비닐알코올의 비누화도가 높다는 것은, 에스테르기의 가수분해율이 높다는 것을 나타낸다. 예를 들면, 비누화도 100몰%의 폴리비닐알코올은, 아세트산비닐 중의 모든 에스테르기가 히드록시기로 변화된 것을 의미한다. 폴리비닐알코올의 수용성은, 비누화도가 높아짐에 따라 좋아지지만, 비누화도 100몰%의 폴리비닐알코올은 결정성이 높아 물에 녹기 어려워진다. 그 때문에, 중합도가 동일한 폴리비닐알코올에서는, 비누화도가 90몰% 전후로 물에 가장 녹기 쉬워진다. 따라서, 자기 조직화 후에, 물을 이용하여 수지를 용해 제거한다고 하는 관점에서는, 비누화도가 98몰% 이하의 폴리비닐알코올이 바람직하다.
비누화도가 낮은 폴리비닐알코올은, 물에 대한 용해성은 저하되지만, 메탄올과 물과의 혼합 용매이면 용해할 수 있다. 한편, 히드록시기의 양이 감소되어, 에스테르기의 양이 많아지기 때문에, 분자간 상호작용이 저하된다. 이에 의해 점도를 저하시키는 효과가 있으므로, 땜납의 자기 조직화의 관점에서는 바람직하다. 폴리비닐알코올의 비누화도가 28몰% 이상인 것이, 리플로우에서의 점도 저하와 자기 조직화 후의 용해 제거성의 관점에서 바람직하다.
폴리비닐알코올의 비누화도는, 92몰% 이하가 보다 바람직하고, 90몰% 이하가 더욱 바람직하고, 89몰% 이하가 특히 바람직하다.
또한, 본 발명에 기재된 폴리비닐알코올의 비누화도는, 일본공업규격(JIS)에서 규정하는, JIS K 6726(폴리비닐알코올의 시험 방법)에 준거하여 측정한 비누화도를 말한다.
(금속 산화물의 제거)
본 발명에 관련되는 리플로우 필름은, 금속 산화물을 제거하는 성분을 함유하는 것이 바람직하다. 이것은, 땜납 입자 표면은 융점이 높은 금속 산화물로 피복되어 있으므로, 이것을 제거하지 않으면 땜납이 용해되기 어려지기 때문이다. 일반적으로, 산성 물질, 염기성 물질, 알코올류 등이 땜납 입자 표면의 금속 산화물을 제거하는데 유효하다고 하여, 플럭스제라고 불리고 있다. 구체적인 플럭스제로서는, 예를 들면, 살리칠산, 안식향산, m-디히드록시 안식향산, 세바신산, 로진 등을 들 수 있다. 또한, 점도가 조정된 시판의 플럭스제를 사용할 수도 있다. 다만, 수지와 플럭스제의 조합에 따라는, 땜납 입자가 유동되지 않게 되는 경우도 있으므로, 적절히 플럭스제를 선택하여 사용한다. 이 이유는 반드시 분명하지 않지만, 축합반응 등에 의해 네트워크가 형성되었던 것이 원인이라고 추정된다. 네트워크가 형성되면, 물 등의 용매에도 녹기 어려워져, 수지의 용해 제거 공정에 영향을 준다.
또한, 이 네트워크의 형성은, 수지와 플럭스제의 조합 이외에도, 분위기의 영향도 크다. 대기(大氣) 중과 비교하여, 질소 등의 불활성 가스 분위기하에서는 비교적 네트워크의 형성이 일어나기 어렵다. 따라서, 적어도 수지의 가열 공정을, 불활성 가스 분위기하에서 실시하는 것이 바람직하다.
또한, 전극 표면이 금속 산화물로 피복되어 있으면, 땜납과의 젖음성이 저하되는 원인이 되지만, 상술한 플럭스제에는, 이것을 제거하는 효과도 갖추고 있으므로, 땜납과 전극과의 젖음성 향상을 위해서도 상술한 플럭스제를 함유시키는 것은 바람직하다.
수지가 폴리비닐알코올인 경우의 플럭스제로서는, 땜납 입자의 산화 피막의 제거성, 땜납 입자의 유동성, 땜납 성분의 자기 조직화 후의 수지의 용해 제거성 등의 관점으로부터 살리칠산, 안식향산, m-디히드록시 안식향산, 세바신산이 바람직하고, 살리칠산은 더욱 바람직하다.
(플럭스제의 함유량)
플럭스제의 함유량은, 땜납 입자의 함유량, 땜납 입자의 표면적, 땜납 입자 표면의 산화 피막의 두께 등에 따라 다르지만, 일반적으로, 수지 100질량부에 대하여, 1∼40질량부가 바람직하고, 2∼30질량부가 더욱 바람직하고, 3∼20질량부가 특히 바람직하고, 3∼15질량부가 매우 바람직하며, 4∼12질량부가 가장 바람직하다. 이 하한 이상이면, 산화 피막을 충분히 제거할 수 있는 경향이 있다. 또한, 이 상한 이하이면, 수지에 네트워크가 형성되어 땜납 입자가 유동되기 어렵게 되는 것을, 억제하는 경향이 있다. 더욱이, 플럭스제를 과잉으로 사용하면, 수지의 세정 공정 후에 플럭스제가 잔존하여, 땜납 범프를 부식시킬 우려가 있다.
(땜납 입자의 입경)
본 발명에 관련되는 리플로우 필름에 사용되는 땜납 입자는, 인접 전극 사이의 최단 거리(전극 외연(外緣)을 잇는 최단 거리)보다 작은 땜납 입자를 사용하는 것이 바람직하다. 인접 전극 사이의 최단 거리보다 큰 입경의 땜납 입자를 많이 포함하면, 인접 전극의 사이를 땜납이 브릿지되어 접속시킬 가능성이 높아 단락되기 쉬워진다. 한편, 일반적으로 5㎛ 이하의 작은 입경의 땜납 입자는 대기 중에서는 응집되기 쉬워 취급하는 것이 곤란하기 때문에, 이 경우는 리플로우 필름의 제조, 보관, 사용의 공정을 모두 질소 가스 등의 불활성 가스 분위기하에서 실시하는 것이 바람직하다.
본 발명에 관련되는 리플로우 필름에 사용되는 땜납 입자의 입경은, 누적 입도 분포의 미립측으로부터 누적 10%의 입경(d10) 및 누적 90%의 입경(d90)이 모두 1∼50㎛의 범위 내인 것이 바람직하다. 전극의 크기 또는 전극간 피치 등의 용도에 따라, 바람직한 입경 범위는 다르므로, 적절한 입경의 땜납 입자를 사용하는 것이 좋다. 일반적으로 땜납 입자의 d10로부터 d90까지의 입경 범위는, 상기 1∼50㎛보다 2∼45㎛가 바람직하고, 5∼40㎛가 보다 바람직하고, 8∼30㎛가 더욱 바람직하고, 10∼25㎛가 특히 바람직하고, 10∼20㎛가 매우 바람직하며, 10∼15㎛가 가장 바람직하다. 큰 입경의 땜납 입자의 수가 너무 많지 않은면, 땜납의 자기 조직화 프로세스로 전극 사이 브릿지가 형성되거나, 리플로우 필름을 제작하기 위한 후술하는 니스 내에서 침강이 일어나기 쉬워지거나 하는 것을 피할 수 있다. 입경이 너무 작은 입자가 없으면, 니스 제작시에에서도, 땜납 입자간의 응집이 일어나기 어렵고, 질소 분위기가 아니어도 취급할 수 있다.
(땜납 입자의 조성)
본 발명에 관련되는 리플로우 필름에 대하여 사용하는 땜납 입자의 조성으로서는, SnPb계 이외, 무연의 SnAgCu계, SnAg계, SnCu계, SnZnBi계, SnAgBiIn계 등을 들 수 있다. 또한, 무연이면서 저융점 땜납인 SnBi계(42Sn-58Bi의 융점은 138℃)나 InSn계(52In-48Sn의 융점은 118℃)도 들 수 있다. SnPb계는 기계 특성이나 신뢰성의 관점으로부터 바람직하였지만, EU에 있어서 환경보전을 위해서 납 등의 유해 물질의 사용을 금지하는 RoHS 지령이 발효되었기 때문에, 본 발명에서는 무연 땜납 입자를 사용하는 것이 바람직하다. 무연 땜납 중에서는, 약간 고융점이지만, 기계 특성, 신뢰성이 좋다는 이유에서 반도체의 접합 등에 일반적으로 이용되고 있는 주석, 은, 및 구리의 합금, 즉 SnAgCu계의 땜납 입자를 사용하는 것이 보다 바람직하다.
SnAgCu계의 땜납 입자의 용융온도는 200℃를 넘기(Sn-3Ag-0.5Cu의 융점은 약 217℃) 때문에, 에폭시 수지와 같은 열경화성 수지를 사용한 경우, 수지의 경화가 진행되어, 땜납 입자를 유동할 수 없게 될 가능성이 높다. 본 발명에 관련되는 리플로우 필름의 수지에는, 열가소성의 수지를 사용하고 있기 때문에, 200℃를 넘는 고온에서도 땜납 입자를 유동할 수 있으므로 전극 위에 땜납 입자가 집적되는 땜납 범프나 땜납 접합을 형성할 수 있다. 또한, 200℃를 넘는 고온 프로세스에서는 재료가 열화되어 액정과 같은 재료에 대하여는, 무연이면서 저융점 땜납인 SnBi계나 InSn계의 땜납 입자를 사용할 수 있다.
(땜납 입자의 함유량)
상기 땜납 입자의 함유량은, 전극의 크기, 전극간 피치, 필요로 하는 범프 높이나 대향 전극간 거리 등에 따라 최적인 첨가량은 다르지만, 상기 수지 100질량부에 대하여, 30∼500질량부가 바람직하고, 50∼400질량부인 것이 보다 바람직하고, 80∼300질량부인 것이 더욱 바람직하며, 100∼200질량부인 것이 특히 바람직하다.
(리플로우 필름의 제작 방법)
리플로우 필름의 일반적인 제작 방법으로서는, 예를 들면 다음과 같다. 먼저, 물, 알코올 또는 이러한 혼합물인 니스용 용매에 수지(예를 들면 제2 실시형태의 경우는 폴리비닐알코올 및 저분자량 성분)를 용해시켜 수지의 용액을 조제한다. 이 수지 용액과 땜납 입자를 소정량 혼합 교반하여 니스를 조제한다. 다음으로, 일정한 갭(gap)을 둔 애플리케이터를 사용하여 니스를 지지체 필름의 한쪽의 주면(主面) 상에 도포하여 도포막을 형성하고, 그 후, 오븐에서 가열하여 니스용 용매를 제거하면 리플로우 필름을 얻을 수 있다.
(플럭스제의 첨가 방법)
상기 니스에는 플럭스제를 가하는 것이 바람직하고, 수지 자체에 플럭스 작용이 낮은 경우에는, 특히 바람직하다. 플럭스제는, 수지, 땜납 입자 및 니스용 용매를 혼합한 후에 가해도 되지만, 땜납 입자의 산화 피막을 제거하는 효과를 고려하면, 땜납 입자를 수지 용액에 가하기 전에, 땜납 입자에 직접 가하여 산화 피막을 제거하는 것이 바람직하다. 이 경우, 플럭스제가 액체일 때는 그대로 이용해도 되지만, 플럭스제가 고체일 때는, 용매에 녹이고 나서 이용하는 것이 바람직하다.
(니스의 점도 및 보관의 유의점)
땜납 입자는 니스 중에서 침강될 가능성이 있으므로 니스의 점도 조정이 중요하다. 점도를 높게 하면 땜납 입자가 침강되기 어렵게 되지만, 도포막 형성시 자국이 발생되는 등 도포막 표면의 평활성이 나빠지므로, 니스용 용매의 양으로 적절한 점도로 조정한다. 또한, 니스를 조제한 후는, 장기간 보관하여 땜납 입자가 침강되기 전에, 그 니스를 사용하여 도공(塗工)하는 것이 바람직하다.
(도포막의 건조)
본 발명에 관련되는 리플로우 필름을 얻기 위해서는, 도포막의 건조 온도 및 건조 시간은, 땜납 입자의 융점 미만의 온도 범위에서, 니스용 용매, 막두께 등에 따라 적당한 온도와 시간으로 결정할 수 있다.
(리플로우 필름의 형상)
본 발명에 관련되는 리플로우 필름은, 두께로서는, 필요에 따라 적절히 설정하지만, 예를 들면, 0.01∼0.5mm로 할 수 있다. 다만, 땜납 입자의 입경보다 얇은 리플로우 필름으로부터 땜납 입자가 돌출되는 것을 피하기 위해, 리플로우 필름의 두께는, 땜납 입자의 입경과, 리플로우 필름의 용도를 적절히 고려하여 설정하는 것이 바람직하다. 또한, 리플로우 필름의 크기(면적)로서는, 사용하는 기판의 크기를 고려하여 그 크기를 설정할 수 있다. 구체적으로는, 전극(군)이 위치되는 영역보다 약간 넓은 면적으로 설정하는 것이 바람직하다. 혹은, 미리 사용할 예정의 크기보다 크게 형성하고, 사용시에 원하는 크기로 잘라내서 사용해도 된다.
본 발명의 제４ 실시형태에서는, 상술한 본 발명의 제1 실시형태∼제３ 실시형태 중 어느 하나에 관련되는 리플로우 필름을 이용하여, 기판의 전극 위에 땜납 범프를 형성할 수 있다.
본 발명의 제５의 실시형태에서는, 상기 리플로우 필름을 이용하여, 대향 전극 사이에 땜납 접합을 형성할 수 있다.
상기 형성 방법에 사용되는 기판에 대하여, 다음으로 형성 공정의 각 공정을 도면을 참조하면서 이하에 설명한다.
(기판)
본 발명의 제４ 실시형태에 관련되는 땜납 범프 형성 방법 및 제５의 실시형태에 관련되는 땜납 접합 형성 방법에 사용되는 기판은 1개 이상의 전극을 구비하고 있으면 되고, 예를 들면, 반도체 칩, 인터포져, 메인보드와 같은, 각종 전자 부품을 탑재하는 프린트 배선판 등을 들 수 있다. 전극에는 땜납 입자와의 젖음성을 좋게하기 위해서, 전극 표면에 UBM(Under Bump Metallization)층을 형성하고 있는 것이 바람직하다. 회로에는 일반적으로 구리가 이용되고 있지만, 그 구리회로 표면에 실시되는 UBM층으로서는, 예를 들면, Cu/Ni/Au나 Cu/Ni-P/Au 등을 들 수 있다. 전극의 최표면에 있는 Au는 땜납과의 젖음성을 양호하게 하고, 그 아래의 Ni층은, 구리의 확산을 억제함으로써, 땜납 접합의 신뢰성에 영향을 주게 되는 IMC(Intermetalic Compound)층의 형성을 낮게 억제하고 있다.
또한, 기판의 전극 표면에 유지(油脂) 등의 오염이 부착되어 있을 때는, 땜납과의 젖음성이 저하되어 자기 조직화에 악영향을 미치므로, 미리 유기용매, 산성 수용액, 염기성 수용액 등으로 탈지하는 것이 바람직하다. 탈지 시에는 초음파를 걸면 세정 효과가 더욱 높아지므로 보다 바람직하다. 전극 표면에 UBM층이 없는 경우에는, 전극 표면에 산화 피막이 형성되기 쉽고, 산화물 제거 후도 서서히 산화되는 경향이 있지만, 예를 들면, 산성 수용액이나 염기성 수용액에는, 탈지 효과 이외에 산화물을 제거하는 효과도 있으므로, 이것을 이용하여 세정하는 것은 전극의 산화물을 제거한다고 하는 관점에서도 바람직하다. 또한, 리플로우 필름이 플럭스제를 함유하고 있는 경우에는, 가열 공정에서, 땜납 입자 표면 이외에, 전극 표면에 존재하는 산화물도 제거할 수 있다.
기판의 전극의 크기나 전극간 피치에 대하여는, 상술한 바와 같이, 인접 전극 사이의 최단 거리(전극 외연을 잇는 최단 거리)가 땜납 입자의 입경 이하의 경우는, 인접 전극 사이에 땜납 브릿지가 형성되기 쉽기 때문에, 인접 전극 사이의 최단 거리에 따라, 리플로우 필름에 사용되는 땜납 입자의 입경을 적절히 선택한다. 예를 들면 땜납 입자의 누적 입도 분포의 미립측으로부터 누적 10%의 입경 및 누적 90%의 입경이 모두 1∼50㎛ 범위 내인 경우, 인접 전극 사이의 최단 거리는 1㎛를 넘는 기판인 것이 바람직하다.
도 1은, 본 발명에 사용되는 전극을 구비하는 기판의 개략 평면도의 일례를 나타내고 있다. 도 1에 나타내는 기판(10)은, 상면의 전극(12) 이외의 영역(11)에 솔더 레지스트를 갖고, 전극(12)은, 기판 주변부의 전극(군)(12a)과 기판 중앙부의 전극(군)(12b)으로 이루어진다.
(땜납 범프의 형성 방법)
본 발명의 제４ 실시형태에 관련되는 땜납 범프의 형성 방법은,
(A) 전극을 구비하는 기판의 전극면측에 상기 리플로우 필름을 재치하는 공정,
(B) 상기 리플로우 필름 위에 평판을 재치하여 고정하는 공정,
(C) 상기 리플로우 필름 내의 땜납 입자의 용융온도 이상이고, 또한 상기 열가소성 수지가 액상화되는 온도 이상으로 가열하는 공정, 및
(D) 상기 (C)의 공정 종료 후에, 상기 리플로우 필름을 용해 제거하는 공정을 포함한다.
여기서, 리플로우 필름이 제2 실시형태의 리플로우 필름인 경우, 상기 (C) 공정에서는, 리플로우 필름 내의 땜납 입자의 용융온도 이상이고, 또한 폴리비닐알코올과, 상기 저분자량 성분이 액상화되는 온도 이상으로 가열된다.
도 2의 (a)∼(c)에, 제４ 실시형태에 관련되는 땜납 범프의 형성 방법을 나타내는 기판의 단면도의 일례를 나타낸다. (a)는, 기판(10)의 전극(12)면측에 리플로우 필름(21)을 재치하고, 평판(22)을 더 재치한 공정(B) 상태이다. (b)는 가열 공정(C) 후에, 전극(12) 위에는 땜납 범프(23)이 집적된 상태를 나타내는 단면도이다. (c)는 공정(D) 후에, 평판(22)이 박리되어, 땜납 잔사를 포함하는 리플로우 필름(24)이 제거되어 땜납 범프(23)가 노출된 상태를 나타내는 단면도이다.
(리플로우 필름 필름을 재치하는 (A)의 공정)
전극을 구비하는 기판의 전극면측에 상기 리플로우 필름을 재치한다. 재치 방법은 특별히 한정되지 않는다. 상술한 바와 같이, 기판은 미리 탈지하여 두는 것이 바람직하다. 기판 속에 흡착되어 있는 물이 가열 중에 발포되지 않도록 기판은 120℃에서 4시간 정도 가열 건조하는 것이 바람직하다.
(평판을 재치하는 (B)의 공정)
이(B)의 공정에서 이용되는 평판에 대하여는, 표면 형상이 평활한 것 이외에, 가열 공정에 견딜 수 있는 내열성이 필요하다. 나아가서 후의 (D)의 공정 중에 평판이 리플로우 필름으로부터 벗겨지면, 리플로우 필름 상면이 모두 용매와 접할 수 있으므로 수지가 빠르게 용해되기 때문에 바람직하다. 상기 조건을 만족하는 평판은, 예를 들면, 내열성이고 저열팽창의 이글 유리(eagle glass)의 유리판을 들 수 있다.
또한, 이(B)의 공정에서는, 다음의 가열 공정에서 미량의 저비점 성분의 증발에 의해 평판이 움직일 가능성이 있으므로, 평판을 재치한 후 클램프와 같은 지그(jig)로 고정하는 것이 바람직하다. 또한, 원하는 땜납 범프 높이를 얻기 위해서는, 필요에 따라 그 땜납 범프 높이에 상당하는 스페이서(spacer)를 기판과 평판 사이에 끼우는 것이 바람직하다. 땜납 범프 높이의 편차를 작게 하기 위해서는, 평판을 기판에 대하여 평행하게 배치하고, (C)의 공정에서도 이것을 유지하는 것이 바람직하다.
(가열하는 (C)의 공정)
(C)의 공정의 가열 온도 및 가열 시간(유지 시간)은, 이용하는 땜납 입자의 용융온도 이상의 온도, 수지가 액상화되는 온도 이상의 온도, 땜납 입자의 함유량, 가열 공정에서의 수지의 점도, 플럭스제의 비점, 기판의 전극의 크기, 기판의 전극간 피치 등의 조건으로부터 적절히 결정할 수 있다. 예를 들면, 땜납 융점이 217℃ 정도의 Sn-3Ag-0.5Cu인 경우, 가열 시간은 260℃에서 1분 정도로 할 수 있다.
또한, 필요에 따라 평판으로부터 기판으로 향하여 압력을 가해 압압된 상태로 가열해도 된다. 압력을 가하면 땜납 입자의 유동이 활발해지므로, 땜납 입자의 전극에 대한 자기 조직화를 촉진하는 효과가 있어 바람직하다. 압력을 너무 가하면, 평판의 외부로 다량의 수지와 땜납 입자가 밀려나가는 경향이 있으므로, 과잉의 유출을 억제하고, 또한 원하는 땜납 범프 높이를 유지하는 정도로, 압력을 적절히 선택한다.
또한, 상술한 바와 같이 축합반응 등에 의해 네트워크가 형성되는 것을 방지하기 위해, 이 공정은, 불활성 가스 분위기하에서 실시하는 것이 바람직하다.
이(C)의 공정이 종료된 시점에서는, 땜납 성분이 자기 조직화에 의해 기판의 전극 위에 편재되고, 또한, 전극 위 이외의 평판과 기판 사이에는 필름의 수지 성분이 편재되어 있다.
(수지를 용해 제거하는 (D)의 공정)
전극 위 이외의, 평판과 기판 사이에 존재하는 땜납 잔사를 포함하는 리플로우 필름은, 여러 가지의 용매로 세정할 수 있지만, 상술한 바와 같이, 물, 알코올, 또는, 이들의 혼합 용매를 사용하여 세정하여 수지 성분을 용해 제거하는 것이 바람직하다. 세정 용매의 온도로서는, 실온에서도 수지 성분을 제거할 수 있으면, 실온으로 실시하는 것이 바람직하다. 용해되기 어려울 때나, 용해하는데 시간이 걸릴 때는, 세정 용매를 가열하여 세정할 수도 있다. 이 때의 온도로서는, 높을수록 수지가 용해되기 쉬워지지만, 비점 미만의 온도로 세정한다. 또한, 수지가 용해되기 어려울 때는, 세정하면서, 또는 그 전후에, 초음파를 집적한 땜납 범프가 분해되지 않을 정도로 조사해도 된다.
이 (D)의 공정이 종료된 시점에서는, 전극 위 이외의 기판과 평판과의 사이에 존재하는 땜납 잔사를 포함하는 리플로우 필름이 제거되고, 또한, 평판도 땜납 범프로부터 박리되어, 전극 위에는 땜납 범프가 형성되어 있다.
(땜납 접합의 형성 방법)
본 발명의 제５의 실시형태에 관련되는 땜납 접합의 형성 방법은,
(a) 전극을 구비하는 기판의 전극면측에 상기 리플로우 필름을 재치하는 공정,
(b) 상기 리플로우 필름 위에, 전극을 구비하는 다른 기판의 전극면측을 적재하고, 상하 기판의 전극을 상기 리플로우 필름을 통하여 서로 대향하는 위치에서 고정하는 공정,
(c) 상기 (b) 상태에서, 리플로우 필름 내의 땜납 입자의 용융온도 이상이고, 또한 상기 열가소성 수지가 액상화되는 온도 이상으로 가열하는 공정, 및
(d) 상기 (c)의 공정 종료 후에, 상기 리플로우 필름을 용해 제거하는 공정
을 포함한다.
여기서, 리플로우 필름이 제2 실시형태의 리플로우 필름인 경우, 상기 (c) 공정에서는, 리플로우 필름 내의 땜납 입자의 용융온도 이상이고, 또한 폴리비닐알코올과, 상기 저분자량 성분이 액상화되는 온도 이상으로 가열한다.
공정(c)의 종료시점에서는, 땜납 성분이 자기 조직화에 의해 기판의 대향하는 전극 사이에 편재되고, 대향하는 전극 사이를 땜납에 의해 잇고, 또한, 대향하는 전극 사이의 영역 이외의 기판과 기판 사이에는 필름의 수지 성분이 편재되어 있다. 또한, 공정(d)의 종료시점에서는, 대향하는 그 전극 사이 이외의 기판과 기판 사이의 영역에 존재하는, 땜납 잔사를 포함하는 리플로우 필름이 제거되어, 대향하는 전극 사이를 접합하는 땜납이 노출되어 있다.
본 발명에 관련되는 땜납 접합의 형성 방법은, 땜납 볼을 기판의 전극에 붙이는 공정도 불필요하여, 단락의 원인이 될 수 있는 잔류 땜납을 포함하는 리플로우 필름을 용매로 씻겨 제거한다고 하는 간편한 프로세스로 땜납 접합을 형성할 수 있다.
도 4는 대향 전극 사이의 땜납 접합의 형성 방법의 일례를 나타내는 단면도이다. 도 4의 (a)는 기판(10)의 전극(12b)측에 리플로우 필름(21)을 재치해, 한층 더 반도체 칩(30)의 전극(32)(구리 필러)측을 적재한 상태이다. (b)는 가열 공정 후의 대향 전극(32, 12b) 사이가 땜납 접합 부위(43)에 따라 땜납 접합된 상태를 나타낸다. (c)는 땜납 잔사를 포함하는 리플로우 필름(24)을 제거한 후에 대향 전극(32, 12b) 사이에 있는 땜납 접합 부위(43)가 노출된 상태를 나타낸다.
(리플로우 필름 필름을 재치하는 (a)의 공정)
본 발명의 땜납 접합의 형성 방법에 있어서, (a)의 공정은 기판의 전극을 구비하는 전극면측에 상기 (A)의 공정과 동일하게 실시한다.
(다른 기판과 전극을 대향시키는 (b)의 공정)
전극을 구비한 다른 기판은, 상기 기판과 동종이어도 이종이어도 되고, 그러한 조합이, 반도체 칩 및 인터포져, 반도체 칩 및 반도체 칩, 인터포져 및 인터포져 중 어느 하나인 것이 바람직하다.
원하는 전극간 거리로 하기 위해서, 필요에 따라 그 전극간 거리에 상당하는 스페이서를 상하 기판의 사이에 끼우는 것이 바람직하다. 편차를 작게 하기 위해서 상하의 기판은 평행하게 배치하고, 다음의 가열 공정에서도 이것을 유지하는 것이 바람직하다.
다음의 가열 공정에서 미량의 저비점 성분의 증발에 의해, 위에 탑재한 기판이 움직일 가능성이 있으므로, 기판을 적재한 후, 클램프와 같은 지그로 고정하는 것이 바람직하다.
(가열하는 (c)의 공정)
본 발명의 땜납 접합의 형성 방법에 있어서의 가열 공정에서는, 가열 온도 및 가열 시간(유지 시간)은, 이용하는 땜납 입자의 용융온도 이상의 온도, 수지가 액상화되는 온도 이상의 온도, 땜납 입자의 함유량, 가열 공정에서의 수지의 점도, 플럭스제의 비점, 기판의 전극의 크기, 전극간 피치, 대향 전극간 거리 등의 조건에 따라 적절히 결정할 수 있다.
또한, 상기(C)의 공정과 같이, 불활성 가스 분위기하에서 실시하는 것이 바람직하고, 필요에 따라 압력을 가해 압압된 상태로 가열해도 된다.
(수지를 용해 제거하는 (d)의 공정)
대향 전극 사이 이외의 기판 사이에 존재하는 땜납 잔사를 포함하는 리플로우 필름은, 상기(D)의 공정과 동일하게 하여 용해 제거할 수 있다. 또한, 수지가 용해되기 어려울 때는, 동일하게 초음파를 조사해도 된다.
(땜납 접합 부위)
상술한 땜납 접합의 형성 방법에 의해, 전극을 구비하는 2개의 기판의 대향 전극 사이에 땜납 접합 부위가 형성된다. 리플로우 필름에는 대류 첨가제를 포함하지 않기 때문에, 리플로우 공정에서는 발포되기 어렵고, 땜납 접합 부위에 보이드가 말려 들어가는 일은 적다. 또한, 땜납 접합 부위 내부에는 열경화성 수지 성분을 포함하지 않기 때문에, 땜납 접합 부위에 보이드가 발생되어도, 보이드는 땜납 접합 부위의 바깥으로 빠질 수 있다. 그 때문에, 땜납 접합 부위 내의 보이드 양을 저감할 수 있다.
또한, 상기 땜납 접합 부위는, 상술한 바와 같이 수지 성분을 포함하지 않기 때문에, 낮은 전기저항을 나타내며, 접합 재료로서 전기저항의 관점에서 바람직하다. 또한, 상기 땜납 접합 부위에는 보이드가 적기 때문에, 열충격(heat shock)에 의한 크랙 발생이 일어나기 어렵고, 접합 재료로서 접속 신뢰성의 관점에서 바람직하다.
(반도체 장치)
본 발명에 관련되는 땜납 접합 부위를 갖는 반도체 장치에 있어서, 땜납 접합 부위에 의해 접속된, 전극을 구비하는 기판의 조합이, 반도체 칩 및 인터포져, 반도체 칩 및 반도체 칩, 인터포져 및 인터포져 중 어느 하나일 때, 본 발명의 반도체 장치는, 전기저항이 낮고, 접속 신뢰성이 높다. 또한, 이 반도체 장치는, 본 발명에 관련되는 리플로우 필름을 이용한 간편한 프로세스로 형성되므로, 간편하게 만들 수 있는 이점도 있다. 더욱이, 동일하게 하여, 반도체 장치 이외의 전자 부품 장치도 제작할 수 있다.
도 5는, 반도체 칩(30)/리플로우 필름/반도체 칩(30)을 적층한 기판의 땜납 접합의 형성 방법의 일례이며, (a)는 가열 공정 후의 대향 전극(32, 51) 사이가 땜납 접합 부위(43)에 의해 접합된 상태를 나타내는 단면도, (b)는 땜납 잔사를 포함하는 리플로우 필름(24)를 제거한 후에 대향 전극(32, 51) 사이에 있는 땜납 접합 부위(43)가 노출된 상태를 나타내는 단면도이다.
도 6은 인터포져(10)/리플로우 필름/인터포져(10)를 적층한 기판의 땜납 접합의 형성 방법의 일례이며, (a)는 가열 공정 후의 대향 전극(12b) 사이가 땜납 접합 부위(43)에 의해 땜납 접합된 상태를 나타내는 단면도, (b)는 땜납 잔사를 포함하는 리플로우 필름(24)를 제거한 후에 대향 전극(12b) 사이에 있는 땜납 접합 부위(43)가 노출된 상태를 나타내는 단면도이다.
(땜납 범프)
상술한 땜납 범프 형성 방법에 의해 형성된 본 발명에 관련되는 땜납 범프는, 전극 위에 자기 조직적으로 땜납 성분만이 집적되어 형성된다. 대류 첨가제나 수지 성분을 포함하는 종래의 땜납 페이스트는, 가열과 함께 수지 성분의 점도가 상승되어 보이드가 완전히 없어지지 않을 우려가 있다. 이러한 땜납 페이스트로부터 얻어지는 땜납 범프와 비교하여, 본 발명에 관련되는 땜납 범프는 기포의 발생 또는 말려 들어감에 의한 범프 내의 보이드 양을 저감할 수 있다.
또한, 리플로우 필름은, 기판과 평판에 의해 끼워진 공간에서 구속되어 있으므로, 형성되는 땜납 범프는 높이(두께)가 규정된다. 즉, 전극 위에 형성되는 땜납 범프는, 평판과 리플로우 필름이 접하는 면보다 높게 성장할 수 없다. 그 때문에, 땜납 범프는 원하는 높이로 할 수 있고, 또한, 땜납 범프의 높이 편차가 작다.
(땜납 범프 부착 기판)
상술한 땜납 범프 형성 방법에 의해 형성된 본 발명에 관련되는 땜납 범프 부착 기판은 접합 재료로서 전기저항의 관점에서 바람직하다. 이는, 상기 땜납 범프 부착 기판을 이용한 접합에서는, 땜납 범프에 수지 성분을 포함하지 않기 때문에, 낮은 전기저항을 나타내기 때문이다. 또한, 본 발명에 관련되는 땜납 범프 부착 기판은 접합 재료로서 접속 신뢰성의 관점에서 바람직하다. 이는, 상술한 바와 같이 땜납 범프에 보이드가 적기 때문에, 열충격에 의한 크랙 발생이 일어나기 어렵기 때문이다. 더욱이, 상기 땜납 범프 부착 기판은, 본 발명에 관련되는 리플로우 필름을 이용한 간편한 프로세스로 형성할 수 있는 이점도 있다.
(땜납 범프와 전극과의 리플로우에 의한 땜납 접합)
상기 본 발명의 제４ 실시형태에서 얻어지는 땜납 범프 부착 기판을 이용하여, 다른 전극을 더 구비하는 기판과 적재되어 리플로우함으로써, 기판 사이의 땜납 접합을 형성할 수 있다.
즉, 상기 땜납 범프 형성 방법에 의해 범프가 기판의 전극 위에 형성되어 이루어지는 땜납 범프 부착 기판을 이용하는 땜납 접합의 형성 방법으로서,
(E) 상기 땜납 범프 부착 기판의 땜납 범프와, 상기 땜납 범프 부착 기판과 접속시키는 전극을 구비하는 다른 기판의 전극 중 적어도 한쪽에, 금속 화합물을 제거하는 성분을 도포하는 공정,
(F) 상기 범프 부착 기판의 땜납 범프 위에 상기 다른 기판의 전극면측을 적재하거나, 또는 상기 다른 기판의 전극 위에 상기 범프 부착 기판의 땜납 범프측을 적재하고, 상하 기판의 전극을 서로 대향시키는 공정, 및
(G) 상기 (F)의 대향된 상태에서, 땜납 범프의 용융온도 이상으로 가열하는 공정
을 포함한다.
이 경우의 땜납 접합 방법의 일례를 이하에 설명한다.
(플럭스제를 도포하는 (E)의 공정)
먼저, 땜납 범프 부착 기판과 접속시키기 위한, 전극을 구비하는 다른 기판을 준비하고,
상기 땜납 범프 부착 기판의 땜납 범프와, 상기 다른 기판의 전극 중 적어도 한쪽에, 금속 화합물을 제거하는 성분을 도포한다.
플럭스제로서는, 상기의 플럭스제를 원용할 수 있고, 바람직한 플럭스제 및 그 이유도 마찬가지이다. 이들은, 액체의 경우는 그대로의 상태로, 고체의 경우는 알코올 등의 용매에 용해하여 도포하는 것이 좋다. 또한, 점도가 조정된 시판의 플럭스제를 사용할 수도 있다. 플럭스제의 최적의 도포량은, 땜납 범프의 크기·표면적, 땜납 입자 표면의 산화 피막의 두께 등에 따라 다르며, 적절히 결정할 수 있다.
(기판을 탑재하는 (F)의 공정)
다음으로, 상기 범프 부착 기판의 땜납 범프 위에 상기 다른 기판의 전극면측을 적재하거나, 또는 상기 다른 기판의 전극 위에 상기 범프 부착 기판의 땜납 범프측을 적재한다.
즉, 상기 범프 부착 기판과 접속되는 기판의 전극면측을, 범프 부착 기판의 범프 위에 적재하거나, 또는, 그 범프 부착 기판의 범프를, 이것과 접속하는 기판의 전극 위에 적재한다. 이 때의, 상하 2개의 기판의 위치는, 상하의 전극이 범프를 통하여 서로 대향하는 위치에 맞추는 것이 바람직하다. 범프 부착 기판과, 이에 접속되는 기판과의 위치 관계는, 어느 쪽의 기판이 상하에 위치되어도 된다.
(리플로우하는 (G)의 공정)
상기 (F)에서 2개의 기판의 전극의 위치 맞춤을 실시한 후, 땜납 범프의 용융온도 이상으로 가열(리플로우)한다. 기판을 압압한 상태에서 가열을 실시해도 된다. 그 후 실온으로 되돌림으로써, 양 기판 사이에 땜납 접합을 형성할 수 있다. 그리고, 전극을 구비하는 2개의 기판의 대향 전극 사이에 땜납 접합 부위가 형성된다.
(기판의 세정)
상기 리플로우 공정 후에는, 잔존하는 플럭스제를 제거하기 위해서, 기판을 증류수나 이온 교환수로 세정하는 것이 바람직하다. 이는, 플럭스제가 잔존하면, 땜납 접합 부위를 부식할 가능성이 있어, 장기 사용의 신뢰성 저하를 초래하는 원인이 되기 때문이다.
(반도체 장치)
본 발명에 관련되는 땜납 범프 부착 기판이 반도체 칩 또는 인터포져일 때, 땜납 범프 부착 반도체 칩과 인터포져, 땜납 범프 부착 반도체 칩과 반도체 칩, 땜납 범프 부착 인터포져와 반도체 칩, 및 땜납 범프 부착 인터포져와 인터포져를 실장한 본 발명의 반도체 장치는, 전기저항이 낮고, 접속 신뢰성이 높다. 또한, 이 반도체 장치는, 본 발명에 관련되는 리플로우 필름을 이용한 간편한 프로세스로 형성되는 땜납 범프 부착 기판을 이용하여 만들 수 있으므로, 간편하게 만들 수 있는 이점도 있다.
도 7은, 땜납 범프의 형성 방법에 있어서, 용매에 의한 용해 제거 후, 기판(반도체 칩)(30)의 전극 위에 형성된 땜납 범프(43)을 나타내는 단면도이며, (a)는 전극이 구리 필러(32)의 예이며, (b)는 전극이 금 범프(51)의 예이다.
도 8은, 땜납 범프 부착 인터포져 또는 땜납 범프 부착 반도체 칩을 이용하여, 인터포져(10)와 반도체 칩(30)(전극: 구리 필러(32)) 사이를 땜납 접합 부위(81)에 의해 땜납 접합한 상태를 나타내는 단면도이다.
도 9는, 땜납 범프 부착 인터포져를 사용하여, 인터포져(10)와 다른 인터포져(10) 사이를 땜납 접합 부위(81)에 의해 접합한 상태를 나타내는 단면도이다.
도 10은, 땜납 범프 부착 반도체 칩(30)(전극: 금 범프(51))을 이용하여, 다른 반도체 칩(30)(전극: 구리 필러(32))과의 사이를 땜납 접합 부위(81)에 의해 땜납 접합한 상태를 나타내는 단면도이다.
실시예
이하에서, 본 발명을 실시예에 의해 상세히 설명하지만, 본 발명은 이하의 실시예에 한정되는 것은 아니다.
(실시예 1)
＜니스의 제작＞
폴리비닐알코올(PVA)(니폰 고우세이가가쿠 고교 가부시키가이샤 제 상품명 「고세놀(등록상표) GL-03」; 비누화도 86.5∼89.0몰%, 점도 3.0∼3.7 mPa·s)를 증류수에 용해하여 수용액으로 하고, 이에 땜납 입자(미츠이 긴조쿠고교 가부시키가이샤 제 「땜납분 Sn96.5Ag3Cu0.5」조성: Sn96.5몰%, Ag3몰%, Cu0.5몰%,; 입경: 20-38㎛(다만, 입자 전체의 누적 입도 분포의 미립측으로부터 누적 10%의 입경 및 누적 90%의 입경을 나타낸다. 20㎛보다 작은 입경의 입자수는 10%, 38㎛를 넘는 입경의 입자수는 10%, 20∼38㎛의 입경의 입자수는 80%를 의미한다. 이하 동일)를 배합하고 혼합 교반하여, 폴리비닐알코올 100질량부, 땜납 입자 150질량부의 니스를 제작하였다.
＜필름의 제작＞
상기 니스를, 표면에 이형처리한 폴리에틸렌테레프탈레이트 필름(지지체) 위에 도포하여 도막을 얻었다. 도막을 120℃ 1시간 가열 건조하고, 지지체 위에, 막두께 100㎛의 실시예 1의 리플로우 필름을 얻었다. 또한, 표 1∼표 3에 각 실시예, 비교예의 리플로우 필름의 조성을 나타냈다. 「phr」는 열가소성 수지 100질량부 당의 배합량을 나타낸다.
(실시예 2)
＜니스의 제작＞
살리칠산의 메탄올 용액에 땜납 입자(미츠이 긴조쿠고교 가부시키가이샤 제 상품명 「땜납분 Sn96.5Ag3Cu0.5」전출(前出))을 가하여 10분간 땜납 입자의 산화 피막을 용해하였다. 그 후, 땜납을 침지한 살리칠산의 메탄올 용액을, 폴리비닐알코올(PVA)(니폰 고우세이가가쿠 고교 가부시키가이샤 제 상품명 「고세놀(등록상표) GL-05」; 비누화도 86.5∼89.0몰%, 점도 4.8∼5.8mPa·s)과 증류수를 배합한 수용액에 가하고 혼합 교반하여, 폴리비닐알코올 100질량부, 땜납 입자 150질량부, 살리칠산 5질량부의 니스를 제작하였다.
＜필름의 제작＞
실시예 1의 방법에 따라 필름을 제작하였다.
(실시예 3)
＜니스의 제작＞
실시예 2의 니스의 제작에 있어서 이용한 살리칠산의 양을 10질량부로 증량한 것 이외는, 실시예 2의 방법에 따라 니스를 제작하였다.
＜필름의 제작＞
실시예 1의 방법에 따라 필름을 제작하였다.
(실시예 4)
＜니스의 제작＞
실시예 2의 니스의 제작에 있어서 이용한 폴리비닐알코올의 품종을 「GL-05」대신에, 「L-7514」(비누화도 34.0∼41.0몰%)을 이용하여, 폴리비닐알코올을 용해하는 용매를 증류수 대신에 메탄올/증류수=1/1(질량비)의 혼합 용매를 사용하는 것 이외는, 실시예 2의 방법에 따라 니스를 제작하였다.
＜필름의 제작＞
실시예 1의 방법에 따라 필름을 제작하였다.
(실시예 5)
＜니스의 제작＞
실시예 2의 니스의 제작에 있어서, 폴리비닐알코올(PVA) 대신에 폴리비닐피롤리돈(PVP)(가부시키가이샤 니혼쇼쿠바이제 상품명 「K-30」)를 사용하는 것 이외는, 실시예 2의 방법에 따라 니스를 제작하였다.
＜필름의 제작＞
실시예 1의 방법에 따라 필름을 제작하였다.
(실시예 6)
＜니스의 제작＞
실시예 2의 니스의 제작에 있어서 이용한 땜납 입자의 품종을 「땜납분 Sn96.5Ag3Cu0.5」대신에 미츠이 긴조쿠고교 가부시키가이샤 제 상품명 「땜납분 ST-5」(조성: Sn96.5몰%, Ag3몰%, Cu0.5몰%; 입경: 2.7-7.8㎛)를 사용한 것, 및 질소 분위기로 한 글로브 박스 내에서 작업을 실시한 것 이외는, 실시예 2의 방법에 따라 니스를 제작하였다.
＜필름의 제작＞
질소 분위기로 한 글로브 박스 내에서 실시예 1의 방법에 따라 필름을 제작하였다.
(실시예 7)
＜니스의 제작＞
실시예 2의 니스의 제작에 있어서 이용한 땜납 입자의 품종을 「땜납분 Sn96.5Ag3Cu0.5」대신에 미츠이 긴조쿠고교 가부시키가이샤 제 상품명 「땜납분 Sn42Bi58」(조성: Sn42몰%, Bi58몰%; 입경: 20-38㎛)를 사용하는 것 이외는, 실시예 2의 방법에 따라 니스를 제작하였다.
＜필름의 제작＞
실시예 1의 방법에 따라 필름을 제작하였다.
(실시예 8)
＜니스의 제작＞
실시예 2의 니스의 제작에 있어서 이용한 땜납 입자의 양을 150질량부에서 300질량부로 증량하는 것 이외는, 실시예 2의 방법에 따라 니스를 제작하였다.
＜필름의 제작＞
실시예 1의 방법에 따라 필름을 제작하였다.
(실시예 9)
＜니스의 제작＞
실시예 1의 니스의 제작에 있어서, 글리세린을 더 배합하여 혼합 교반하여, 폴리비닐알코올 100질량부, 땜납 입자 150질량부, 글리세린 40질량부의 니스를 제작하였다.
＜필름의 제작＞
실시예 1의 필름의 제작에 있어서, 도막의 건조 조건을 「90℃ 1시간」으로 변경한 것 이외는, 실시예 1의 방법에 따라 필름을 제작하였다.
(실시예 10)
＜니스의 제작＞
실시예 2의 니스의 제작에 있어서, 글리세린을 더 배합하여 혼합 교반하여, 폴리비닐알코올 100질량부, 땜납 입자 150질량부, 글리세린 40질량부, 살리칠산 5질량부의 니스를 제작하였다.
＜필름의 제작＞
실시예 9의 방법에 따라 필름을 제작하였다.
(실시예 11)
＜니스의 제작＞
실시예 10의 니스의 제작에 있어서 이용한 살리칠산의 양을 10질량부로 증량한 것 이외는, 실시예 10의 방법에 따라 니스를 제작하였다.
＜필름의 제작＞
실시예 9의 방법에 따라 필름을 제작하였다.
(실시예 12)
＜니스의 제작＞
실시예 11의 니스의 제작에 있어서 이용한 글리세린의 양을 100질량부로 증량한 것 이외는, 실시예 11의 방법에 따라 니스를 제작하였다.
＜필름의 제작＞
실시예 9의 방법에 따라 필름을 제작하였다.
(실시예 13)
＜니스의 제작＞
실시예 11의 니스의 제작에 있어서 이용한 폴리비닐알코올(PVA)의 품종을 「GL-05」대신에, 비누화도가 낮은 니폰 고우세이사 제 상품명 「고세파이머(등록상표) L-7514」(비누화도 34.0∼41.0몰%)을 이용한 것, 및 폴리비닐알코올을 용해하는 용매를 증류수 대신에 메탄올/증류수=1/1(질량비)의 혼합 용매를 사용한 것 이외는, 실시예 11의 방법에 따라 니스를 제작하였다.
＜필름의 제작＞
실시예 9의 방법에 따라 필름을 제작하였다.
(실시예 14)
＜니스의 제작＞
실시예 11의 니스의 제작에 있어서 이용한 땜납 입자의 품종을 「땜납분 Sn96.5Ag3Cu0.5」(전출) 대신에 미츠이 긴조쿠고교 가부시키가이샤 제 상품명 「땜납분 ST-5」(조성: Sn96.5몰%, Ag3몰%, Cu0.5몰%; 입경: 2.7-7.8㎛)를 사용한 것, 및 질소 분위기로 한 글로브 박스 내에서 작업을 실시한 것 이외는, 실시예 11의 방법에 따라 니스를 제작하였다.
＜필름의 제작＞
질소 분위기로 한 글로브 박스 내에서 실시예 9의 방법에 따라 필름을 제작하였다.
(실시예 15)
＜니스의 제작＞
실시예 11의 니스의 제작에 있어서 이용한 땜납 입자의 품종을 「땜납분 Sn96.5Ag3Cu0.5」(전출) 대신에 미츠이 긴조쿠고교 가부시키가이샤 제 상품명 「땜납분 Sn42Bi58」(조성: Sn42몰%, Bi58몰%; 입경: 20-38㎛)를 사용하는 것 이외는, 실시예 11의 방법에 따라 니스를 제작하였다.
＜필름의 제작＞
실시예 9의 방법에 따라 필름을 제작하였다.
(실시예 16)
＜니스의 제작＞
실시예 11의 니스의 제작에 있어서 이용한 땜납 입자의 양을 150질량부에서 300질량부로 증량하는 것 이외는, 실시예 11의 방법에 따라 니스를 제작하였다.
＜필름의 제작＞
실시예 9의 방법에 따라 필름을 제작하였다.
＜폴리비닐알코올의 평균 중합도＞
실시예 17∼27에서 이용한 시판의 폴리비닐알코올 중, 가부시키가이샤 쿠라레제 폴리비닐알코올인 포발(등록상표)은, 카탈로그의, JIS K 6726(폴리비닐알코올의 시험 방법)에 준거하여 측정한, 평균 중합도의 값을 평균 중합도로서 이용하였다. 니폰 고우세이가가쿠 고교 가부시키가이샤 제 폴리비닐알코올인 고세놀(등록상표)의 제품번호 「GL-03」, 「GL-05」, 「KL-03」및 고세파이머(등록상표)의 제품번호 「L-7514」, 「L-5407」은, 상술한 JIS K 6726(폴리비닐알코올의 시험 방법)에 준거하여 측정한 중합도의 값을 평균 중합도로 하였다.
또한, 상기 「GL-03」, 「GL-05」, 「KL-03」의 점도는, 상기 JIS K 6726에 준거한, 「4질량%의 폴리비닐알코올 수용액을 20℃에서 B형 점도계를 사용하는」조건의 점도이며, 실시예 22 및 23에서 이용한 「L-7514」, 「L-5407」의 점도는, 폴리비닐알코올의 물/메탄올=질량비1/1 혼합 용매의 10질량% 용액을 20℃에서 헤플러형 점도계로 측정한 점도이다.
(실시예 17)
＜니스의 제작＞
실시예 1의 방법에 따라 니스를 제작하였다. 또한, 여기서 이용한 니폰 고우세이가가쿠 고교 가부시키가이샤 제 폴리비닐알코올 「고세놀(등록상표) GL-03」(비누화도 86.5∼89.0몰%, 점도 3.0∼3.7mPa·s)로부터 얻어진 평균 중합도는 300이었다.
＜필름의 제작＞
실시예 1의 필름의 제작 방법에 있어서, 도막의 건조 조건을 「100℃ 1시간 가열 건조 후, 120℃ 1시간 더 가열 건조」로 변경한 것 이외는, 실시예 1의 방법에 따라 필름을 제작하였다.
(실시예 18)
＜니스의 제작＞
실시예 2의 방법에 따라 니스를 제작하였다. 또한, 여기서 이용한 폴리비닐알코올(니폰 고우세이가가쿠 고교 가부시키가이샤 제 상품명 「고세놀(등록상표) GL-05」(비누화도 86.5∼89.0몰%, 점도 4.8∼5.8mPa·s)로부터 얻어진 평균 중합도는 500이었다.
＜필름의 제작＞
실시예 17의 방법에 따라 필름을 제작하였다.
(실시예 19)
＜니스의 제작＞
실시예 2의 니스의 제작에 있어서 이용한 폴리비닐알코올의 품종을 상기 「GL-05」대신에, 가부시키가이샤 쿠라레제 상품명 「포발(등록상표) PVA-203」(비누화도 87.0∼89.0몰%, 점도 3.2∼3.6mPa·s, 중합도 300)을 이용한 것 이외는, 실시예 2의 방법에 따라 니스를 제작하였다.
＜필름의 제작＞
실시예 17의 방법에 따라 필름을 제작하였다.
(실시예 20)
＜니스의 제작＞
실시예 2의 니스의 제작에 있어서 이용한 폴리비닐알코올의 품종을 「GL-05」대신에, 가부시키가이샤 쿠라레제 상품명 「포발(등록상표) PVA-205」(비누화도 86.5∼89.0몰%, 점도 4.6∼5.4mPa·s, 중합도 500)을 이용한 것 이외는, 실시예 2의 방법에 따라 니스를 제작하였다.
＜필름의 제작＞
실시예 17의 방법에 따라 필름을 제작하였다.
(실시예 21)
실시예 2의 니스의 제작에 있어서 이용한 폴리비닐알코올의 품종을 「GL-05」대신에, 「KL-03」(비누화도 78.5∼82.0몰%, 점도 2.8∼3.4mPa·s)을 이용한 것 이외는, 실시예 2의 방법에 따라 니스를 제작하였다. 또한, KL-03으로부터 얻어진 평균 중합도는, 350이었다.
＜필름의 제작＞
실시예 17의 방법에 따라 필름을 제작하였다.
(실시예 22)
실시예 2의 니스의 제작에 있어서 이용한 폴리비닐알코올의 품종을 「GL-05」대신에, 상품명 「고세파이머(등록상표) L-7514」(비누화도 34.0∼41.0몰%, 점도 20.0∼28.0mPa·s)을 이용한 것, 및 폴리비닐알코올을 용해하는 용매를 증류수 대신에 메탄올/증류수=1/1(질량비)의 혼합 용매를 사용한 것 이외는, 실시예 2의 방법에 따라 니스를 제작하였다.
또한 상기 L-7514로부터 측정한 평균 중합도는, 600이었다.
＜필름의 제작＞
실시예 17의 방법에 따라 필름을 제작하였다.
(실시예 23)
＜니스의 제작＞
실시예 2의 니스의 제작에 있어서 이용한 폴리비닐알코올(PVA)의 품종을 「GL-05」대신에, 상품명 「고세파이머(등록상표) L-5407」(비누화도 30.0∼38.0몰%, 점도 9.0∼13.0mPa·s)을 이용한 것, 및 폴리비닐알코올을 용해하는 용매를 증류수 대신에 메탄올/증류수=1/1(질량비)의 혼합 용매를 사용한 것 이외는, 실시예 2의 방법에 따라 니스를 제작하였다.
또한, L-5407으로부터 측정한 평균 중합도는, 200이었다.
＜필름의 제작＞
실시예 17의 방법에 따라 필름을 제작하였다.
(실시예 24)
＜니스의 제작＞
실시예 18의 니스의 제작에 있어서 이용한 살리칠산의 양을 10질량부로 증량한 것 이외는, 실시예 18의 방법에 따라 니스를 제작하였다.
＜필름의 제작＞
실시예 17의 방법에 따라 필름을 제작하였다.
(실시예 25)
＜니스의 제작＞
실시예 18의 니스의 제작에 있어서 이용한 땜납 입자의 품종을 「땜납분 Sn96.5Ag3Cu0.5」대신에 미츠이 긴조쿠고교 가부시키가이샤 제 상품명 「땜납분 ST-5」(조성: Sn96.5몰%, Ag3몰%, Cu0.5몰%; 입경: 2.7-7.8㎛)를 사용한 것, 및 질소 분위기로 한 글로브 박스 내에서 작업을 실시한 것 이외는, 실시예 18의 방법에 따라 니스를 제작하였다.
＜필름의 제작＞
질소 분위기로 한 글로브 박스 내에서 실시예 17의 방법에 따라 필름을 제작하였다.
(실시예 26)
＜니스의 제작＞
실시예 18의 니스의 제작에 있어서 이용한 땜납 입자의 품종을 「땜납분 Sn96.5Ag3Cu0.5」대신에 미츠이 긴조쿠고교 가부시키가이샤 제 상품명 「땜납분 Sn42Bi58」(조성: Sn42몰%, Bi58몰%; 입경: 20-38㎛)를 사용한 것 이외는, 실시예 18의 방법에 따라 니스를 제작하였다.
＜필름의 제작＞
실시예 17의 방법에 따라 필름을 제작하였다.
(실시예 27)
＜니스의 제작＞
실시예 18의 니스의 제작에 있어서 이용한 땜납 입자의 양을 150질량부에서 300질량부로 증량한 것 이외는, 실시예 18의 방법에 따라 니스를 제작하였다.
＜필름의 제작＞
실시예 17의 방법에 따라 필름을 제작하였다.
(비교예 1)
＜페이스트의 제작＞
에폭시 수지로서, 비스페놀 F 디글리시딜에테르(DIC 가부시키가이샤 제, 상품명 「에피크론(등록상표) EXA-830」, 에폭시 당량 175 g/eq) 100질량부, 경화촉진제로서, 2-페닐-4-메틸이미다졸(시코쿠 가세이고교 가부시키가이샤 제, 상품명 「큐어졸(등록상표) 2P4MZ」) 0.5질량부, 땜납 입자로서, 전출(前出)의 「땜납분 Sn96.5Ag3Cu0.5」(입경: 20-38㎛) 100질량부, 플럭스제로서 세바신산 5질량부, 대류 첨가제로서 이소프로필 알코올 10질량부를 배합하여 페이스트상의 땜납 페이스트를 제작하였다.
(비교예 2)
＜니스의 제작＞
비교예 1의 니스에 아크릴 고무(나가세켐텍스 가부시키가이샤 제, 상품명 「HTR-860P-3」, 글리시딜아크릴레이트 또는 글리시딜메타크릴레이트로부터 유래하는 모노머 단위를 2∼6질량% 갖는다) 10질량부 및 메틸에틸케톤 20질량부 가하여 비교예 2의 니스를 제작하였다.
＜필름의 제작＞
실시예 1의 방법에 따라 필름을 제작하였다.
Figure 112014040921904-pct00001
Figure 112014040921904-pct00002
Figure 112014040921904-pct00003
[땜납 범프의 형성]
＜필름 또는 페이스트의 적재 및 가열 공정＞
실시예 1∼27에서 얻어진 리플로우 필름 및 비교예 1∼2의 비교 샘플을 이용하여 땜납 범프를 형성하였다. 필름상 샘플인 실시예 1∼27 및 비교예 2는, 필름을 적당한 사이즈로 잘라냈다. 필름상 샘플은 다음과 같은 공정에서 땜납 범프를 형성하였다: (1) 후술하는 전극을 구비하는 기판의 전극면측에 그 필름을 얹었고, (2) 필름 위에 고내열성 저열팽창의 이글글라스 제 유리판을 얹어, 유리판의 양단(兩端)에 있어서 기판과의 사이에 스페이서(spacer)로서 두께 50㎛의 폴리이미드 필름을 끼우고, 그 위로부터 눈알클립으로 압력을 가해 고정하였고, (3) 상기 필름을 땜납 입자의 용융온도 이상이고, 또한 필름이 액상화되는 온도 이상인 260℃에서 1분간, 질소 분위기하에서 가열하였다. 다만, SnBi 땜납 입자를 사용한 실시예 7, 실시예 15 및 실시예 26에 대하여는, 가열 온도만 바꾸어 200℃로 가열하였다.
또한, 페이스트상 샘플인 비교예 1은, 적당량을 기판의 전극면측에 적하하고, 유리를 얹어 하중을 걸어 눌러 넓혔다. 그 이외의 공정은 상기 기재의 필름상 샘플과 동일하게 실시하였다.
＜기판＞
실시예, 비교예에서 땜납 범프 또는 땜납 접합의 형성에 사용된 기판(인터포져)의 개략 평면도를 도 1에 나타낸다. 이용된 인터포져는 FR-4 기판(유리 에폭시기판)이고, 전극(12)은 구리, 전극 표면의 UBM층은, Cu/Ni/Au(Ni층의 두께는 5㎛, Au층의 두께는 0.05㎛)이다. 전극군은, 기판 주변부의 전극(군)(12a)과 기판 중앙부의 전극(군)(12b)으로 이루어진다. 기판 중앙부의 전극(12b)은 4블록이고, 전극의 직경 100㎛, 전극간 피치는 200㎛이다. 또한, 기판 주변부의 전극(12a)은, 전극의 직경 1.5mm, 전극간 피치는 3mm이다. 기판 상면의 전극 이외의 영역(11)은, 솔더 레지스트이다.
필름상 샘플인 실시예 1∼ 27 및 비교예 2는 기판 중앙부의 전극(직경 100㎛, 전극간 피치는 200㎛) 군(群) 위, 또는 기판 주변부에 있는 전극(직경 1.5mm, 전극간 피치는 3mm) 군 위에 적재하였다. 또한, 페이스트상 샘플인 비교예 1도 동일하게 기판 중앙부의 전극(직경 100㎛, 전극간 피치는 200㎛) 군 위, 또는 기판 주변부에 있는 전극(직경 1.5mm, 전극간 피치는 3mm) 군 위에 도포하였다.
＜세정＞
질소 분위기하에서 가열하여 땜납의 자기 조직화를 실시한 후, 80℃로 가열된 증류수에 침지하고, 이우치사 제 초음파세기(超音波洗機) VS-100 SUNPAR를 사용하여 45kHz에서 10분간 세정하였다. 세정 후에 평판은 박리되어 있었다. 다만, 실시예 4, 실시예 13, 실시예 22, 실시예 23에 있어서는, 증류수 대신에 메탄올/물=1/1(질량비)의 혼합 용매를 사용하였다.
[평가방법]
＜작업성＞
작업성의 평가를 표 4∼6에 나타낸다. 필름상 또는 페이스트상 샘플을 기판에 10회 재치 또는 도포하였을 때의 재치량 또는 도포량의 편차를 아래 식(1)으로부터 계산하였다. 상기 편차가, 20% 미만일 때 A, 20% 초과 35% 미만일 때 B, 35% 이상일 때 C로 하였다. 재치 또는 도포하였을 때의 질량의 편차가 클수록 재치량, 도포량의 조정이 빈번하게 필요하게 되어, 작업성이 나빠진다.
재치량(도포량) 편차 = {(Wmax-Wmin)/Wav}×100 식(1)
여기서, Wmax는 최대 재치량 또는 최대 도포량, Wmin는 최소 재치량 또는 최소 도포량, Wav는 재치량 또는 도포량의 평균치이다.
＜땜납의 자기 조직화＞
전극 위에서 땜납 범프 형성의 유무를 확인하기 위해서, 육안 및 가부시키가이샤 키엔스사 제 디지털 현미경 VHX-200으로 관찰하였다. 결과를 표 4∼6에 나타냈다. 모든 전극에서 땜납이 집적되어 있을 때는 평가를 A, 전혀 집적되어 있지 않은 전극이 1개 이상 있을 때는 C, 인접 전극 사이에 브릿지 형성이 1개소 이상 있을 때는 B로 나타낸다. 다만, 전극 수는 기판 중앙의 경우는 1블록인 22×22=484개, 기판 주위의 경우는, 외주의 1변(邊)인 21개를 관찰하였다. 이하의 관찰도 특기(特記)되지 않는 한 동일하다.
＜수지의 용해 제거성＞
전극 이외의 영역에서, 땜납 잔사나 수지의 잔존의 유무를 확인하기 위해서, 육안 및 상기 디지털 현미경으로 관찰하였다. 결과를 표 4∼6에 나타냈다. 땜납 잔사나 수지 잔사가 관찰되지 않을 때는 A, 직경 10㎛의 원(圓)에 들어가는 크기의 상기 잔사가 1∼3개소에서 관찰될 때는 B, 상기 크기의 상기 잔사가 4개소 이상 관찰될 때 또는 상기 크기보다 큰 상기 잔사가 1개소 이상 관찰될 때는 C로 나타냈다.
＜범프 높이 편차＞
땜납 범프의 높이는, 레자테크 가부시키가이샤 제 레이저 현미경(제품번호 1 LM21H), 또는 소니 프레시존 테크놀로지 가부시키가이샤 제 비접촉 형상 측정기(제품번호 YP10-T12)를 사용하여 측정하였다. 임의의 10범프(범프 수가 10이하인 경우는 모든 범프)의 높이를 측정하여, 아래 식(2)로부터 높이 편차를 계산하였다. 표 4∼6에 높이 편차가 15% 이하일 때는 A, 15% 초과 35% 이하일 때는 B, 35%를 초과할 때는 C로 나타냈다.
높이 편차 = {(Tmax-Tmin)/Tav}×100 식(2)
여기서, Tmax는 범프 높이의 최고치, Tmin는 범프 높이의 최저치, Tav는 범프 높이의 평균치이다.
＜범프 내의 보이드(void)＞
땜납 범프 내의 보이드는, 히타치 켄키 파인텍 가부시키가이샤 제 마이크로 포커스 X선 검사장치 MF160C를 사용하여 관찰하였다. X선 투과 관찰에서는, 일반적으로 중원소(重元素)는 어둡고, 경원소(輕元素)는 밝게 표시된 콘트라스트상이 얻어진다. 이에 의해, 땜납 범프는 어둡고(검고), 보이드는 밝게(희게) 표시되는 것을 알 수 있다. 기판에 범프를 형성한 후, 임의의 10범프(범프 수가 10 이하의 경우는 모든 범프)를 X선 투과 관찰하였다. 표 4∼6에, 범프 중에 보이드가 관찰되지 않을 때는 A, 보이드가 관찰되는 범프의 수가 1∼2일 때는 B, 보이드가 관찰되는 범프의 수가 3이상일 때는 C로 나타냈다.
Figure 112014040921904-pct00004
Figure 112014040921904-pct00005
Figure 112014040921904-pct00006
실시예 1은, 본 발명에 사용되는 수용성의 수지인 폴리비닐알코올과 무연의 땜납 입자인 Sn96.5Ag3Cu0.5를 사용하여, 리플로우 필름을 제작하고 있다. 실시예 2∼7의 리플로우 필름은, 상기 조성 이외에, 플럭스제를 함유하고 있다. 실시예 1은, 수지 자체에 플럭스 효과가 있는 수지이므로 폴리비닐알코올을 이용하여 리플로우 필름을 만들고 있다. 실시예 2∼3은, 실시예 1의 리플로우 필름에 플럭스제의 양을 바꾸어 함유한 것이다. 실시예 4는, 실시예 2의 리플로우 필름의 수지인 수용성의 폴리비닐알코올의 종류를, 1질량부의 물과 1질량부의 메탄올로 이루어지는 혼합 용매에 가용(可溶)의 저비누화도의 폴리비닐알코올로 대체한 것이다. 실시예 5는, 실시예 2의 리플로우 필름의 수지인 폴리비닐알코올을 동일한 수용성인 폴리비닐피롤리돈으로 대체한 것이다. 실시예 6은, 실시예 2의 리플로우 필름의 땜납 입자인 Sn96.5Ag3Cu0.5의 입경을 작은 것으로 대체한 것이다. 실시예 7은, 실시예 2의 리플로우 필름의 땜납 입자인 Sn96.5Ag3Cu0.5를 저용융온도의 Sn42Bi58로 대체한 것이다. 실시예 8은, 실시예 2의 리플로우 필름의 땜납 입자의 충전량을 증량한 것이다. 실시예 1∼8은, 모두, 작업성, 땜납의 자기 조직화, 수지의 용해 제거성, 범프의 높이 편차, 및 범프 내 보이드의 평가에 있어서, 모두 양호한 평가를 얻었다.
실시예 9는, 본 발명에 사용되는 수용성의 수지인 폴리비닐알코올, 본 발명의 제2 실시형태에 사용되는 저분자량 성분으로서 글리세린, 및 무연의 땜납 입자인 Sn96.5Ag3Cu0.5로 이루어지는 리플로우 필름을 이용하고 있다. 실시예 9에 사용되는 저분자량 성분인 글리세린의 충전량은 폴리비닐알코올 100질량부에 대하여 40질량부이며, 제2 실시형태의 조건 내이다. 실시예 10∼16의 리플로우 필름은, 상기 조성 이외에, 플럭스제를 함유하고 있다. 실시예 9는, 수지 자체에 플럭스 효과가 있는 폴리비닐알코올을 이용하여 리플로우 필름을 만들고 있다. 실시예 10∼11은, 실시예 9의 리플로우 필름에 플럭스제의 양을 바꾸어 첨가한 것이다. 실시예 12는, 실시예 11의 리플로우 필름의 저분자 성분인 글리세린의 양을 100질량부로 증량한 것이다. 실시예 13은, 실시예 11의 폴리비닐알코올의 종류를, 1질량부의 물과 1질량부의 메탄올로 이루어지는 혼합 용매에 가용의 저비누화도의 폴리비닐알코올로 대체한 것이다. 실시예 14는, 실시예 11의 리플로우 필름의 땜납 입자인 Sn96.5Ag3Cu0.5의 입경을 작은 것으로 대체한 것이다. 실시예 15는, 실시예 11의 리플로우 필름의 땜납 입자인 Sn96.5Ag3Cu0.5를 저용융 온도의 Sn42Bi58로 대체한 것이다. 실시예 16은, 실시예 11의 리플로우 필름의 땜납 입자의 충전량을 증량한 것이다. 실시예 9∼16은, 모두, 작업성, 땜납의 자기 조직화, 수지의 용해 제거성, 범프의 높이 편차, 및 범프 내 보이드의 평가에 있어서, 모두 양호한 평가를 얻었다.
실시예 17은, 본 발명에 사용되는 수용성의 수지인 폴리비닐알코올과 무연의 땜납 입자인 Sn96.5Ag3Cu0.5를 사용하고 있고, 제３ 실시형태에 사용되는 폴리비닐알코올의 중합도의 조건에 있어서, 리플로우 필름을 제작하고 있다. 실시예 18∼27의 리플로우 필름은, 상기 조성 이외에, 플럭스제를 함유하고 있다. 실시예 17은, 수지 자체에 플럭스 효과가 있는 수지이므로 폴리비닐알코올을 이용하여 리플로우 필름을 만들고 있다. 실시예 19∼23은, 실시예 18에 사용되는 폴리비닐알코올에, 제３ 실시형태의 조건의 범위 내에서 중합도 및 비누화도를 바꾼 것이다. 실시예 24는, 실시예 18의 플럭스제를 증량한 것이다. 실시예 25∼27은, 실시예 2에 사용되는 땜납 크기, 조성(종류), 충전량을 바꾼 것이다. 실시예 17∼27은, 모두, 작업성, 땜납의 자기 조직화, 수지의 용해 제거성, 범프의 높이 편차, 및 범프 내 보이드의 평가에 있어서, 모두 양호한 평가를 얻었다.
이에 대하여, 비교예 1은, 페이스트상이기 때문에 작업성이 나쁘고, 열경화성 수지인 에폭시 수지를 사용하고 있기 때문에 수지의 용해 제거성이 나쁘고, 대류 첨가제를 가하고 있으므로 범프 내 보이드가 관찰되었다. 비교예 2는, 열경화성 수지인 에폭시 수지를 기초로 필름화한 것이고, 작업성은 비교예 1에 비해 향상되어 있지만, 가열 공정에서는, 필름화에 사용된 아크릴 고무의 첨가에 의한 점도 상승이 격렬하고, 더욱이 수지의 네트워크가 형성되기 때문에, 땜납 입자가 전극 위에 집적될 수 없다. 더욱이 열경화성 수지의 경화에 의해 용매의 용해 제거성은 나쁘고, 자기 조직화가 완결되어 있지 않기 때문에 범프 높이 편차도 나쁘다.
이상과 같이 실시예 1∼27의 리플로우 필름을 이용하여 땜납 범프를 형성하였다고 하였을 때는, 비교예 1의 페이스트 및 비교예 2의 에폭시 수지계 필름과 비교하여, 작업성, 땜납의 자기 조직화, 및 수지의 용해 제거성이 뛰어나고, 범프 높이 편차가 작고, 범프 내 보이드가 적은 땜납 범프 및 땜납 범프 부착 기판을 만들 수 있다.
[대향 전극 사이에 있어서의 땜납 접합의 형성에 의한 반도체 장치의 제조]
＜필름 또는 페이스트의 적재 및 가열 공정＞
실시예 1∼27에서 얻어진 리플로우 필름 샘플 및 비교예 1∼2의 비교 샘플을 이용하여 기판간의 대향 전극 사이에 땜납 접합을 형성하였다. 이용된 기판의 조합은, 리플로우 필름 아래에 인터포져, 위에 반도체 칩의 조합, 또는, 리플로우 필름의 위 아래와도 반도체 칩의 조합, 또는, 리플로우 필름의 위 아래와도 인터포져의 조합의 3 종류로 하였다.
필름상 샘플인 실시예 1∼27 및 비교예 2는, 필름을 적당한 사이즈로 잘라냈다. 필름상 샘플은 다음과 같은 공정으로 대향 전극 사이에 땜납 접합을 형성하였다: (1) 후술하는 전극을 구비하는 기판의 전극면측에 그 필름을 얹어 폴리이미드 테이프를 사용하여 고정하였고, (2) 파나소닉 가부시키가이샤 제 플립칩 본더 FCB3에 의해, 후술하는 기판을 이용하여, 상하의 전극이 대향하는 위치에 맞추어 가고정하였다. 이 때, 스페이서로서 두께 50㎛의 폴리이미드 필름을 사이에 두었다. 가고정한 뒤, 눈알클립으로 압력을 가해 고정하였다. (3) 상기 눈알클립으로 고정한 기판을, 땜납 입자의 용융온도 이상이고, 또한 그 수지 필름이 액상화되는 온도 이상인 260℃에서 1분간, 질소 분위기하에서 가열을 실시하였다. 다만, SnBi 땜납 입자를 사용한 실시예 7, 실시예 15및 실시예 26에 대하여는, 가열 온도만 바꾸어 200℃로 가열하였다.
또한, 페이스트상 샘플인 비교예 1은, 적당량을 기판의 전극면측에 적하하고, 접속하는 기판을 얹어 하중을 걸어 눌러 넓혔다. 그 이외의 공정은 상기 기재의 실시예 1∼27의 필름상 샘플과 동일하게 실시하였다.
＜기판(인터포져)＞
땜납 접합의 형성에 사용된 인터포져는 도 1에 나타내는 위에서 설명한 것이다.
필름상 샘플인 실시예 1∼27 및 비교예 2는 기판 중앙부의 4블록에 있는 전극(직경 100㎛, 전극간 피치는 200㎛) 군 위에 적재하였다. 또한, 페이스트상 샘플인 비교예 1도 이와 같이 기판 중앙부의 4블록에 있는 전극군 위에 도포하였다.
＜기판(반도체 칩)＞
사용한 반도체 칩의 개략 평면도를 도 3에 나타낸다. 반도체 칩(30)은, 상기 인터포져 중앙부의 4블록에 있는 전극(12b)에 대향하여 실장하도록 만들어져 있다. 칩은 실리콘제, 칩 사이즈는 10mm×10mm×0.7mm, 전극(32)은 에리어 어레이(area array)로 4블록에 배치되어 있다. 각 블록의 전극은, 직경 96㎛, 높이 40㎛의 구리포스트이고, 전극간 피치는 200㎛이다. 1블록의 전극 수는 22×22=484이다. 1칩, 즉 4블록에서는, 484×4=1936의 전극이 구비되어 있다. 반도체 칩 상면의 전극(구리 필러) 이외의 영역(31)은, 실리콘 칩의 회로 보호층인 폴리이미드이다. 또한, 리플로우 필름의 상하에 반도체 칩을 적층하였을 때에는, 아래에 위치하는 반도체 칩의 전극은 구리 포스트는 아니고 도 5에 나타내는 바와 같이 금 전극(51)의 반도체 칩을 이용하였다.
＜세정＞
질소 분위기하에서 가열하여 땜납의 자기 조직화를 실시한 후, 80℃로 가열한 증류수에 침지하고, 이우치사 제 초음파세기 VS-100 SUNPAR를 사용하여 45kHz로 10분간 세정하였다. 다만, 실시예 4, 실시예 13, 실시예 22 및 실시예 23에 있어서는, 증류수 대신에 메탄올/증류수=1/1(질량비)의 혼합 용매를 사용하였다.
[평가방법]
작업성, 땜납의 자기 조직화, 수지의 용해 제거성, 대향 전극 사이 땜납 접합 부위의 보이드, 반도체 장치의 전기전도성의 평가를 표 7∼9에 나타냈다. 평가방법 및 평가 기준으로 특기되지 않은 것은 표 4∼6의 평가와 동일하다.
＜땜납의 자기 조직화＞
질소 분위기하에 있어서의 가열 공정(리플로우) 후, 전극 위에 대한 땜납의 자기 조직화를 확인하기 위해서, 상술한 마이크로 포커스 X선 검사장치 MF160C를 사용하여 X선 투과 관찰하였다. 전극과 전극 이외의 영역을 상대적으로 비교하여, 484개 중 모든 전극에서 어둡고(땜납이 집적되어 있지 않은 전극에서도 어둡게 관찰되므로, 그보다 어두워진 것에서 땜납 집적을 판단하고 있음), 전극 이외의 영역에서 밝게 관찰되었을 때에는 자기 조직화되었다고 해서 A, 상기에 해당하지 않을 때에는 C, 1개소라도 전극 사이에 브릿지가 있을 때(전극 사이가 암색(暗色)으로 이어져 있음)은 B로 나타낸다.
＜수지의 용해 제거성＞
전극 이외의 영역에 있어서의, 땜납 잔사 및 잔존 수지의 유무에 대하여는, 상술한 마이크로 포커스 X선 검사장치 MF160C를 사용한 X선 투과 관찰 및 육안으로 확인하였다.
땜납 잔사의 유무의 평가는, 수지의 용해 제거 후에, X선 투과 관찰하여 땜납 잔사가 관찰되지 않을 때는 A, 직경 10㎛의 원에 들어가는 크기의 상기 잔사가 1∼3개소에서 관찰될 때는 B, 상기 크기의 상기 잔사가 4개소 이상 관찰될 때 또는 상기 크기보다 큰 상기 잔사가 1개소 이상 관찰될 때는 C로 표 7∼9에 나타냈다.
잔존 수지의 유무의 평가는, 세정 전후의 X선 투과 관찰 및 육안(또는 확대경 등을 사용)으로 실시하였다. X선 투과 관찰로, 수지 세정 전에 1개소 이상 땜납 잔사가 확인되어, 세정 후에 땜납 잔사를 전혀 확인할 수 없을 때는, 땜납 잔사가 제거되어 있으므로, 수지도 제거되었다고 생각해서 A, 세정 후에도 1개소 이상 땜납 잔사를 확인할 수 있었을 때에는, 수지도 제거되어 있지 않다고 생각하였다. 세정 후에도, 직경 10㎛의 원에 들어가는 크기의 땜납 잔사가 1∼3개소에서 관찰될 때는 B, 상기 크기의 땜납 잔사가 4개소 이상 관찰될 때 또는 상기 크기보다 큰 땜납 잔사가 1개소 이상 관찰될 때는 C로 하였다.
또한, 기판 사이를 육안 또는 확대경 등을 사용하여 관찰한 결과, 수지를 전혀 확인할 수 없을 때는 A, 수지가 1개소 확인할 수 있을 때는 B, 수지를 2개소 이상 확인할 수 있을 때는 C로 표 7∼9에 나타냈다.
＜대향 전극간 땜납 접합 부위의 보이드＞
땜납 범프 내의 보이드는, 상술한 마이크로 포커스 X선 검사장치 MF160C를 사용하여 관찰하였다. 484개소 모든 땜납 접합 부위에 보이드가 관찰되지 않을 때는 A, 보이드가 관찰되는 범프의 수가 1∼2일 때는 B, 보이드가 관찰되는 범프의 수가 3이상일 때는 C로 표 7∼9에 나타냈다.
＜반도체 장치의 전기전도성＞
플립칩 접속에 의해 땜납 접합된 반도체 장치의 1블록의 전극군에 있어서, 모든 대향 전극(484개소)을 통과하는 데이지 체인(dasiy chain) 회로에 대하여, ADVANTEST사 제 R6871E DIGITAL MULTIMETER 및 메카트로닉스사 제 전류계 MODEL5964을 이용하여, 전류를 1mA로 일정하게 하여 전기저항을 측정하였다. 그 측정치가 17Ω미만일 때 A, 17∼19Ω일때 B, 19Ω를 초과할 때 C로 하였다. 데이지 체인 회로란, 상하의 기판을 실로 꿰매는 형태의 회로로, 「→하기판 내부 회로→하기판측 전극→땜납 접합 부위→대향하는 상기판측 전극→상기판 내부 회로→인접하는 상기판측 전극→땜납 접합 부위→대향하는 하기판측 전극→하기판 내부 회로→」를 반복한 회로이다.
Figure 112014040921904-pct00007
Figure 112014040921904-pct00008
Figure 112014040921904-pct00009
다만, 표 7∼9 중의 a는 반도체 칩, b는 인터포져, *는 MeOH/H2O=1/1이다.
실시예 1∼27은, 모두, 작업성, 땜납의 자기 조직화, 수지의 용해 제거성, 땜납 접합 부위의 보이드, 전기저항의 평가에 있어서, 모두 양호한 평가를 얻었다.
비교예 1은, 페이스트상이기 때문에 작업성이 나쁘고, 열경화성 수지인 에폭시 수지를 사용하고 있기 때문에 수지의 용해 제거성이 나쁘고, 대류 첨가제를 가하고 있으므로 땜납 접합 부위에 보이드가 관찰되었다. 또한, 땜납 접합부에는 에폭시 수지를 포함하므로 전기저항이 높다. 비교예 2는, 열경화성 수지인 에폭시 수지를 기초로 필름화한 것이고, 작업성은 비교예 1에 비해 향상되어 있지만, 가열 공정에서는, 필름화에 사용된 아크릴 고무의 첨가에 의한 점도 상승이 격렬하고, 더욱이 수지의 네트워크가 형성되기 때문에, 땜납 입자가 전극 위에 집적될 수 없다. 자기 조직화가 완결되지 않아 전기저항이 커서 도통(導通)을 취할 수 없었다. 더욱이 열경화성 수지의 경화에 의해 용매의 용해 제거성은 나쁘다.
이상과 같이 실시예 1∼27의 리플로우 필름을 이용하여 대향 전극 사이의 땜납 접합을 형성하였다고 하였을 때는, 비교예 1의 페이스트, 비교예 2의 에폭시 수지계 필름과 비교하여, 작업성, 땜납의 자기 조직화, 및 수지의 용해 제거성이 뛰어나고, 땜납 접합 부위의 보이드는 적고, 전기저항도 낮은 땜납 접합 부위 및 반도체 장치를 만들 수 있다.
[땜납 범프 부착 기판의 제작]
상기 [땜납 범프의 형성]에 있어서 마지막으로 ＜세정＞에 의해 얻어진, 실시예 1∼8의 땜납 범프 부착 기판을, 그 후, 120℃에서 4시간 더 건조하여, 땜납 범프 부착 인터포져 또는 땜납 범프 부착 반도체 칩(1∼8)을 얻었다.
＜비교예용 땜납 페이스트에 의한 땜납 범프의 형성＞
상기 비교예 1에서 제작한 땜납 페이스트의, 적당량을 기판(반도체 칩 또는 인터포져)의 전극면 위에 적하하여, 땜납 범프 부착 인터포져 또는 땜납 범프 부착 반도체 칩(9)을 형성하였다.
[땜납 범프 부착 기판을 이용한 반도체 장치의 제조]
상기에서 얻어진 땜납 범프 부착 인터포져 또는 땜납 범프 부착 반도체 칩(1∼9)을 이용하여 반도체 장치를 제조하였다. 이용된 기판의 조합은, 범프 부착 인터포져와 반도체 칩의 조합, 또는, 범프 부착 반도체 칩과 인터포져의 조합, 또는, 범프 부착 반도체 칩과 반도체 칩의 조합, 또는, 범프 부착 인터포져와 인터포져의 조합의 4 종류로 하였다. 이들의 조합에 있어서, 범프 부착 기판이 위이고 기판의 전극이 아래, 및, 기판의 전극이 위이고, 범프 부착 기판이 아래인 2가지의 패턴이 있으므로, 상하에 위치하는 기판을 고려하면, 전부 8가지 있다.
범프 부착 기판의 땜납 범프, 및, 범프 부착 기판과 접속되는 기판을 준비하고, 전자(前者)의 땜납 범프에, 살리칠산의 메탄올액을 도포하고, 파나소닉제 플립칩 본더 FCB3에 의해, 상하 기판의 전극이 대향하는 위치에 맞추어 가고정하였다. 상기 플립칩 본더로 가고정한 기판을, 질소 분위기하에서, 상기 땜납 범프의 용융온도 이상인 260℃, 1분간 리플로우를 실시하였다. 다만, SnBi 땜납 입자를 사용한 실시예 7의 기판에 대하여는, 리플로우 온도만 바꾸어 200℃로 가열하였다.
＜인터포져＞
이용된 인터포져는 도 1에 나타내는 위에서 설명한 것이다. 범프 부착 인터포져를 제작할 때는, 필름상 샘플인 실시예 1∼8은 기판 중앙부의 4블록에 있는 전극(직경 100㎛, 전극간 피치는 200㎛) 군 위에 적재하였다. 또한, 페이스트상 샘플인 비교예 1은, 동일하게 기판 중앙부의 4블록의 전극 위에 도포하였다.
＜반도체 칩＞
사용된 반도체 칩은 도 3에 나타내는 위에서 설명한 것이다. 실장 시에 반도체 칩을 아래에 배치할 때에는, 반도체 칩의 전극은 구리 포스트는 아니고 금 전극(51)의 반도체 칩을 이용하였다.
범프 부착 반도체 칩을 제작할 때는, 필름상 샘플인 실시예 1∼8은 기판 중앙부의 4블록에 있는 전극(32)(직경 96㎛, 전극간 피치는 200㎛) 군 위에 적재하였다. 또한, 페이스트상 샘플인 비교예 1은, 동일하게 기판 중앙부의 4블록의 전극(32) 위에 도포하였다.
[평가방법]
＜범프 부착 기판 제작 공정에서의 작업성＞
작업성의 평가를 표 10∼11에 나타냈다. 범프 형성 기판 등의 작업성 평가로서, 필름상 또는 페이스트상 샘플을 기판에 10회 재치 또는 도포하였을 때의 재치량 또는 도포량의 편차를 상술한 식(1)으로부터 계산하였다. 상기 편차가, 20% 미만일때 A, 20% 초과 35% 미만일 때 B, 35% 이상일 때 C로 하였다. 재치 또는 도포하였을 때의 질량의 편차가 클수록 재치량, 도포량의 조정이 빈번하게 필요하게 되어, 작업성이 나빠진다.
＜범프 부착 기판의 범프 높이 편차＞
땜납 범프의 높이는, 상술한 레자테크 가부시키가이샤 제 레이저 현미경(제품번호 1LM21H), 또는 소니 프레시존 테크놀로지 가부시키가이샤 제 비접촉 형상 측정기(제품번호 YP10-T12)를 사용하여 측정하였다. 임의의 10범프(범프 수가 10 이하의 경우는 모든 범프)의 높이를 측정하고, 상술한 식(2)으로부터 높이 편차를 계산하였다. 표 10∼11에 높이 편차가 15% 이하일 때는 A, 15% 초과 35% 이하일 때는 B, 35%를 초과할 때는 C로 나타냈다.
＜반도체 장치 대향 전극 사이에 있어서의 땜납 접합부의 보이드＞
땜납 범프 내의 보이드는, 상술한 마이크로 포커스 X선 검사장치 MF160C를 사용하여 관찰하였다. 484개소 모든 땜납 접합 부위에 보이드가 관찰되지 않을 때는 A, 보이드가 관찰되는 범프의 수가 1∼2일 때는 B, 보이드가 관찰되는 범프의 수가 3이상일 때는 C로 표 10∼11에 나타냈다.
＜반도체 장치의 전기전도성＞
플립칩 접속에 의해 땜납 접합한 반도체 장치의 1블록의 전극군에 있어서, 모든 대향 전극(484개소)을 통과하는 데이지 체인 회로에 대하여, 상기 전기저항 측정과 같은 조건으로 전기저항을 측정하였다. 그 측정치가 17Ω미만일 때 A, 17∼19Ω일때 B, 19Ω를 초과할 때 C로 하였다.
Figure 112014040921904-pct00010
다만, 상기판/하기판 란에 있어서,
A: 범프 부착 반도체 칩, B: 범프 부착 인터포져,
a: 반도체 칩, b: 인터포져를 나타낸다.
Figure 112014040921904-pct00011
다만, 상기판/하기판 란에 있어서,
A: 범프 부착 반도체 칩, B: 범프 부착 인터포져,
a: 반도체 칩, b: 인터포져를 나타낸다.
실시예 1∼8은, 작업성, 땜납 범프의 높이 편차, 땜납 접합 부위의 보이드 및 전기저항의 평가에 있어서, 모두 양호한 평가를 얻었다.
이에 대하여, 비교예 1은, 페이스트상이기 때문에 작업성이 나쁘고, 형성되는 범프 높이에 편차가 있었다. 대류 첨가제를 가하고 있으므로 땜납 접합 부위에 보이드가 관찰되었다. 땜납 접합 부위는 에폭시 수지를 포함하므로 전기저항이 높았다.
이상과 같이 실시예 1∼8의 리플로우 필름을 이용하여 범프 부착 기판을 제작하고, 땜납 범프 부착 기판에 의해 땜납 접합을 형성하였다고 하였을 때는, 비교예 1의 페이스트와 비교하여, 작업성이 뛰어나고, 땜납 접합 부위의 보이드가 적고, 전기저항이 낮은 땜납 접합 부위 및 반도체 장치를 만들 수 있다.
10 기판(인터포져)
11 기판 상면의 전극 이외의 영역(솔더 레지스트)
12 전극
12a 기판 주변부의 전극(군)
12b 기판 중앙부의 전극(군)
21 리플로우 필름
22 이글 유리판(평판)
23 땜납 범프
24 땜납 잔사를 포함하는 리플로우 필름
30 반도체 칩
31 반도체 칩 표면의 전극(구리 필러) 이외의 영역(폴리이미드)
32 반도체 칩의 전극(구리 필러)
43 대향 전극 사이에 형성된 땜납 접합 부위
51 반도체 칩의 전극(금)
81 땜납 접합 부위

Claims (36)

  1. 용매에 용해 가능한 폴리비닐알코올과, 땜납 입자를 포함하는 필름으로서, 상기 땜납 입자는 상기 필름 중에 분산된 상태인 것을 특징으로 하는 리플로우 필름.
  2. 제1항에 있어서,
    상기 용매가, 물, 알코올, 또는 이들의 혼합물인 것을 특징으로 하는 리플로우 필름.
  3. 삭제
  4. 제1항 또는 제2항에 있어서,
    상기 폴리비닐알코올의 평균 중합도가 100∼1000인 것을 특징으로 하는 리플로우 필름.
  5. 제4항에 있어서,
    상기 폴리비닐알코올의 비누화도가 28∼98몰%인 것을 특징으로 하는 리플로우 필름.
  6. 제1항 또는 제2항에 있어서,
    물에 용해 또는 분산되는 분자량 500 이하의 화합물을, 상기 폴리비닐알코올 100질량부에 대하여 20∼300질량부 더 포함하는 것을 특징으로 하는 리플로우 필름.
  7. 제6항에 있어서,
    상기 분자량 500 이하의 화합물이, 비점이 100℃ 이상의 저분자량 알코올인 것을 특징으로 하는 리플로우 필름.
  8. 제6항에 있어서,
    상기 분자량 500 이하의 화합물이, 글리세린인 것을 특징으로 하는 리플로우 필름.
  9. 삭제
  10. 제1항 또는 제2항에 있어서,
    금속 산화물을 제거하는 성분을 더 함유하는 것을 특징으로 하는 리플로우 필름.
  11. 제1항 또는 제2항에 있어서,
    상기 땜납 입자의 누적 입도 분포의 미립측으로부터 누적 10%의 입경 및 누적 90%의 입경이 모두 1∼50㎛의 범위 내인 것을 특징으로 하는 리플로우 필름.
  12. 제1항 또는 제2항에 있어서,
    상기 땜납 입자가 무연(無鉛) 땜납인 것을 특징으로 하는 리플로우 필름.
  13. 제1항 또는 제2항에 있어서,
    상기 땜납 입자가 주석, 은, 및 구리의 합금인 것을 특징으로 하는 리플로우 필름.
  14. 제1항 또는 제2항에 있어서,
    상기 폴리비닐알코올 100질량부에 대하여, 상기 땜납 입자를 30∼500질량부 포함하는 것을 특징으로 하는 리플로우 필름.
  15. 제1항에 기재된 리플로우 필름을 이용한 땜납 범프 형성 방법으로서,
    (A) 전극을 구비하는 기판의 전극면측에 상기 리플로우 필름을 재치(載置)하는 공정,
    (B) 상기 리플로우 필름 위에 평판을 재치하여 고정하는 공정,
    (C) 상기 리플로우 필름 내의 땜납 입자의 용융온도 이상이고, 또한 폴리비닐알코올이 액상화되는 온도 이상으로 가열하는 공정, 및
    (D) 상기 (C)의 공정 종료 후에, 상기 리플로우 필름을 용해 제거하는 공정
    을 포함하는 것을 특징으로 하는 땜납 범프 형성 방법.
  16. 제15항에 있어서,
    상기 리플로우 필름이, 물에 용해 또는 분산되는 분자량 500 이하의 화합물을, 상기 폴리비닐알코올 100질량부에 대하여 20∼300질량부 더 포함하고,
    상기 (C) 공정은, 상기 리플로우 필름 내의 땜납 입자의 용융온도 이상이고, 또한 상기 폴리비닐알코올 및 물에 용해 또는 분산되는 분자량 500 이하의 화합물이 액상화되는 온도 이상으로 가열하는 것을 특징으로 하는 땜납 범프 형성 방법.
  17. 제15항 또는 제16항에 있어서,
    상기 (C)의 공정을, 불활성 가스 분위기하에서 실시하는 것을 특징으로 하는 땜납 범프 형성 방법.
  18. 제15항 또는 제16항에 있어서,
    평판으로부터 기판으로 향하여 압압된 상태에서 상기 (C)의 공정을 실시하는 것을 특징으로 하는 땜납 범프 형성 방법.
  19. 제15항 또는 제16항에 있어서,
    상기 (D)의 공정에 있어서, 전극 표면 이외에 존재하는 땜납 입자의 잔사를 포함하는 리플로우 필름을 물, 알코올, 또는, 이들의 혼합 용매에 의해 제거하는 것을 특징으로 하는 땜납 범프 형성 방법.
  20. 제15항 또는 제16항에 있어서,
    상기 (D)의 공정에 있어서, 초음파를 조사하는 것을 특징으로 하는 땜납 범프 형성 방법.
  21. 제1항에 기재된 리플로우 필름을 이용하는 땜납 접합의 형성 방법으로서,
    (a) 전극을 구비하는 기판의 전극면측에 상기 리플로우 필름을 재치하는 공정,
    (b) 상기 리플로우 필름 위에, 전극을 구비하는 다른 기판의 전극면측을 적재하고, 상하 기판의 전극을 상기 리플로우 필름을 통하여 서로 대향하는 위치에서 고정하는 공정,
    (c) 상기 (b) 공정 상태에서, 리플로우 필름 내의 땜납 입자의 용융온도 이상이고, 또한 폴리비닐알코올이 액상화되는 온도 이상으로 가열하는 공정, 및
    (d) 상기 (c)의 공정 종료 후에, 상기 리플로우 필름을 용해 제거하는 공정
    을 포함하는 것을 특징으로 하는 땜납 접합의 형성 방법.
  22. 제21항에 있어서,
    상기 리플로우 필름이, 물에 용해 또는 분산되는 분자량 500 이하의 화합물을, 상기 폴리비닐알코올 100질량부에 대하여 20∼300질량부 더 포함하고,
    상기 (c) 공정은, 상기 (b) 공정 상태에서, 리플로우 필름 내의 땜납 입자의 용융온도 이상이고, 또한 상기 폴리비닐알코올 및 물에 용해 또는 분산되는 분자량 500 이하의 화합물이 액상화되는 온도 이상으로 가열하는 것을 특징으로 하는 땜납 접합의 형성 방법.
  23. 제21항 또는 제22항에 있어서,
    상기 (c)의 공정을, 불활성 가스 분위기하에서 실시하는 것을 땜납 접합의 형성 방법.
  24. 제21항 또는 제22항에 있어서,
    상기 적재한 기판을 압압한 상태에서 상기 (c)의 공정을 실시하는 것을 특징으로 하는 땜납 접합의 형성 방법.
  25. 제21항 또는 제22항에 있어서,
    상기 (d)의 공정에 있어서, 물, 알코올, 또는, 이들의 혼합 용매에 의해, 대향하는 전극 사이 이외에 존재하는 땜납 입자의 잔사를 포함하는 리플로우 필름을 제거하는 것을 특징으로 하는 땜납 접합의 형성 방법.
  26. 제21항 또는 제22항에 있어서,
    상기 (d)의 공정에 있어서, 초음파를 조사하는 것을 특징으로 하는 땜납 접합의 형성 방법.
  27. 제15항 또는 제16항에 기재된 땜납 범프 형성 방법에 의해 범프가 기판의 전극 위에 형성되어 이루어지는 땜납 범프 부착 기판을 이용하는 땜납 접합의 형성 방법으로서,
    (E) 상기 땜납 범프 부착 기판의 땜납 범프와, 상기 땜납 범프 부착 기판과 접속시키는 전극을 구비하는 다른 기판의 전극 중 적어도 한쪽에, 금속 화합물을 제거하는 성분을 도포하는 공정,
    (F) 상기 범프 부착 기판의 땜납 범프 위에 상기 다른 기판의 전극면측을 적재하거나, 또는 상기 다른 기판의 전극 위에 상기 범프 부착 기판의 땜납 범프측을 적재하고, 상하 기판의 전극을 서로 대향시키는 공정, 및
    (G) 상기 (F)의 대향된 상태에서, 땜납 범프의 용융온도 이상으로 가열하는 공정을 포함하는 것을 특징으로 하는 땜납 접합의 형성 방법.
  28. 제27항에 있어서,
    상기 적재된 기판을 압압한 상태에서 상기 (G)의 공정을 실시하는 것을 특징으로 하는 땜납 접합의 형성 방법.
  29. 제15항 또는 제16항에 기재된 땜납 범프 형성 방법에 의해 형성된 것을 특징으로 하는 땜납 범프.
  30. 제15항 또는 제16항에 기재된 땜납 범프 형성 방법에 의해 범프가 기판의 전극 위에 형성되어 이루어지는 것을 특징으로 하는 땜납 범프 부착 기판.
  31. 제29항에 있어서,
    상기 기판이 반도체 칩 또는 인터포져인 것을 특징으로 하는 땜납 범프 부착 기판.
  32. 제30항에 있어서,
    상기 기판이 반도체 칩 또는 인터포져인 것을 특징으로 하는 땜납 범프 부착 기판.
  33. 제21항 또는 제22항에 기재된 땜납 접합의 형성 방법에 의해, 전극을 구비하는 2개의 기판의 대향 전극 사이에 형성된 것을 특징으로 하는 땜납 접합부.
  34. 제33항에 기재된 땜납 접합부를 갖고, 상기 전극을 구비하는 기판의 조합이, 반도체 칩 및 인터포져, 반도체 칩 및 반도체 칩, 인터포져 및 인터포져 중 어느 하나인 것을 특징으로 하는 반도체 장치.
  35. 제27항에 기재된 땜납 접합의 형성 방법에 의해, 전극을 구비하는 2개의 기판의 대향 전극 사이에 형성된 것을 특징으로 하는 땜납 접합부.
  36. 제35항에 기재된 땜납 접합부를 갖고, 상기 전극을 구비하는 기판의 조합이, 반도체 칩 및 인터포져, 반도체 칩 및 반도체 칩, 인터포져 및 인터포져 중 어느 하나인 것을 특징으로 하는 반도체 장치.
KR1020147011563A 2011-10-26 2012-10-26 리플로우 필름, 땜납 범프 형성 방법, 땜납 접합의 형성 방법 및 반도체 장치 KR101678749B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JPJP-P-2011-235489 2011-10-26
JPJP-P-2011-235484 2011-10-26
JP2011235484 2011-10-26
JPJP-P-2011-235479 2011-10-26
JP2011235489 2011-10-26
JP2011235479 2011-10-26
PCT/JP2012/077759 WO2013062095A1 (ja) 2011-10-26 2012-10-26 リフローフィルム、はんだバンプ形成方法、はんだ接合の形成方法及び半導体装置

Publications (2)

Publication Number Publication Date
KR20140084095A KR20140084095A (ko) 2014-07-04
KR101678749B1 true KR101678749B1 (ko) 2016-12-06

Family

ID=48167919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147011563A KR101678749B1 (ko) 2011-10-26 2012-10-26 리플로우 필름, 땜납 범프 형성 방법, 땜납 접합의 형성 방법 및 반도체 장치

Country Status (5)

Country Link
US (1) US9656353B2 (ko)
KR (1) KR101678749B1 (ko)
CN (1) CN103907179B (ko)
TW (1) TWI612591B (ko)
WO (1) WO2013062095A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5541354B1 (ja) 2012-12-28 2014-07-09 千住金属工業株式会社 気体吹き出し孔の配列構造及びはんだ付け装置
JP5541353B1 (ja) * 2012-12-28 2014-07-09 千住金属工業株式会社 気体吸込み孔の配列構造及びはんだ付け装置
JP6191143B2 (ja) * 2013-01-28 2017-09-06 三菱マテリアル株式会社 ＳｎＡｇＣｕ系はんだ粉末の製造方法及びこの粉末を用いたはんだ用ペーストの調製方法
WO2014139099A1 (en) * 2013-03-13 2014-09-18 China Sunergy (Nanjing) Co., Ltd. Soldering system
US10625356B2 (en) 2015-02-11 2020-04-21 Alpha Assembly Solutions Inc. Electrical connection tape
CN104900548A (zh) * 2015-06-05 2015-09-09 华进半导体封装先导技术研发中心有限公司 低成本微凸点的制备工艺
US11048028B2 (en) 2015-12-03 2021-06-29 Sony Semiconductor Solutions Corporation Semiconductor chip and electronic apparatus for suppressing degradation of semiconductor chip
JP6750862B2 (ja) * 2016-07-13 2020-09-02 キヤノン株式会社 撮像素子およびその実装基板
KR101696347B1 (ko) 2016-08-30 2017-01-13 (주)아이피아이테크 반도체 패키지 리플로우 공정용 폴리이미드 필름 및 그 제조 방법
KR101791081B1 (ko) * 2016-09-28 2017-11-20 주식회사 크레셈 초음파 접합 장치
KR102107001B1 (ko) * 2017-12-29 2020-05-07 주식회사 노피온 금속전극-마이크로소자 접합방법
US10879146B2 (en) 2018-04-06 2020-12-29 Rohm Co., Ltd. Electronic component and manufacturing method thereof
US10991914B2 (en) * 2018-06-26 2021-04-27 Lg Display Co., Ltd. Light emitting display device
CN109235768B (zh) * 2018-11-19 2020-08-25 广西天正钢结构有限公司 一种无螺钉无焊接钢结构的制造方法
JP7259942B2 (ja) * 2019-03-29 2023-04-18 株式会社村田製作所 樹脂多層基板、および樹脂多層基板の製造方法
KR20210001630A (ko) * 2019-06-28 2021-01-06 주식회사 노피온 자가 조립 및 정렬이 가능한 솔더페이스트를 이용한 마이크로소자 접합방법
US11211353B2 (en) * 2019-07-09 2021-12-28 Infineon Technologies Ag Clips for semiconductor packages
CN113042246B (zh) * 2021-03-10 2021-12-21 安徽禾炬电子材料有限公司 一种无尘车间用助焊剂涂布设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159102A (ja) 2003-11-27 2005-06-16 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2006114865A (ja) 2004-09-15 2006-04-27 Matsushita Electric Ind Co Ltd フリップチップ実装方法及びフリップチップ実装体
JP3946786B2 (ja) 1994-05-31 2007-07-18 エイ・ティ・アンド・ティ・コーポレーション 除去可能なハンダ運搬媒体を用いる電子デバイスの相互接続方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274454A (ja) 1992-09-17 1996-10-18 Senju Metal Ind Co Ltd シート状フォームソルダーおよびその製造方法
KR100897079B1 (ko) * 2001-09-21 2009-05-14 세키스이가가쿠 고교가부시키가이샤 변성 폴리비닐아세탈 수지
JP3964911B2 (ja) 2004-09-03 2007-08-22 松下電器産業株式会社 バンプ付き基板の製造方法
US20090085227A1 (en) 2005-05-17 2009-04-02 Matsushita Electric Industrial Co., Ltd. Flip-chip mounting body and flip-chip mounting method
TWI473245B (zh) 2006-10-31 2015-02-11 Sumitomo Bakelite Co 半導體電子零件及使用該半導體電子零件之半導體裝置
CN101536185B (zh) 2006-10-31 2012-11-28 住友电木株式会社 粘接带及使用该粘接带制造的半导体装置
TWI462676B (zh) 2009-02-13 2014-11-21 Senju Metal Industry Co The solder bumps for the circuit substrate are formed using the transfer sheet
JP5604957B2 (ja) 2010-04-23 2014-10-15 日立化成株式会社 リフローフィルム、及びそれを用いた半田バンプの形成方法、電極間の接合方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3946786B2 (ja) 1994-05-31 2007-07-18 エイ・ティ・アンド・ティ・コーポレーション 除去可能なハンダ運搬媒体を用いる電子デバイスの相互接続方法
JP2005159102A (ja) 2003-11-27 2005-06-16 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2006114865A (ja) 2004-09-15 2006-04-27 Matsushita Electric Ind Co Ltd フリップチップ実装方法及びフリップチップ実装体

Also Published As

Publication number Publication date
CN103907179A (zh) 2014-07-02
KR20140084095A (ko) 2014-07-04
WO2013062095A1 (ja) 2013-05-02
CN103907179B (zh) 2017-07-07
TWI612591B (zh) 2018-01-21
US9656353B2 (en) 2017-05-23
TW201336004A (zh) 2013-09-01
US20140252607A1 (en) 2014-09-11

Similar Documents

Publication Publication Date Title
KR101678749B1 (ko) 리플로우 필름, 땜납 범프 형성 방법, 땜납 접합의 형성 방법 및 반도체 장치
US6615484B2 (en) Method of manufacturing an electrical connection using solder flux compatible with flip chip underfill material
JP5342453B2 (ja) 導電性ペーストおよびこれを用いた電気電子機器
JP5093766B2 (ja) 導電性ボール等搭載半導体パッケージ基板の製造方法
US20060043543A1 (en) Solder composition, connecting process with soldering, and connection structure with soldering
US9815149B2 (en) Flux composition and techniques for use thereof
US9808874B2 (en) Flux composition and techniques for use thereof
JP2013110402A (ja) リフローフィルム、はんだバンプ形成方法、はんだ接合の形成方法及び半導体装置
JP2013110403A (ja) リフローフィルム、はんだバンプ形成方法、はんだ接合の形成方法及び半導体装置
JP2014168791A (ja) フラックスフィルム、フリップチップ接続方法、及び半導体装置
JP2023153935A (ja) はんだペースト
JP2006326598A (ja) 無鉛はんだペースト組成物、はんだ付け方法および電子部品の接合安定化方法
JP6949258B2 (ja) 接続体の製造方法及び接続体
WO2021131620A1 (ja) 接続構造体及び接続構造体の製造方法
JP2013093471A (ja) はんだプリコート及びその形成方法、並びにはんだプリコート付き基板
JP2013110405A (ja) リフローフィルム、はんだバンプ形成方法、はんだ接合の形成方法及び半導体装置
JP2020175415A (ja) 金属組成物、接着剤、焼結体、接合構造、接合体及びその製造方法、並びに焼結体付き支持部材及びその製造方法
CN114502685B (zh) 连接体的制备方法、各向异性导电接合材料及连接体
JP2009188063A (ja) 端子間の接続方法、および半導体素子の実装方法
JP2023092710A (ja) 接続構造体及び接続構造体の製造方法
Wu et al. Self-alignment feasibility study and contact resistance improvement of electrically conductive adhesives (ECAs)
Ding Flip chip and lid attachment assembly process development
JP2022147854A (ja) 仮固定組成物
JP6187536B2 (ja) はんだバンプ製造方法および下地形成用ペースト
KR20240034511A (ko) 미립자 솔더 페이스트 및 이를 포함하는 전자 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant