JP5853135B2 - 電極接合方法および回路部材接合ライン - Google Patents
電極接合方法および回路部材接合ライン Download PDFInfo
- Publication number
- JP5853135B2 JP5853135B2 JP2012059174A JP2012059174A JP5853135B2 JP 5853135 B2 JP5853135 B2 JP 5853135B2 JP 2012059174 A JP2012059174 A JP 2012059174A JP 2012059174 A JP2012059174 A JP 2012059174A JP 5853135 B2 JP5853135 B2 JP 5853135B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- circuit member
- solder
- joining
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Description
(ii)前記第一電極および前記第二電極の少なくとも一方に、前記ペーストを供給する工程、
(iii)前記第一電極が前記第二電極に前記ペーストを介して着地するように、前記第一回路部材と前記第二回路部材とを近接配置する工程、
(iv)前記第一電極が前記第二電極に着地した状態で、少なくとも前記第一電極、前記第二電極および前記ペーストを含む接合領域を、前記はんだの融点以上の温度で、前記第一電極を前記第二電極に押圧しながら加熱して、前記はんだを溶融させるとともに、前記熱硬化性樹脂を硬化させる工程、
(v)前記接合領域を、前記はんだの融点以上の温度から徐冷する工程、を具備し、
前記はんだが、第一融点を有する第一金属元素と、前記第一融点よりも高い第二融点を有する第二金属元素と、を含み、
前記徐冷工程では、前記接合領域の温度を、前記はんだの融点以上、かつ前記第二融点より低い所定温度以下の温度範囲TRに6〜60秒間留まらせるとともに、少なくとも前記温度範囲TRでは1〜10℃/秒の冷却速度で前記接合領域を徐冷する、電極接合方法に関する。
前記第一電極および前記第二電極の少なくとも一方に、前記ペーストを供給するペースト供給装置と、
前記ペースト供給装置の下流に配置され、前記第一電極が前記第二電極に前記ペーストを介して着地するように、前記第一回路部材と前記第二回路部材とを近接配置するとともに、前記第一電極が前記第二電極に着地した状態で、少なくとも前記第一電極、前記第二電極および前記ペーストを含む接合領域を、前記はんだの融点以上の温度で加熱し、その後、徐冷することにより、前記熱硬化性樹脂を硬化させるとともに前記第一電極と前記第二電極とを接合する、実装ユニットと、を具備し、
前記はんだが、第一融点を有する第一金属元素と、前記第一融点よりも高い第二融点を有する第二金属元素と、を含み、
実装ユニットは、前記接合領域の温度を、前記はんだの融点以上、かつ前記第二融点より低い所定温度以下の温度範囲TRに6〜60秒間留まらせるとともに、少なくとも前記温度範囲TRでは1〜10℃/秒の冷却速度で前記接合領域を徐冷する、回路部材接合ラインに関する。
(実施形態1)
図1に、本発明の一実施形態に係る回路部材接合ラインを、簡略化したブロック図により示す。図2に、接着剤塗布ユニットの概略構成を上面図により示す。図3に、実装ユニットの概略構成を上面図により示す。
図4Aに示すように、はんだ22は、電極14aの先端に、はんだキャップを形成したり、いわゆるはんだバンプとして電極14aを形成したりすることで、電極14aに含ませることができる。ただし、はんだキャップとは、電子部品等の電極形成部分に例えば柱状の電極基部(例えばCu基部)を設けたような場合に、その電極基部の上に鍍金して設けたはんだ層(例えば、Sn−10AgまたはSn−3.5Ag等のはんだ層)をいう。
基板12の電極12aがはんだを含む場合も基本的には電子部品14の電極14aがはんだを含む場合と同様のプロセスで、電極12aと電極14aとの間にはんだ接合部26を形成することができる。これにより、上の場合と同様に、通常のはんだ接合部よりも高融点のはんだ接合部26を形成することができる。なお、電極12aにクリームはんだを塗布することで電極12aにはんだ22を含ませる場合には、ライン1にスクリーン印刷装置等を付加することができる。
図5Aに示すように、はんだを、はんだ粒子22bとして接着剤24に含ませ、ペーストとすることで、電極12aおよび電極14aにはんだ22を供給することができる。そのようなはんだ粒子22bの融点は、上述のSn−Bi系はんだであれば例えば138℃である。上記ペーストに含まれるはんだ粒子22bの含有量は、例えば4〜30質量%とすることができる。はんだ粒子の平均粒径は、例えば2〜10μmであるが、特に限定されるものではない。
次に、図6を参照して、本発明の実施形態2を説明する。図6は、本実施形態に係る回路部材接合ラインの概略構成を示すブロック図である。
次に、図7〜図9を参照して、本発明の実施形態3を説明する。図7は、本実施形態に係る回路部材接合ラインの概略構成を示すブロック図である。図8は、プレス機のプレス台の上面図である。図9は、プレス機の動作を説明する説明図であって、プレス機の側面図である。
(実施例1)
接着剤として、エポキシ樹脂、硬化剤、チキソ剤、顔料、カップリング剤を含む樹脂組成物を使用した。それに、Sn−Bi系はんだ(Sn−58Biはんだ)の微粒子(平均粒径:4.8μm、融点:138℃)を20重量%だけ混合することで、はんだ粒子含有接着剤(ペースト)を調製した。
実装ヘッドによる荷重:電極1個あたり0.1N
加熱時間:15秒
接合領域が138〜200℃の温度領域に留まっていたと推定される時間(以下、徐冷時間という):20秒
冷却速度:3℃/秒(138〜200℃の温度範囲TRの平均冷却速度)
下記の条件が異なること以外は、実施例1と同様にして、10個の試験用電子部品を1つの試験用基板に実装した。
冷却速度:10℃/秒
徐冷時間:6秒
下記の条件が異なること以外は、実施例1と同様にして、10個の試験用電子部品を1つの試験用基板に実装した。
冷却速度:1℃/秒
徐冷時間:60秒
10個の試験用電子部品を1つの試験用基板に実施形態3と同様のプロセスで仮置きした。それを6回繰り返すことで、10個の試験用電子部品がそれぞれ仮置きされた6個の試験用基板(部品仮置き基板という)を得た。6個の部品仮置き基板の各試験用電子部品を、実施例1と同じ条件で各試験用基板に実装するように、エヌピーエーシステム株式会社製のプレス機を使用して加圧および加熱のプロセスを実行した後、接合領域を徐冷した。
下記条件に示すように、接合領域を冷却装置により急冷し、徐冷しなかったこと以外は、実施例1と同様にして、試験用電子部品を試験用基板に実装した。
接合領域が138〜200℃の温度領域に留まっていたと推定される時間:2.5秒
3…クリーナ、
4…接着剤塗布ユニット、
5…実装ユニット、
5A…実装機、
7…コンベア、
7a…ステージ、
8…オーブン、
9…仮載せ機、
10…プレス機、
12…基板、
12a…電極、
14…電子部品、
14a…電極、
16…塗布ヘッド、
18…部品供給ステージ、
22a…溶融はんだ、
20…実装ヘッド、
22b…はんだ粒子、
24…接着剤、
24a…硬化樹脂、
26…はんだ接合部、
28…仮置きヘッド、
30…プレス台、
32…プレス板、
Claims (20)
- (i)第一電極を有する第一回路部材と、前記第一電極に対応する第二電極を有する第二回路部材と、熱硬化性樹脂を含むペーストとを準備する工程、ただし、前記第一電極、前記第二電極および前記ペーストの少なくとも一つが、はんだを含み、
(ii)前記第一電極および前記第二電極の少なくとも一方に、前記ペーストを供給する工程、
(iii)前記第一電極が前記第二電極に前記ペーストを介して着地するように、前記第一回路部材と前記第二回路部材とを近接配置する工程、
(iv)前記第一電極が前記第二電極に着地した状態で、少なくとも前記第一電極、前記第二電極および前記ペーストを含む接合領域を、前記はんだの融点以上の温度で、前記第一電極を前記第二電極に押圧しながら加熱して、前記はんだを溶融させるとともに、前記熱硬化性樹脂を硬化させる工程、
(v)前記接合領域を、前記はんだの融点以上の温度から徐冷する工程、を具備し、
前記はんだが、第一融点を有する第一金属元素と、前記第一融点よりも高い第二融点を有する第二金属元素と、を含み、
前記徐冷工程では、前記接合領域の温度を、前記はんだの融点以上、かつ前記第二融点より低い所定温度以下の温度範囲TRに6〜60秒間留まらせるとともに、少なくとも前記温度範囲TRでは1〜10℃/秒の冷却速度で前記接合領域を徐冷する、電極接合方法。 - 前記第一金属元素がSnであり、前記第二金属元素がBiである、請求項1に記載の電極接合方法。
- 前記温度範囲TRが、138〜200℃である、請求項2に記載の電極接合方法。
- 前記ペーストが、前記はんだを4〜30質量%だけ含む、請求項1〜3のいずれか1項に記載の電極接合方法。
- 前記工程(iii)、前記工程(iv)および前記工程(v)を含むフロー(X)は、少なくとも1つの前記第二回路部材に対して、複数の前記第一回路部材を、順次、近接配置し、前記第一回路部材毎に、前記接合領域を押圧しながら加熱し、徐冷する、工程である、請求項1〜4のいずれか1項に記載の電極接合方法。
- 前記工程(iii)と前記工程(iv)を含むフロー(Y)は、少なくとも1つの前記第二回路部材に対して、複数の前記第一回路部材を、順次、近接配置し、前記第一回路部材毎に前記接合領域を押圧しながら加熱する工程であり、
前記工程(v)は、前記フロー(Y)の後、複数の前記第一回路部材に対応する複数の前記接合領域を、同時に、前記はんだが溶融するまで再加熱し、徐冷する工程である、請求項1〜4のいずれか1項に記載の電極接合方法。 - 前記工程(iii)は、少なくとも1つの前記第二回路部材に対して、複数の前記第一回路部材を、順次、近接配置し、前記複数の第一回路部材の全てに対応する前記接合領域を形成する工程であり、
前記工程(iv)と前記工程(v)を含むフロー(Z)は、前記複数の第一回路部材の全てに対応する前記接合領域を、同時に、押圧しながら加熱し、徐冷する工程である、請求項1〜4のいずれか1項に記載の電極接合方法。 - 前記第一回路部材が半導体ベアチップであり、前記第二回路部材がインターポーザ基板である、請求項1〜7のいずれか1項に記載の電極接合方法。
- 前記第一回路部材および前記第二回路部材がいずれも半導体ベアチップである、請求項1〜7のいずれか1項に記載の電極接合方法。
- 前記第一回路部材が電子部品モジュールであり、前記第二回路部材がマザーボードである、請求項1〜7のいずれか1項に記載の電極接合方法。
- 前記第一回路部材がBGAパッケージであり、前記第二回路部材がマザーボードである、請求項1〜7のいずれか1項に記載の電極接合方法。
- 第一電極を有する第一回路部材と、前記第一電極に対応する第二電極を有する第二回路部材とを、前記第一電極と前記第二電極との間に熱硬化性樹脂を含むペーストを介在させて接合する、前記第一電極、前記第二電極および前記ペーストの少なくとも一つが、はんだを含む、回路部材接合ラインであって、
前記第一電極および前記第二電極の少なくとも一方に、前記ペーストを供給するペースト供給装置と、
前記ペースト供給装置の下流に配置され、前記第一電極が前記第二電極に前記ペーストを介して着地するように、前記第一回路部材と前記第二回路部材とを近接配置するとともに、前記第一電極が前記第二電極に着地した状態で、少なくとも前記第一電極、前記第二電極および前記ペーストを含む接合領域を、前記はんだの融点以上の温度で加熱し、その後、徐冷することにより、前記熱硬化性樹脂を硬化させるとともに前記第一電極と前記第二電極とを接合する、実装ユニットと、を具備し、
前記はんだが、第一融点を有する第一金属元素と、前記第一融点よりも高い第二融点を有する第二金属元素と、を含み、
実装ユニットは、前記接合領域の温度を、前記はんだの融点以上、かつ前記第二融点より低い所定温度以下の温度範囲TRに6〜60秒間留まらせるとともに、少なくとも前記温度範囲TRでは1〜10℃/秒の冷却速度で前記接合領域を徐冷する、回路部材接合ライン。 - 前記実装ユニットが、
少なくとも1つの前記第二回路部材に対して、複数の前記第一回路部材を、順次、近接配置し、前記第一回路部材毎に、前記接合領域を押圧しながら加熱し、徐冷する、回路部材搭載−接合装置、を具備する、請求項12に記載の回路部材接合ライン - 前記実装ユニットが、
少なくとも1つの前記第二回路部材に対して、複数の前記第一回路部材を、順次、近接配置し、前記第一回路部材毎に、前記接合領域を押圧しながら加熱する回路部材搭載−接合装置と、
回路部材搭載−接合装置の下流に配置され、前記複数の第一回路部材の全てに対応する前記接合領域を、同時に、前記はんだが溶融するまで再加熱し、徐冷する加熱装置と、を具備する、請求項12に記載の回路部材接合ライン。 - 前記実装ユニットが、
少なくとも1つの前記第二回路部材に対して、複数の前記第一回路部材を、順次、近接配置し、前記複数の第一回路部材の全てに対応する前記接合領域を形成する回路部材搭載装置と、
前記回路部材搭載装置の下流に配置され、前記複数の第一回路部材の全てに対応する前記接合領域を、同時に、押圧しながら加熱し、徐冷する加熱−接合装置と、を具備する、請求項12に記載の回路部材接合ライン。 - 前記実装ユニットが、
前記接合領域を徐冷するときに、前記第一回路部材を保持する第一回路部材保持ユニットおよび前記第二回路部材を保持する第二回路部材保持ユニットを備え、
前記第一回路部材保持ユニットおよび前記第二回路部材保持ユニットの少なくとも一方が、セラミックを含む、請求項12〜15のいずれか1項に記載の回路部材接合ライン。 - 前記実装ユニットが、前記接合領域の温度を、138〜200℃の温度範囲TRに6〜20秒間留まらせるように、前記接合領域を徐冷する、請求項12〜16のいずれか1項に記載の回路部材接合ライン。
- 前記実装ユニットが前記接合領域を徐冷するときの冷却速度が、少なくとも前記温度範囲TRで0.1〜10℃/秒である、請求項12〜17のいずれか1項に記載の回路部材接合ライン。
- (i)第一電極を有する第一回路部材と、前記第一電極に対応する第二電極を有する第二回路部材と、熱硬化性樹脂を含むペーストとを準備する工程、ただし、前記第一電極、前記第二電極および前記ペーストの少なくとも一つが、はんだを含み、
(ii)前記第一電極および前記第二電極の少なくとも一方に、前記ペーストを供給する工程、
(iii)前記第一電極が前記第二電極に前記ペーストを介して着地するように、前記第一回路部材と前記第二回路部材とを近接配置する工程、
(iv)前記第一電極が前記第二電極に着地した状態で、少なくとも前記第一電極、前記第二電極および前記ペーストを含む接合領域を、前記はんだの融点以上の温度で、前記第一電極を前記第二電極に押圧しながら加熱して、前記はんだを溶融させるとともに、前記熱硬化性樹脂を硬化させる工程、
(v)前記接合領域を、前記はんだの融点以上の温度から徐冷する工程、を具備し、
前記工程(iii)と前記工程(iv)を含むフロー(Y)は、少なくとも1つの前記第二回路部材に対して、複数の前記第一回路部材を、順次、近接配置し、前記第一回路部材毎に前記接合領域を押圧しながら加熱する工程であり、
前記工程(v)は、前記フロー(Y)の後、複数の前記第一回路部材に対応する複数の前記接合領域を、同時に、前記はんだが溶融するまで再加熱し、徐冷する工程である、電極接合方法。 - 第一電極を有する第一回路部材と、前記第一電極に対応する第二電極を有する第二回路部材とを、前記第一電極と前記第二電極との間に熱硬化性樹脂を含むペーストを介在させて接合する、前記第一電極、前記第二電極および前記ペーストの少なくとも一つが、はんだを含む、回路部材接合ラインであって、
前記第一電極および前記第二電極の少なくとも一方に、前記ペーストを供給するペースト供給装置と、
前記ペースト供給装置の下流に配置され、前記第一電極が前記第二電極に前記ペーストを介して着地するように、前記第一回路部材と前記第二回路部材とを近接配置するとともに、前記第一電極が前記第二電極に着地した状態で、少なくとも前記第一電極、前記第二電極および前記ペーストを含む接合領域を、前記はんだの融点以上の温度で加熱し、その後、徐冷することにより、前記熱硬化性樹脂を硬化させるとともに前記第一電極と前記第二電極とを接合する、実装ユニットと、を具備し、
前記実装ユニットが、
少なくとも1つの前記第二回路部材に対して、複数の前記第一回路部材を、順次、近接配置し、前記第一回路部材毎に、前記接合領域を押圧しながら加熱する回路部材搭載−接合装置と、
回路部材搭載−接合装置の下流に配置され、前記複数の第一回路部材の全てに対応する前記接合領域を、同時に、前記はんだが溶融するまで再加熱し、徐冷する加熱装置と、を具備する、回路部材接合ライン。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012059174A JP5853135B2 (ja) | 2012-03-15 | 2012-03-15 | 電極接合方法および回路部材接合ライン |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012059174A JP5853135B2 (ja) | 2012-03-15 | 2012-03-15 | 電極接合方法および回路部材接合ライン |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013197110A JP2013197110A (ja) | 2013-09-30 |
JP5853135B2 true JP5853135B2 (ja) | 2016-02-09 |
Family
ID=49395759
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012059174A Active JP5853135B2 (ja) | 2012-03-15 | 2012-03-15 | 電極接合方法および回路部材接合ライン |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5853135B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6037300B2 (ja) * | 2012-03-15 | 2016-12-07 | パナソニックIpマネジメント株式会社 | 回路部材接合構造体 |
JP6518461B2 (ja) * | 2015-03-03 | 2019-05-22 | 東レエンジニアリング株式会社 | 実装装置および実装方法 |
JP6685014B2 (ja) * | 2016-05-30 | 2020-04-22 | パナソニックIpマネジメント株式会社 | 回路部材の接続構造および接続方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06349892A (ja) * | 1993-06-10 | 1994-12-22 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP4371939B2 (ja) * | 2004-08-03 | 2009-11-25 | パナソニック株式会社 | 基板搬入装置、部品実装装置、及び基板搬入方法 |
JP4946262B2 (ja) * | 2006-08-18 | 2012-06-06 | 富士通セミコンダクター株式会社 | 半導体素子の実装方法及び半導体装置の製造方法 |
JP4830744B2 (ja) * | 2006-09-15 | 2011-12-07 | パナソニック株式会社 | 電子部品実装用接着剤及び電子部品実装構造体 |
-
2012
- 2012-03-15 JP JP2012059174A patent/JP5853135B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013197110A (ja) | 2013-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6011887B2 (ja) | 電子部品実装方法および電子部品実装ライン | |
US20010005314A1 (en) | Interconnection process for module assembly and rework | |
JP5519866B2 (ja) | 電子部品実装ライン及び電子部品実装方法 | |
JP6057224B2 (ja) | 部品実装構造体 | |
JP5719999B2 (ja) | 電子部品実装方法、電子部品搭載装置および電子部品実装システム | |
JP2008109009A (ja) | 半導体装置の製造方法 | |
US9125329B2 (en) | Electronic component mounting line and electronic component mounting method | |
JP5853135B2 (ja) | 電極接合方法および回路部材接合ライン | |
US9439335B2 (en) | Electronic component mounting line and electronic component mounting method | |
JP6037300B2 (ja) | 回路部材接合構造体 | |
TWI453845B (zh) | 半導體裝置之製造方法 | |
JP2018181939A (ja) | 半導体部品の実装構造体 | |
JP2006332354A (ja) | プリント回路基板の製造方法、プリント回路基板 | |
JP6135892B2 (ja) | 電子部品実装方法および電子部品実装ライン | |
JP2014033084A (ja) | 積層パッケージ構造体の製造方法、組み立て装置、および製造システム | |
JP6135891B2 (ja) | 電子部品実装方法および電子部品実装ライン | |
JP5719997B2 (ja) | 電子部品の実装方法及び実装システム | |
JP2001185577A (ja) | 電子機器 | |
JP5828095B2 (ja) | 電子部品実装構造体の製造方法および電子部品実装装置 | |
JP2010263200A (ja) | 半導体装置の製造方法およびこの方法に用いる圧力容器 | |
US7070088B2 (en) | Method of semiconductor device assembly including fatigue-resistant ternary solder alloy | |
KR101214683B1 (ko) | 반도체 장치의 제조 방법 | |
JP2014049646A (ja) | 部品実装方法および部品実装システム | |
JP5884088B2 (ja) | 電子部品実装方法 | |
JP2022105279A (ja) | 方法および装置(基板へのチップの組立て) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140710 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20141009 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20141028 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150320 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150326 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150514 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150630 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150716 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5853135 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |