JP5719999B2 - 電子部品実装方法、電子部品搭載装置および電子部品実装システム - Google Patents

電子部品実装方法、電子部品搭載装置および電子部品実装システム Download PDF

Info

Publication number
JP5719999B2
JP5719999B2 JP2013516214A JP2013516214A JP5719999B2 JP 5719999 B2 JP5719999 B2 JP 5719999B2 JP 2013516214 A JP2013516214 A JP 2013516214A JP 2013516214 A JP2013516214 A JP 2013516214A JP 5719999 B2 JP5719999 B2 JP 5719999B2
Authority
JP
Japan
Prior art keywords
electronic component
substrate
mounting
bumps
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013516214A
Other languages
English (en)
Other versions
JPWO2012160817A1 (ja
Inventor
翼 佐伯
翼 佐伯
和田　義之
義之 和田
本村　耕治
耕治 本村
境　忠彦
忠彦 境
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2013516214A priority Critical patent/JP5719999B2/ja
Publication of JPWO2012160817A1 publication Critical patent/JPWO2012160817A1/ja
Application granted granted Critical
Publication of JP5719999B2 publication Critical patent/JP5719999B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H05K13/0465—Surface mounting by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32052—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3312—Layout
    • H01L2224/3315—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/33154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/33155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7515—Means for applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7515—Means for applying permanent coating, e.g. in-situ coating
    • H01L2224/75161—Means for screen printing, e.g. roller, squeegee, screen stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/756—Means for supplying the connector to be connected in the bonding apparatus
    • H01L2224/75611—Feeding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/79—Apparatus for Tape Automated Bonding [TAB]
    • H01L2224/7901—Means for cleaning, e.g. brushes, for hydro blasting, for ultrasonic cleaning, for dry ice blasting, using gas-flow, by etching, by applying flux or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/81498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81499—Material of the matrix
    • H01L2224/81594—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/815 - H01L2224/81591
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/81498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81598—Fillers
    • H01L2224/81599—Base material
    • H01L2224/816—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9205—Intermediate bonding steps, i.e. partial connection of the semiconductor or solid-state body during the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

本発明は、複数のバンプを有する電子部品を基板に搭載または実装する方法および装置に関する。
電子機器には、様々な電子部品が組み込まれており、これらの電子部品は複数の電極やリードフレームを有する基板の所定の位置に接合された状態で、実装構造体として機器に内蔵されている。近年の電子機器の小型化に伴い、機器に組み込まれる電子部品は小型化が進んでいることから、フリップチップやチップサイズパッケージ（ＣＳＰ）などの小型の電子部品が基板に搭載されることが多くなってきている。
フリップチップやＣＳＰなどの電子部品は、複数の端子が規則的に配置された主面を有し、各端子にははんだ製のバンプが形成されている。そのような電子部品を基板に実装するには、バンプをランドと称される基板の電極に着地させて加熱し、溶融（リフロー）させた後、放冷することにより、電子部品と基板との相互接続が行われる。これにより、電子部品の各端子は基板の電極と電気的に導通するとともに、電子部品は、はんだ接合部により基板に保持される。
実装構造体には、フリップチップやＣＳＰなどの電子部品の他に、チップ抵抗、チップＬＥＤ、チップコンデンサなどと称される電子部品が実装されることも多い。このような電子部品は、スクリーン印刷などの手法により、基板の電極に金属粒子を含むペースト（例えばクリームはんだ）を塗布した後、ペーストが塗布された電極に搭載される。その後、リフローにより、金属粒子を溶融させ、放冷することにより、電子部品が基板に接合される。金属粒子を含むペーストの基板の電極への塗布は、フリップチップやＣＳＰなどの電子部品を基板に搭載する前に行われるのが一般的である。
上記のような実装工程により得られた基板と電子部品からなる実装構造体に対して、ヒートサイクルによる熱応力や外力を加えると、バンプにより基板に接合されている電子部品では、はんだ接合部の強度が不足する場合がある。そこで、補強用樹脂により、電子部品を基板に接着して、はんだ接合部を補強することが行われている。
補強用樹脂により、はんだ接合部を補強する方法としては、電子部品の複数のバンプが設けられた主面と基板との隙間の全体にアンダーフィル材を侵入させる方法がある。しかし、アンダーフィル材は、リフロー工程により電子部品と基板との相互接続を行った後に、電子部品と基板との隙間に注入する必要がある。そのため、アンダーフィル材を熱硬化させるための加熱が別に必要となり、実装工程の工数が多くなる。また、アンダーフィル材の付着面積が大きいため、実装構造体をリペアする際に不便である。さらに、アンダーフィル材によって補強されたはんだ接合部を有する基板を再リフローする際には、アンダーフィル材の隙間で、はんだフラッシュが発生しやすくなる。
そこで、電子部品を基板に搭載する前に、予め電子部品の周縁部に対応する基板の位置だけに、補強用樹脂を供給する方法が提案されている（特許文献１参照）。この方法では、リフロー時に、はんだ接合と同時に補強用樹脂を硬化させることが可能であり、さらに、実装構造体のリペアが容易となる点や、再リフロー時にはんだフラッシュが発生しにくいという点でも優れている。
特開２００３−２１８５０８号公報
電子部品を搭載する基板には、電子部品のバンプに対応するように、複数の電極が規則的に行列状に設けられている。特許文献１では、電子部品が基板に搭載される前に、最外周の電極の外側の複数の補強位置に、補強用樹脂が塗布される。その後、フラックスが塗布されたバンプが電極に着地するように、電子部品が基板に搭載される。このとき、電子部品の周縁部に補強用樹脂を接触させることにより、補強用樹脂は、リフロー工程までの間、電子部品を基板に固定する接着剤として機能する。また、リフロー後には、補強用樹脂は、はんだ接合部に対する補強部となる。
上記のように、電子部品を基板に搭載する前に補強用樹脂を基板に塗布する場合、補強用樹脂が基板に設けられた電極に接触する。このような接触が起こると、バンプと電極との間に補強用樹脂が侵入する。この状態でリフローを行うと、補強用樹脂が障害となって、フラックスは電極と十分に接触することができなくなる。その結果、溶融したバンプが電極に十分に濡れ広がることができず、接合不良（導通不良、接合強度不足）となることがある。近年の電子部品の小型化に伴い、上述のような補強用樹脂と基板に設けられた電極との接触を避けることは困難になってきている。
そこで、本発明は、少ない工数で、電子部品と基板との接合不良を回避することができる電子部品実装方法、電子部品搭載装置および電子部品実装システムを提供することを目的とする。
本発明の一局面は、複数のバンプが設けられた矩形の主面を有する第１電子部品を準備する工程と、
前記複数のバンプに対応する複数の第１電極を有する基板を準備する工程と、
前記複数のバンプにフラックスを塗布する工程と、
前記複数のバンプが、前記フラックスを介して、それぞれ対応する前記第１電極に着地するように、前記第１電子部品を前記基板に搭載する工程と、
前記第１電子部品が搭載された基板における前記第１電子部品の少なくとも四隅またはその近傍に対応する複数の補強位置に、前記第１電子部品の周縁部並びに前記周縁部に位置する最外周のバンプと接触し、かつ、前記最外周のバンプを覆わないように、熱硬化性樹脂を供給する工程と、
前記第１電子部品を搭載した前記基板を加熱して、前記バンプを溶融させるとともに、前記熱硬化性樹脂を硬化させ、放冷することにより、前記第１電子部品を前記基板に接合する工程と、を含む電子部品実装方法に関する。
本発明の他の局面は、複数のバンプが設けられた矩形の主面を有する第１電子部品を、前記複数のバンプに対応する複数の第１電極を有する基板に搭載する、電子部品搭載装置であって、
前記第１電子部品を供給する第１部品供給部と、
前記基板を保持して位置決めする基板保持部と、
フラックスの塗膜を供給する転写ユニットと、
前記供給された第１電子部品を前記基板に搭載する移動可能な搭載ヘッドと、
熱硬化性樹脂を供給する移動可能な塗布ヘッドと、
前記搭載ヘッドと前記塗布ヘッドの移動および動作を制御する制御部と、
を具備し、
前記制御部の指令により、前記搭載ヘッドは、前記転写ユニットで前記第１電子部品の前記複数のバンプに前記フラックスの塗膜を転写させた後、前記複数のバンプが前記フラックスを介してそれぞれ対応する前記第１電極に着地するように、前記第１電子部品を前記基板に搭載し、かつ前記塗布ヘッドは、前記第１電子部品が搭載された基板における前記第１電子部品の少なくとも四隅またはその近傍に対応する複数の補強位置に、前記第１電子部品の周縁部並びに前記周縁部に位置する最外周のバンプと接触し、かつ、前記最外周のバンプを覆わないように、前記熱硬化性樹脂を供給する、電子部品搭載装置に関する。
本発明の更に他の局面は、複数のバンプが設けられた矩形の主面を有する第１電子部品および接続用端子を有する第２電子部品を、前記複数のバンプに対応する複数の第１電極および前記接続用端子に対応する第２電極を有する基板に実装する電子部品実装方法であって、
前記基板を準備する工程と、
前記基板の前記第２電極にスクリーン印刷により金属粒子を含むペーストを塗布する工程と、
前記第１電子部品を準備する工程と、
前記第２電子部品を準備する工程と、
前記複数のバンプにフラックスを塗布する工程と、
前記複数のバンプが、前記フラックスを介して、それぞれ対応する前記第１電極に着地するように、前記第１電子部品を前記基板に搭載する工程と、
前記第１電子部品が搭載された基板における前記第１電子部品の少なくとも四隅またはその近傍に対応する複数の補強位置に、前記第１電子部品の周縁部並びに前記周縁部に位置する最外周のバンプと接触し、かつ、前記最外周のバンプを覆わないように、熱硬化性樹脂を供給する工程と、
前記接続用端子が、前記金属粒子を含むペーストを介して、前記第２電極に着地するように、前記第２電子部品を前記基板に搭載する工程と、
前記第１電子部品および前記第２電子部品を搭載した前記基板を加熱して、前記バンプおよび前記金属粒子を溶融させるとともに、前記熱硬化性樹脂を硬化させ、放冷することにより、前記第１電子部品および前記第２電子部品を前記基板に接合する工程と、を含む電子部品実装方法に関する。
本発明の更に他の局面は、複数のバンプが設けられた矩形の主面を有する第１電子部品および接続用端子を有する第２電子部品を、前記複数のバンプに対応する複数の第１電極および前記接続用端子に対応する第２電極を有する基板に実装する電子部品実装システムであって、
前記基板を供給する基板供給装置と、
前記基板供給装置から搬出された前記基板の前記第２電極にスクリーン印刷により金属粒子を含むペーストを塗布するスクリーン印刷装置と、
前記スクリーン印刷装置から搬出された前記基板の前記第１電極に前記第１電子部品を搭載するとともに、前記金属粒子を含むペーストが塗布された第２電極に第２電子部品を搭載する電子部品搭載装置と、
前記電子部品搭載装置から搬出された前記基板を加熱して、前記バンプおよびはんだを溶融させるとともに、前記熱硬化性樹脂を硬化させるリフロー装置と、を具備し、
前記電子部品搭載装置が、
前記第１電子部品を供給する第１部品供給部と、
前記第２電子部品を供給する第２部品供給部と、
前記基板を保持して位置決めする基板保持部と、
フラックスの塗膜を供給する転写ユニットと、
前記供給された第１電子部品および第２電子部品を前記基板に搭載する移動可能な搭載ヘッドと、
熱硬化性樹脂を供給する移動可能な塗布ヘッドと、
前記搭載ヘッドと前記塗布ヘッドの移動および動作を制御する制御部と、
を具備し、
前記制御部の指令により、前記搭載ヘッドは、前記転写ユニットで前記第１電子部品の前記複数のバンプに前記フラックスの塗膜を転写させた後、前記複数のバンプが前記フラックスを介してそれぞれ対応する前記電極に着地するように、前記第１電子部品を前記基板に搭載するとともに、前記接続用端子が、前記金属粒子を含むペーストを介して、前記第２電極に着地するように、前記第２電子部品を前記基板に搭載し、かつ前記塗布ヘッドは、前記第１電子部品が搭載された基板における前記第１電子部品の少なくとも四隅またはその近傍に対応する複数の補強位置に、前記第１電子部品の周縁部並びに前記周縁部に位置する最外周のバンプと接触し、かつ、前記最外周のバンプを覆わないように、熱硬化性樹脂を供給する、電子部品実装システムに関する。
本発明によれば、電子部品を基板に搭載した後に、電子部品の周縁部に対応する補強位置に熱硬化性樹脂が供給されるため、熱硬化性樹脂が基板に設けられた電極またはバンプに接触する場合でも、熱硬化性樹脂が電極とバンプとの間に侵入することを抑制できる。よって、リフロー時には、溶融したバンプで電極が十分に濡れるため、はんだ接合部における導通と十分な接合強度が確保される。
本発明の新規な特徴を添付の請求の範囲に記述するが、本発明は、構成および内容の両方に関し、本願の他の目的および特徴と併せ、図面を照合した以下の詳細な説明によりさらによく理解されるであろう。
複数のバンプを有する第１電子部品の一例の正面図である。 同電子部品の底面図である。 チップ型の第２電子部品の一例の斜視図である。 本発明の一実施形態に係る第１電子部品および第２電子部品を基板に搭載する電子部品実装方法の工程を示す説明図である。 本発明の一実施形態に係る電子部品実装システムの全体像を示す図である。 本発明の一実施形態に係る電子部品搭載装置を上方から見た構成図である。 転写ユニットの上面図である。 転写ユニットのＸ−Ｘ線断面図である。 第１電子部品および第２電子部品を基板に搭載する手順を示すフローチャートである。 第１電子部品を基板に搭載する工程を示す説明図である。 本発明の一実施形態に係る電子部品搭載装置の制御系統図である。 第１電子部品を搭載した基板をリフロー工程で加熱するときのはんだ接合部の状態を示す概念図である。 ４箇所の補強位置に補強用樹脂が塗布された矩形の第１電子部品の平面図である。 同電子部品の底面図である。 補強用樹脂の塗布パターンを例示する図である。
まず、基板に搭載される電子部品の構造について説明する。
図１Ａは、第１電子部品２００の一例の正面図であり、図１Ｂはその底面図である。第１電子部品２００は、複数のバンプ２０４で基板１０１の電極（ランド）に接続されるボールグリッドアレイ（ＢＧＡ）型の電子部品である。第１電子部品２００は、薄い基板（部品内基板）２０１と、その上面に実装された半導体素子２０２と、半導体素子２０２を被覆する封止樹脂２０３とを具備する。部品内基板２０１の下面は、第１電子部品の主面２０１ｓを構成しており、主面２０１ｓには複数の端子が規則的に行列状に配列され、各々の端子にはバンプ２０４が設けられている。
なお、第１電子部品の構造は、図１Ａおよび図１Ｂに示す構造に限定されない。例えば、様々な形態のフリップチップやチップサイズパッケージ（ＣＳＰ）の部品などが第１電子部品に含まれる。
図１Ｃは、第１電子部品２００とともに基板１０１に搭載されることのある第２電子部品２１０の一例の斜視図である。第２電子部品は、少なくとも１つの接続用端子２１１を有するチップ型部品、例えばチップ抵抗、チップＬＥＤ、チップコンデンサなどである。
次に、本発明の電子部品実装方法について説明する。
本発明の電子部品実装方法は、複数のバンプ２０４が設けられた主面を有する第１電子部品２００を準備する工程と、複数のバンプ２０４に対応する複数の第１電極を有する基板１０１を準備する工程と、複数のバンプ２０４にフラックスを塗布する工程と、複数のバンプ２０４が、フラックスを介して、それぞれ対応する第１電極に着地するように、第１電子部品２００を基板１０１に搭載する工程と、第１電子部品２００が搭載された基板１０１における第１電子部品２００の周縁部に対応する少なくとも１つの補強位置に、周縁部と接触するように、熱硬化性樹脂を供給する工程と、第１電子部品２００を搭載した基板１０１を加熱して、バンプ２０４を溶融させるとともに、熱硬化性樹脂を硬化させ、放冷することにより、第１電子部品２００を基板１０１に接合する工程とを含む。
本発明の電子部品実装方法は、さらに、接続用端子２１１を有する第２電子部品２１０を準備する工程と、第１電子部品２００を基板１０１に搭載する前に、基板１０１に設けられた接続用端子２１１に対応する第２電極に、スクリーン印刷により金属粒子を含むペーストを塗布する工程と、接続用端子２１１が、金属粒子を含むペーストを介して、第２電極に着地するように、第２電子部品２１０を基板１０１に搭載する工程を含んでもよい。
以下、基板１０１に第１電子部品２００と第２電子部品２１０とを搭載する場合を例にとって説明する。
基板１０１には、図２（ａ）に示すように、第１電子部品２００のバンプ２０４と接続される第１電極１０２ａおよび第２電子部品２１０の端子２１１と接続される第２電極１０２ｂが設けられている。
まず、第１電極１０２ａをマスクで遮蔽するなどして、第２電極１０２ｂに、スクリーン印刷などの手法により、図２（ｂ）に示すように、金属粒子（例えばはんだ粒子）を含むペースト１０３を塗布する。
次に、第１電子部品２００の複数のバンプ２０４にフラックス２０６を塗布した後、図２（ｃ）に示すように、第１電子部品２００を基板に搭載する。このとき、複数のバンプ２０４は、全てフラックス２０６を介して、それぞれ対応する第１電極１０２ａに着地する。そのため、複数のバンプ２０４に加え、全ての第１電極１０２ａがフラックス２０６で十分に濡れた状態になる。なお、複数のバンプ２０４にフラックス２０６を塗布する方法は、特に限定されないが、スキージを用いて平坦面に形成したフラックス２０６の塗膜をバンプ２０４に転写する方式が好ましい。
その後、図２（ｄ）に示すように、第１電子部品２００が搭載された基板１０１において、第１電子部品２００の周縁部２０１ｘに対応する少なくとも１つの補強位置１０４に、周縁部２０１ｘと接触するように、補強用樹脂１０５として熱硬化性樹脂を供給する。このとき、既に第１電極１０２ａにバンプ２０４が搭載されているので、補強用樹脂１０５が第１電極１０２ａとバンプ２０４との間に侵入することが防止される。このため、第１電極１０２ａとバンプ２０４とがフラックス２０６で繋がった状態が維持される。なお、複数の補強位置１０４は、周縁部２０１ｘの全体ではなく、例えば矩形の主面２０１ｓを有する第１電子部品２００の４隅またはその近傍に対応させて、複数設けることが好ましい。
その後、図２（ｅ）に示すように、第２電子部品２１０が基板１０１に搭載される。ただし、第２電子部品２１０の搭載は、第１電子部品２００の搭載の前後のいずれに行ってもよい。
第１電子部品２００および第２電子部品２１０を搭載した基板１０１は、リフロー装置で加熱される。上記のように、熱硬化性樹脂１０５を塗布する前に、予め第１電極１０２ａにバンプ２０４を着地させることにより、熱硬化性樹脂１０５がバンプ２０４と第１電極１０２ａとの間に侵入することが抑制されるため、第１電極１０２ａとバンプ２０４とがフラックス２０６で繋がった状態でバンプ２０４がリフローされる。よって、溶融したバンプが第１電極１０２ａに十分に濡れ広がり、はんだ接合部における導通と十分な接合強度が確保される。また、リフローにより、ペースト１０３中の金属粒子も溶融し、第２電極１０２ｂに濡れ広がる。リフロー工程が終了すると、はんだは冷却されて固化し、第１電子部品２００および第２電子部品２１０の各々の端子が基板１０１の対応する電極に接合される。
リフロー工程において、セルフアラインメントの効果が補強用樹脂１０５で阻害されないように、補強用樹脂１０５は、溶融したバンプで第１電極１０２ａが十分に濡れてから熱硬化するような配合であることが好ましい。熱硬化させる前の補強用樹脂１０５の粘度は、温度上昇とともに低下する傾向がある。よって、補強用樹脂１０５の硬化反応をバンプ２０４の溶融よりも遅らせることにより、溶融したバンプによるセルフアラインメントの効果を得やすくなる。例えば、バンプ２０４の溶融温度（融点）よりも、補強用樹脂１０５の硬化温度を高くすることにより、セルフアラインメントの効果を確実に得ることができる。
図３に、本発明の電子部品実装方法を実施するための電子部品実装システム（電子部品実装ライン）の一例の全体像を示す。
電子部品実装システム３００は、電子部品を実装するための基板を供給する基板供給装置３０１と、基板供給装置３０１から搬出された基板の所定の電極（第２電極１０２ｂ）に、スクリーン印刷により金属粒子を含むペーストを塗布するスクリーン印刷装置３０２と、スクリーン印刷装置３０２から搬出された基板の、前記所定の電極とは異なる電極（第１電極１０２ａ）に、第１電子部品を搭載するとともに、金属粒子を含むペーストが塗布された電極に第２電子部品を搭載する電子部品搭載装置３０３と、電子部品搭載装置３０３から搬出された基板を加熱して、第１電子部品および第２電子部品を基板に接合するリフロー装置３０４と、を具備する。リフロー装置３０４から搬出された基板、すなわち実装構造体は、基板回収装置３０５により回収される。
図４は、電子部品実装システム３００を構成する電子部品搭載装置３０３を上方から見た構成図である。電子部品搭載装置３０３は、第１電子部品２００を供給する第１部品供給部３０７と、第２電子部品２１０を供給する第２部品供給部３０８と、基板１０１を保持して位置決めする基板保持部３０９と、フラックスの塗膜を供給する転写ユニット３１０と、これらが配置される基台３０３ａとを具備する。
電子部品搭載装置３０３は、さらに、供給された第１電子部品２００および第２電子部品２１０を基板１０１に搭載する移動可能な搭載ヘッド３１１と、補強用樹脂１０５として熱硬化性樹脂を供給する移動可能な塗布ヘッド３１２と、搭載ヘッド３１１と塗布ヘッド３１２の移動および動作を制御する制御部３１３とを具備する。搭載ヘッド３１１と塗布ヘッド３１２は、専用のＸＹ移動機構（図示せず）に支持されており、制御部３１３によるＸＹ移動機構の制御によって基台３０３ａの上方空間を移動する。
第１部品供給部３０７の構造は、特に限定されないが、例えば、格子状に配置された複数の第１電子部品２００を載置したトレイを、搭載ヘッド３１１のピックアップ位置に供給するトレイフィーダを具備する。
第１電子部品２００は、図１Ａ、Ｂに示すような、複数のバンプ２０４が設けられた主面２０１ｓを有するＢＧＡ型の比較的小型の電子部品である。
第２部品供給部３０８の構造も特に限定されないが、例えば、複数の第２電子部品２１０を所定間隔で保持するテープを所定のピッチで搭載ヘッド３１１のピックアップ位置に送り出すテープフィーダを具備する。第２電子部品２１０は、特に限定されないが、図１Ｃに示すような、接続用端子を有するチップ部品などのＢＧＡ型以外の電子部品である。
基板１０１を保持して位置決めする基板保持部３０９は、どのような構造でもよいが、例えば図４に示すように、基板１０１を保持したキャリア３１４を搬送する基板搬送コンベア３１５により構成される。基板搬送コンベア３１５は、基板１０１を各電子部品の搭載が行われる位置まで搬送して位置決めするため、基板保持部３０９として機能する。
搭載ヘッド３１１は、内蔵された昇降機構によって昇降動作を行う吸引ノズルを備えている。吸引ノズルの昇降動作と吸引とによって、第１部品供給部３０７や第２部品供給部３０８から、第１電子部品２００や第２電子部品２１０がピックアップされる。また、基板１０１の所定箇所での昇降動作と吸引解除（真空破壊）により、電子部品が基板１０１に搭載される。
補強用樹脂１０５として熱硬化性樹脂を供給するための移動可能な塗布ヘッド３１２は、補強用樹脂１０５を吐出する塗布ノズルを有するディスペンサーと、塗布ノズルを昇降させる昇降機構を内蔵している。なお、本実施の形態では、塗布ヘッド３１２は、専用のＸＹ移動機構に支持されて、基台３０３ａの上方空間を移動する構成としている。ただし、塗布ヘッド３１２を搭載ヘッド３１１と一体化し、共通のＸＹ移動機構によって基台３０３ａの上方空間を移動する構成としてもよい。
搭載ヘッド３１１の移動および搭載ヘッド３１１による電子部品のピックアップ、搭載などの動作は、制御部３１３からの指令により制御される。同様に、塗布ヘッド３１２の移動および塗布ヘッド３１２からの補強用樹脂１０５の吐出などの動作は、制御部３１３からの指令により制御される。制御部３１３は、搭載ヘッド３１１および塗布ヘッド３１２の移動および動作を規制するプログラムを記憶するメモリ３１３ａ、ＣＰＵまたはＭＰＵなどの中央演算装置３１３ｂ、様々なインターフェース、パーソナルコンピュータなどで構成されている。
フラックスの塗膜を供給する転写ユニット３１０は、第１電子部品２００のバンプ２０４に転写するのに適した厚さのフラックスの塗膜を供給できる機構を有するものであればよく、特に限定されない。例えば、図５に示すような、下方に設けられたベーステーブル３２０と、ベーステーブル３２０の上面に設けられた転写テーブル３２１と、転写テーブル３２１の上方に配置されたスキージユニット３２３とを具備する。スキージユニット３２３は、転写テーブルのＹ軸方向の幅とほぼ等しい長さを有する第１スキージ部材３２３ａと第２スキージ部材３２３ｂとを備え、これらはそれぞれ一定の間隔をあけてＹ軸方向と平行に配置されている。各スキージ部材は、スキージユニット３２３に内蔵された昇降機構によって昇降自在、すなわち転写テーブル３２１に形成される塗膜に対して進退自在となっている。
図６に示すように、第１スキージ部材３２３ａと第２スキージ部材３２３ｂとの間にフラックス２０６を供給した後、スキージユニット３２３を矢印の方向に移動させるとともに、所定のタイミングで第１スキージ部材３２３ａと第２スキージ部材３２３ｂを昇降させることにより、フラックスの塗膜が供給される。
次に、第１電子部品２００および第２電子部品２１０が基板１０１に搭載される際の具体的な流れについて、図７のフローチャートに沿って説明する。
制御部３１３は、基板１０１が基板保持部３０９に位置決めされたことを認識すると（ＳＰ１）、以下のような搭載ヘッド３１１の移動および動作の制御を開始する。まず、搭載ヘッド３１１は、第１部品供給部３０７で吸引ノズル３１１ａにより第１電子部品２００をピックアップし（ＳＰ２）、第１電子部品２００を転写ユニット３１０に移動させる（ＳＰ３）。次に、搭載ヘッド３１１は、転写ユニット３１０の転写テーブルに形成された塗膜に第１電子部品２００のバンプ２０４を接触させ、バンプ２０４にフラックスを転写する（ＳＰ４）。これにより、図８（ａ）に示すように、フラックス２０６が第１電子部品２００のバンプ２０４に塗布される。バンプ２０４にフラックス２０６を転写するとき、フラックスの塗膜の所定の位置に第１電子部品２００が着地するように、位置合わせの制御を行うことが好ましい。フラックスの塗膜の厚さは、バンプ２０４の大きさやバンプ１個あたりの塗布量を考慮して適宜調整される。
次に、搭載ヘッド３１１は、第１電子部品２００を基板１０１の第１電極１０２ａの上方に移動させ（ＳＰ５、図８（ｂ））、複数のバンプ２０４がフラックス２０６を介してそれぞれ対応する第１電極１０２ａに着地するように、第１電子部品２００を基板１０１に搭載する（ＳＰ６）。このとき、図８（ｃ）のように、バンプ２０４からフラックス２０６の一部が第１電極１０２ａに転写され、バンプ２０４と第１電極１０２ａとの間にフラックス２０６が充填される。第１電子部品２００を基板１０１の第１電極１０２ａに搭載する際に、公知の画像認識システムを利用して、撮像信号に基づいて精密な位置合わせを行ってもよい。
制御部３１３は、第１電子部品２００が基板１０１に搭載された後、以下のような塗布ヘッド３１２の移動および動作の制御を開始する。まず、塗布ヘッド３１２は、第１電子部品２００の上方に移動し、位置合わせをする（ＳＰ７）。塗布ヘッド３１２にも精密な位置合わせのために画像認識システムを利用してもよい。次に、図８（ｄ）に示すように、塗布ヘッド３１２は、第１電子部品２００の周縁部２０１ｘに対応する基板１０１の補強位置１０４に、塗布ノズル３１２ａを介して補強用樹脂１０５を供給する（ＳＰ８）。このとき、第１電子部品２００の周縁部２０１ｘに補強用樹脂１０５が接触しなければ、十分な補強効果が得られない。なお、第１電子部品２００の周縁部２０１ｘは、例えば、ＢＧＡ型の電子部品を構成する樹脂基板２０１の周縁部である。
補強位置１０４は、基板１０１の第１電子部品２００の周縁部２０１ｘに対応する領域に、通常は複数設定される。ここで、基板１０１の第１電子部品２００の周縁部２０１ｘに対応する領域とは、複数のバンプを有する主面２０１ｓの外形に沿って基板に設定される枠状領域である。補強位置１０４は、その枠状領域の所定箇所に設定される。
塗布ヘッド３１２が、図８（ｄ）に示すように、小径の塗布ノズル３１２ａを有する場合、補強用樹脂１０５は、塗布ノズル３１２ａからディスペンス方式で、補強位置１０４に線状または点状に供給することが好ましい。このとき、供給される補強用樹脂１０５の量が多すぎないように加減することで、生産性の向上が図られ、リペアもより容易になる。また、補強用樹脂１０５のはみ出しなどの不良が抑制される。
補強用樹脂１０５を供給する工程は、基板１０１に搭載された第１電子部品２００を基板１０１に対して押圧しながら行うことが望ましい。例えば、図８（ｄ）に示すように、第１電子部品２００を、塗布ヘッド３１２の先端に設けられた押圧端子３１２ｂで押圧しながら補強用樹脂１０５を供給する。このような押圧を行うことで、補強用樹脂１０５を供給する際の第１電子部品２００の位置ずれを抑制することができる。押圧端子３１２ｂは、第１電子部品２００に過度な圧力がかからないように、ばねのような上下方向の弾性を有する部材で構成することが好ましい。
補強用樹脂１０５は、第１電子部品２００の周縁部２０１ｘだけでなく、第１電極１０２ａおよびバンプ２０４の少なくとも一方と接触するように補強位置１０４に供給することが好ましい。これにより、基板１０１と第１電子部品２００と第１電極１０２ａまたはバンプ２０４とが補強用樹脂１０５により相互に接合され、補強の効果が高められる。
第１電極１０２ａおよびバンプ２０４と補強用樹脂１０５との接触を避けようとすると、補強用樹脂１０５の性状、塗布量、供給位置等を極めて高度に制御する必要がある。第１電子部品２００が小型になるほど、そのような制御は困難であり、生産性を大きく阻害することになる。一方、本発明では、バンプ２０４にフラックス２０６が塗布された第１電子部品２００を基板１０１に搭載してから補強用樹脂１０５を供給するため、第１電極１０２ａおよびバンプ２０４と補強用樹脂１０５との接触を避ける必要性に乏しい。むしろ、第１電極１０２ａおよびバンプ２０４の少なくとも一方と接触するように補強用樹脂１０５を供給する方が、接合強度の向上や生産性の向上のメリットが大きい。
ただし、第１電子部品２００と基板１０１との間に補強用樹脂１０５が侵入すると、補強用樹脂１０５の使用量が多くなり、アンダーフィル材の場合のようにリペアの手間も多くなる。また、最外周のバンプが補強用樹脂で覆われてしまうことで、再リフロー時のはんだフラッシュの発生リスクが高まる。よって、第１電子部品２００の周縁部２０１ｘの近傍、すなわち規則的に配置されている第１電極１０２ａまたはバンプ２０４のうち、最外周の第１電極１０２ａまたはバンプ２０４とだけ補強用樹脂１０５を接触させることが望ましい。
一般的なＢＧＡ型の第１電子部品の周縁部の形状は矩形である。矩形の第１電子部品においては、少なくとも矩形の周縁部の四隅またはその近傍に対応する複数の補強位置に、補強用樹脂を塗布する。このような配置で補強位置を設定することで、少量の補強用樹脂の使用でも、大きな補強効果が得られる。また、補強のバランスがよいため、第１電子部品が衝撃を受けたときに、はんだ接合部に発生する応力を低減しやすくなる。
補強用樹脂１０５の塗布が完了すると、次に、搭載ヘッド３１１は、制御部３１３の制御により、第２部品供給部３０８で第２電子部品２１０をピックアップし（ＳＰ９）、第２電子部品２１０を基板１０１の第２電極１０２ｂの上方に移動させ（ＳＰ１０）、接続用端子が第２電極１０２ｂ上のペースト１０３に着地するように、第２電子部品２１０を基板１０１に搭載する（ＳＰ１１）。
なお、第２電子部品２１０の基板１０１への搭載は、上記順序に限らず、第１電子部品２００の搭載の前に行ってもよい。
電子部品搭載装置３０３の構成は、図４に示された構成に限られない。例えば、第２電子部品２１０を供給する第２部品供給部３０８は、必要に応じて電子部品搭載装置３０３に組み込まれるが、本発明の電子部品搭載装置に必須ではない。すなわち、本発明において、第２電子部品２１０に関する搭載ヘッド３１１の移動および動作は行われなくてもよい。
さらに、図９に示すように、制御部３１３は、搭載ヘッド３１１および塗布ヘッド３１２だけでなく、第１部品供給部３０７、第２部品供給部３０８、基板保持部３０９および転写ユニット３１０の少なくとも１つまたは全部を制御するようにしてもよい。例えば、制御部３１３は、転写ユニット３１０に第１電子部品２００が到着するまでに転写テーブルにフラックスの塗膜が形成されるように、転写ユニット３１０による塗膜の形成のタイミングを制御してもよい。
第１電子部品２００および必要であれば第２電子部品２１０を搭載した基板１０１は、リフロー装置に搬送される（ＳＰ１２）。リフロー装置内で、第１電子部品１０１および補強用樹脂１０５は、図１０（ａ）に示すように、基板１０１ごと加熱され、バンプ２０４が溶融し、次いで、補強用樹脂１０５が硬化して樹脂補強部１０５ａになる。その際、第１電子部品２００と基板１０１との間に位置ずれがある場合には、補強用樹脂１０５が硬化する前に、セルフアラインメントの効果により位置ずれが解消する。はんだ接合が完了すると、図１０（ｂ）に示すように、バンプ２０４の形状はやや変形し、第１電子部品２００と第１電極１０２ａとの距離が縮められる。熱硬化性フラックスを用いる場合には、フラックスの硬化物２０６ａが形成されるため、フラックスの洗浄工程は省いてもよい。
次に、補強用樹脂１０５の塗布パターンについて具体的に説明する。
図１１Ａは、矩形の第１電子部品２００の周縁部２０１ｘの四隅に対応させて４箇所の補強位置に補強用樹脂１０５を塗布したときの、第１電子部品２００の平面図を示す。図１１Ｂは、同じ第１電子部品２００の底面図（複数のバンプを有する主面２０１ｓ）である。補強用樹脂１０５は、第１電子部品２００の周縁部２０１ｘの近傍のバンプ２０４の一部、および、図示しないが周縁部２０１ｘに最も近い第１電極１０２ａの一部とだけ接触するように補強位置に塗布されている。ただし、補強用樹脂１０５の塗布パターンは、特に限定されない。
図１２には５種類の補強用樹脂の塗布パターンを例示する。４点塗布のパターン（ａ）、８点塗布のパターン（ｂ）、１２点塗布のパターン（ｃ）およびＬ型塗布のパターン（ｄ）では、矩形の第１電子部品の周縁部の四隅またはその近傍に、複数の補強位置が設定されている。Ｕ型塗布のパターン（ｅ）でも、四隅およびその近傍を含むように補強位置が設定されている。塗布パターン（ａ）〜（ｅ）の順に、補強効果は大きくなるが、塗布時間が長くなり、補強用樹脂の使用量も多くなる。一方、塗布パターン（ｅ）〜（ａ）の順にリペア（リワーク性）は良好となる。塗布パターンは、第１電子部品のサイズおよび生産タクトに応じて、補強効果を考慮して、適宜選択すればよい。
なお、周縁部のほぼ全体に補強用樹脂を塗布してもよい。ただし、バンプのリフロー時に、補強用樹脂やフラックスからガスが発生することがあるため、ガスを逃がすための開口を設けることが望ましい。
次に、フラックスについて説明する。
フラックスは、はんだ接合の際に、第１電極の表面およびバンプの表面に存在する酸化物などを除去したり、はんだの表面張力を低減したりする作用を有する材料であればよい。これらの作用（以下、活性作用）により、はんだと第１電極との濡れ性が大きくなり、信頼性の高い良好なはんだ接合が可能となる。
フラックスの組成は、特に限定されないが、例えば、ロジンのようなベース剤、有機酸やハロゲン化水素酸塩などの活性剤、溶剤、チキソ性付与剤などを含む。
本発明では、フラックスと補強用樹脂としての熱硬化性樹脂とが接触することを想定して、熱硬化性フラックスを用いることが望ましい。熱硬化性フラックスを用いる場合、フラックスと補強用樹脂とが混合された場合でも、補強用樹脂の正常な熱硬化が阻害されにくくなる。これは、フラックスの有効成分の補強用樹脂への移動が抑制されるためと考えられる。
熱硬化性フラックスは、フラックスに熱硬化性樹脂を含ませることにより得ることができる。フラックスに含ませる熱硬化性樹脂としては、耐熱性に優れる点などから、例えばエポキシ樹脂が好適である。
次に、補強用樹脂について説明する。
補強用樹脂には、熱硬化性樹脂が用いられる。熱硬化性樹脂としては、エポキシ樹脂、フェノール樹脂、メラミン樹脂、ウレタン樹脂などを例示できる。熱硬化性樹脂は、硬化剤、硬化促進剤などを含んでもよい。硬化剤としては、酸無水物、脂肪族または芳香族アミン、イミダゾールまたはその誘導体などが好ましく用いられ、硬化促進剤としては、ジシアンジアミドなどを例示できる。
補強用樹脂には、第１電極またはバンプの表面に存在する酸化物を除去する作用を有する成分を含ませることが好ましい。例えば、フラックスに含ませる活性剤などを補強用樹脂に含ませてもよい。これにより、補強用樹脂が第１電極またはバンプと接触する場合でも、溶融したバンプと第１電極との濡れがより確実に確保される。
なお、本発明は、１種の第１電子部品を基板に搭載する場合に限らず、複数種の第１電子部品を基板に搭載する場合にも適用できる。その場合、必要に応じて、電子部品搭載装置には、搭載ヘッドに装着するための複数の吸引ノズルを保持するノズルストッカを設け、複数の第１電子部品にそれぞれ対応させて吸引ノズルを交換できるようにしてもよい。また、本発明は、１種の第２電子部品を基板に搭載する場合に限らず、複数種の第２電子部品を基板に搭載する場合にも当然適用できる。
次に、本発明を実施例に基づいて説明するが、本発明は以下の実施例に限定されるものではない。
《実施例１》
まず、ＦＲ４基板に、第１電極として所定パターンのランドを形成した。転写テーブルにスキージを用いてフラックスの塗膜を形成し、その塗膜を第１電子部品であるフリップチップＢＧＡパッケージ（１００５チップ）のＳｎ−Ａｇ−Ｃｕ系のはんだで構成されたバンプ（融点約２２０℃）に転写した。その後、バンプがランドに着地するように電子部品を基板に搭載した。次に、電子部品の周縁部の四隅およびその近傍を含むように、２箇所の補強位置に補強用樹脂をＵ型の塗布パターン（図１２（ｅ））で塗布した。その際、補強用樹脂を電子部品の周縁部に接触させるとともに、基板のランドおよび電子部品のバンプにも接触させた。その後、電子部品を搭載した基板をリフロー装置で２４０℃〜２５０℃で加熱してはんだ接合を行った。
次に、はんだ接合を終了した電子部品を基板から剥がして、ランドにバンプが十分に付着しているかどうかを観察したところ、補強用樹脂と接触させたランドの全てにバンプの残渣が十分に付着していた。
《比較例１》
電子部品を搭載する前の基板における、電子部品の周縁部に対応する補強位置に、実施例１と同じ塗布パターンで補強用樹脂を塗布した。その際、補強用樹脂は基板のランドの縁に接触した。次に、実施例１と同様のフラックスの塗膜がバンプに転写された電子部品を、バンプがランドに着地するように基板に搭載した。その際、補強用樹脂は、電子部品の周縁部に接触するとともに、電子部品のバンプにも接触していた。その後、電子部品を搭載した基板を実施例１と同じリフロー装置で加熱してはんだ接合を行った。
次に、はんだ接合を終了した電子部品を基板から剥がして、ランドにバンプが十分に付着しているかどうかを観察したところ、補強用樹脂と接触させたランドの一部では、バンプの残渣が十分に付着しておらず、補強用樹脂がバンプとランドとの間に侵入していた。
以上の実施例１および比較例１の結果から、本発明によれば、補強用樹脂が基板に設けられた電極またはバンプに接触する場合でも、補強用樹脂がバンプと電極との間に侵入することを抑制できることが理解できる。このことは、リフロー時に溶融したバンプで電極が十分に濡れることにより、はんだ接合部における導通を確保できることを示している。
本発明の電子部品実装方法、電子部品搭載装置および電子部品実装システムは、複数のバンプが設けられた主面を有する電子部品を基板に接合する場合に、確実な電気的導通と十分な接合強度の確保を可能とするものであり、特に小型のＢＧＡ型電子部品の表面実装の分野において有用である。
本発明を現時点での好ましい実施態様に関して説明したが、そのような開示を限定的に解釈してはならない。種々の変形および改変は、上記開示を読むことによって本発明に属する技術分野における当業者には間違いなく明らかになるであろう。したがって、添付の請求の範囲は、本発明の真の精神および範囲から逸脱することなく、すべての変形および改変を包含する、と解釈されるべきものである。

Claims (10)

  1. 複数のバンプが設けられた矩形の主面を有する第１電子部品を準備する工程と、
    前記複数のバンプに対応する複数の第１電極を有する基板を準備する工程と、
    前記複数のバンプにフラックスを塗布する工程と、
    前記複数のバンプが、前記フラックスを介して、それぞれ対応する前記第１電極に着地するように、前記第１電子部品を前記基板に搭載する工程と、
    前記第１電子部品が搭載された基板における前記第１電子部品の少なくとも四隅またはその近傍に対応する複数の補強位置に、前記第１電子部品の周縁部並びに前記周縁部に位置する最外周のバンプと接触し、かつ、前記最外周のバンプを覆わないように、熱硬化性樹脂を供給する工程と、
    前記第１電子部品を搭載した前記基板を加熱して、前記バンプを溶融させるとともに、前記熱硬化性樹脂を硬化させ、放冷することにより、前記第１電子部品を前記基板に接合する工程と、を含む電子部品実装方法。
  2. 前記熱硬化性樹脂が、前記第１電極または前記バンプの表面に存在する酸化物を除去する作用を有する成分を含む、請求項１に記載の電子部品実装方法。
  3. 前記フラックスは、熱硬化性フラックスである、請求項１または２に記載の電子部品実装方法。
  4. 前記熱硬化性樹脂を供給する工程を、前記基板に搭載された前記電子部品を前記基板に対して押圧しながら行う、請求項１〜３のいずれか１項に記載の電子部品実装方法。
  5. さらに、接続用端子を有する第２電子部品を準備する工程と、
    前記第１電子部品を前記基板に搭載する前に、前記基板に設けられた前記接続用端子に対応する第２電極に、スクリーン印刷により、金属粒子を含むペーストを塗布する工程と、
    前記接続用端子が、前記金属粒子を含むペーストを介して、前記第２電極に着地するように、前記第２電子部品を前記基板に搭載する工程と、を含む、請求項１〜４のいずれか１項に記載の電子部品実装方法。
  6. 複数のバンプが設けられた矩形の主面を有する第１電子部品を、前記複数のバンプに対応する複数の第１電極を有する基板に搭載する、電子部品搭載装置であって、
    前記第１電子部品を供給する第１部品供給部と、
    前記基板を保持して位置決めする基板保持部と、
    フラックスの塗膜を供給する転写ユニットと、
    前記供給された第１電子部品を前記基板に搭載する移動可能な搭載ヘッドと、
    熱硬化性樹脂を供給する移動可能な塗布ヘッドと、
    前記搭載ヘッドと前記塗布ヘッドの移動および動作を制御する制御部と、
    を具備し、
    前記制御部の指令により、前記搭載ヘッドは、前記転写ユニットで前記第１電子部品の前記複数のバンプに前記フラックスの塗膜を転写させた後、前記複数のバンプが前記フラックスを介してそれぞれ対応する前記第１電極に着地するように、前記第１電子部品を前記基板に搭載し、かつ前記塗布ヘッドは、前記第１電子部品が搭載された基板における前記第１電子部品の少なくとも四隅またはその近傍に対応する複数の補強位置に、前記第１電子部品の周縁部並びに前記周縁部に位置する最外周のバンプと接触し、かつ、前記最外周のバンプを覆わないように、前記熱硬化性樹脂を供給する、電子部品搭載装置。
  7. 前記塗布ヘッドは、前記熱硬化性樹脂を供給する際に、前記基板に搭載された前記電子部品を前記基板に対して押圧する押圧端子を具備する、請求項６記載の電子部品搭載装置。
  8. さらに、接続用端子を有する第２電子部品を供給する第２部品供給部を具備し、
    前記制御部の指令により、前記搭載ヘッドは、前記基板に設けられた前記接続用端子に対応する第２電極に着地するように、前記第２電子部品を前記基板に搭載する、請求項６または７記載の電子部品搭載装置。
  9. 複数のバンプが設けられた矩形の主面を有する第１電子部品および接続用端子を有する第２電子部品を、前記複数のバンプに対応する複数の第１電極および前記接続用端子に対応する第２電極を有する基板に実装する電子部品実装方法であって、
    前記基板を準備する工程と、
    前記基板の前記第２電極にスクリーン印刷により金属粒子を含むペーストを塗布する工程と、
    前記第１電子部品を準備する工程と、
    前記第２電子部品を準備する工程と、
    前記複数のバンプにフラックスを塗布する工程と、
    前記複数のバンプが、前記フラックスを介して、それぞれ対応する前記第１電極に着地するように、前記第１電子部品を前記基板に搭載する工程と、
    前記第１電子部品が搭載された基板における前記第１電子部品の少なくとも四隅またはその近傍に対応する複数の補強位置に、前記第１電子部品の周縁部並びに前記周縁部に位置する最外周のバンプと接触し、かつ、前記最外周のバンプを覆わないように、熱硬化性樹脂を供給する工程と、
    前記接続用端子が、前記金属粒子を含むペーストを介して、前記第２電極に着地するように、前記第２電子部品を前記基板に搭載する工程と、
    前記第１電子部品および前記第２電子部品を搭載した前記基板を加熱して、前記バンプおよび前記金属粒子を溶融させるとともに、前記熱硬化性樹脂を硬化させ、放冷することにより、前記第１電子部品および前記第２電子部品を前記基板に接合する工程と、を含む電子部品実装方法。
  10. 複数のバンプが設けられた矩形の主面を有する第１電子部品および接続用端子を有する第２電子部品を、前記複数のバンプに対応する複数の第１電極および前記接続用端子に対応する第２電極を有する基板に実装する電子部品実装システムであって、
    前記基板を供給する基板供給装置と、
    前記基板供給装置から搬出された前記基板の前記第２電極にスクリーン印刷により金属粒子を含むペーストを塗布するスクリーン印刷装置と、
    前記スクリーン印刷装置から搬出された前記基板の前記第１電極に前記第１電子部品を搭載するとともに、前記金属粒子を含むペーストが塗布された第２電極に第２電子部品を搭載する電子部品搭載装置と、
    前記電子部品搭載装置から搬出された前記基板を加熱して、前記バンプおよびはんだを溶融させるとともに、前記熱硬化性樹脂を硬化させるリフロー装置と、を具備し、
    前記電子部品搭載装置が、
    前記第１電子部品を供給する第１部品供給部と、
    前記第２電子部品を供給する第２部品供給部と、
    前記基板を保持して位置決めする基板保持部と、
    フラックスの塗膜を供給する転写ユニットと、
    前記供給された第１電子部品および第２電子部品を前記基板に搭載する移動可能な搭載ヘッドと、
    熱硬化性樹脂を供給する移動可能な塗布ヘッドと、
    前記搭載ヘッドと前記塗布ヘッドの移動および動作を制御する制御部と、
    を具備し、
    前記制御部の指令により、前記搭載ヘッドは、前記転写ユニットで前記第１電子部品の前記複数のバンプに前記フラックスの塗膜を転写させた後、前記複数のバンプが前記フラックスを介してそれぞれ対応する前記電極に着地するように、前記第１電子部品を前記基板に搭載するとともに、前記接続用端子が、前記金属粒子を含むペーストを介して、前記第２電極に着地するように、前記第２電子部品を前記基板に搭載し、かつ前記塗布ヘッドは、前記第１電子部品が搭載された基板における前記第１電子部品の少なくとも四隅またはその近傍に対応する複数の補強位置に、前記第１電子部品の周縁部並びに前記周縁部に位置する最外周のバンプと接触し、かつ、前記最外周のバンプを覆わないように、熱硬化性樹脂を供給する、電子部品実装システム。
JP2013516214A 2011-05-26 2012-05-23 電子部品実装方法、電子部品搭載装置および電子部品実装システム Active JP5719999B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013516214A JP5719999B2 (ja) 2011-05-26 2012-05-23 電子部品実装方法、電子部品搭載装置および電子部品実装システム

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011118000 2011-05-26
JP2011118000 2011-05-26
PCT/JP2012/003356 WO2012160817A1 (ja) 2011-05-26 2012-05-23 電子部品実装方法、電子部品搭載装置および電子部品実装システム
JP2013516214A JP5719999B2 (ja) 2011-05-26 2012-05-23 電子部品実装方法、電子部品搭載装置および電子部品実装システム

Publications (2)

Publication Number Publication Date
JPWO2012160817A1 JPWO2012160817A1 (ja) 2014-07-31
JP5719999B2 true JP5719999B2 (ja) 2015-05-20

Family

ID=47216908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013516214A Active JP5719999B2 (ja) 2011-05-26 2012-05-23 電子部品実装方法、電子部品搭載装置および電子部品実装システム

Country Status (4)

Country Link
US (1) US20140231492A1 (ja)
JP (1) JP5719999B2 (ja)
CN (1) CN103518424B (ja)
WO (1) WO2012160817A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5884088B2 (ja) * 2013-01-31 2016-03-15 パナソニックＩｐマネジメント株式会社 電子部品実装方法
JP5874683B2 (ja) * 2013-05-16 2016-03-02 ソニー株式会社 実装基板の製造方法、および電子機器の製造方法
JP6123076B2 (ja) * 2013-11-12 2017-05-10 パナソニックＩｐマネジメント株式会社 スクリーン印刷装置及び電子部品実装システム
JP2015093465A (ja) * 2013-11-14 2015-05-18 パナソニックＩｐマネジメント株式会社 スクリーン印刷装置及び電子部品実装システム並びにスクリーン印刷方法
JP6201149B2 (ja) * 2014-02-27 2017-09-27 パナソニックＩｐマネジメント株式会社 部品実装ライン及び部品実装方法
US10669070B2 (en) * 2016-08-10 2020-06-02 Time On Target Holdings, Llc Modular drinking container with surface for attaching components thereto
US10160066B2 (en) * 2016-11-01 2018-12-25 GM Global Technology Operations LLC Methods and systems for reinforced adhesive bonding using solder elements and flux
US20190275600A1 (en) * 2018-03-07 2019-09-12 Powertech Technology Inc. Flux transfer tool and flux transfer method
JP7310598B2 (ja) * 2019-12-25 2023-07-19 株式会社デンソー 電子装置
JP7283407B2 (ja) * 2020-02-04 2023-05-30 株式会社デンソー 電子装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08298374A (ja) * 1995-04-27 1996-11-12 Matsushita Electric Ind Co Ltd 半田付け方法
JPH11204568A (ja) * 1998-01-08 1999-07-30 Matsushita Electric Ind Co Ltd バンプ付電子部品の実装方法
JPH11274235A (ja) * 1998-03-25 1999-10-08 Toshiba Corp 半導体装置およびその製造方法
JP2008300538A (ja) * 2007-05-30 2008-12-11 Toshiba Corp プリント回路板、プリント回路板の製造方法および電子機器
WO2010122757A1 (ja) * 2009-04-24 2010-10-28 パナソニック株式会社 半導体パッケージ部品の実装方法と実装構造体

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3693007B2 (ja) * 2001-11-20 2005-09-07 松下電器産業株式会社 電子部品実装方法
JP4357940B2 (ja) * 2003-06-09 2009-11-04 パナソニック株式会社 実装基板の製造方法
JP4560113B2 (ja) * 2008-09-30 2010-10-13 株式会社東芝 プリント回路板及びプリント回路板を備えた電子機器
JP6260814B2 (ja) * 2011-06-02 2018-01-17 パナソニックＩｐマネジメント株式会社 電子部品実装方法、電子部品搭載装置および電子部品実装システム
JP5603496B2 (ja) * 2011-12-08 2014-10-08 パナソニック株式会社 電子部品実装ライン及び電子部品実装方法
KR20140102597A (ko) * 2011-12-22 2014-08-22 파나소닉 주식회사 전자부품 실장라인 및 전자부품 실장방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08298374A (ja) * 1995-04-27 1996-11-12 Matsushita Electric Ind Co Ltd 半田付け方法
JPH11204568A (ja) * 1998-01-08 1999-07-30 Matsushita Electric Ind Co Ltd バンプ付電子部品の実装方法
JPH11274235A (ja) * 1998-03-25 1999-10-08 Toshiba Corp 半導体装置およびその製造方法
JP2008300538A (ja) * 2007-05-30 2008-12-11 Toshiba Corp プリント回路板、プリント回路板の製造方法および電子機器
WO2010122757A1 (ja) * 2009-04-24 2010-10-28 パナソニック株式会社 半導体パッケージ部品の実装方法と実装構造体

Also Published As

Publication number Publication date
CN103518424A (zh) 2014-01-15
WO2012160817A1 (ja) 2012-11-29
US20140231492A1 (en) 2014-08-21
CN103518424B (zh) 2017-05-17
JPWO2012160817A1 (ja) 2014-07-31

Similar Documents

Publication Publication Date Title
JP5719999B2 (ja) 電子部品実装方法、電子部品搭載装置および電子部品実装システム
JP6260814B2 (ja) 電子部品実装方法、電子部品搭載装置および電子部品実装システム
JP5519866B2 (ja) 電子部品実装ライン及び電子部品実装方法
US9125329B2 (en) Electronic component mounting line and electronic component mounting method
JP6057224B2 (ja) 部品実装構造体
WO2013157197A1 (ja) 電子部品実装方法および電子部品実装ライン
US9439335B2 (en) Electronic component mounting line and electronic component mounting method
KR101053091B1 (ko) 실장기판의 제조방법
JP5853135B2 (ja) 電極接合方法および回路部材接合ライン
JP5719997B2 (ja) 電子部品の実装方法及び実装システム
JP6135892B2 (ja) 電子部品実装方法および電子部品実装ライン
JP5884088B2 (ja) 電子部品実装方法
JP6037300B2 (ja) 回路部材接合構造体
JP2014033084A (ja) 積層パッケージ構造体の製造方法、組み立て装置、および製造システム
JP5828095B2 (ja) 電子部品実装構造体の製造方法および電子部品実装装置
JP2014033083A (ja) 積層パッケージ構造体
JP2015050355A (ja) 電子部品実装方法および電子部品実装構造体

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140731

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141009

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20141028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150122

R151 Written notification of patent or utility model registration

Ref document number: 5719999

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250