JPH11204568A - バンプ付電子部品の実装方法 - Google Patents
バンプ付電子部品の実装方法Info
- Publication number
- JPH11204568A JPH11204568A JP10002015A JP201598A JPH11204568A JP H11204568 A JPH11204568 A JP H11204568A JP 10002015 A JP10002015 A JP 10002015A JP 201598 A JP201598 A JP 201598A JP H11204568 A JPH11204568 A JP H11204568A
- Authority
- JP
- Japan
- Prior art keywords
- bond
- bumps
- electronic component
- solder
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
バンプ付電子部品の実装方法を提供することを目的とす
る。 【解決手段】 リフロー炉で加熱することにより半田バ
ンプ2を溶融させて基板7の電極8に半田付けするとと
もにバンプ付電子部品1と基板7の隙間を封止樹脂によ
り封止するバンプ付電子部品の実装方法において、半田
融点より高い温度で硬化を開始しかつ活性作用を有する
第1のボンド5を半田接合部に塗布し、さらに封止樹脂
を構成する第2のボンド9を塗布した後にバンプ付き電
子部品1を加熱して半田接合する。これにより、半田接
合後には第1のボンド5中のロジンなどの活性成分は第
2のボンド9中に取り込まれるので、実装後の洗浄工程
を必要とせず、また半田付けと封止樹脂の熱硬化を同一
の加熱工程で行うことができる。
Description
どのバンプ付電子部品を基板に実装するバンプ付電子部
品の実装方法に関するものである。
フリップチップなど電子部品に突設されたバンプを基板
の電極に接合する方法が知られている。バンプとしては
半田が多用され、実装時に加熱されることにより半田が
溶融し、基板の電極に半田付けされる。また、電子部品
と基板の隙間はアンダーフィル樹脂で封止され、半田接
合部を包み込んで補強するとともに異物の侵入を防ぐ。
このアンダーフィル樹脂には、エポキシなどの熱硬化性
樹脂が用いられる。
極に接合する際には半田接合性を向上させるためフラッ
クスが用いられ、半田付け後には接合部の信頼性向上の
ためフラックスの残渣の除去を目的とする洗浄を行う必
要があった。しかしながら洗浄工程は有機溶剤の使用規
制や電子部品の小型化により複雑化し、高コストを要す
るものとなって来ている。そして樹脂封止はこの洗浄後
に行われるため、アンダーフィル樹脂を熱硬化させるた
めの加熱工程が必要とされており、すなわち同一部品の
実装に際して2回の加熱工程を必要としていた。このよ
うに、従来のバンプ付電子部品の実装方法は、高コスト
を必要とする複雑な工程を経る必要があり、生産性を向
上させることが困難であるという問題点があった。
させることができるバンプ付電子部品の実装方法を提供
することを目的とする。
電子部品の実装方法は、半田バンプが形成されたバンプ
付電子部品を基板に搭載し、加熱することにより半田バ
ンプを溶融させて基板の電極に半田付けするとともにバ
ンプ付電子部品と基板の隙間を封止樹脂により封止する
バンプ付電子部品の実装方法であって、前記バンプ付電
子部品の半田バンプまたは前記基板の電極に、前記封止
樹脂の一部を構成し、エポキシ樹脂、半田の融点温度よ
りも高い融点温度の硬化剤および有機酸よりなる活性剤
を含有して活性作用を有する第1のボンドを塗布する工
程と、第1のボンド塗布後に前記バンプ付き電子部品を
前記基板上に搭載する工程と、前記封止樹脂を構成し、
エポキシ樹脂および半田の融点温度より高い融点温度の
硬化剤を含む第2のボンドを基板に搭載したバンプ付き
電子部品の側方に供給する工程と、加熱によって半田バ
ンプを溶融させ、次いで第1のボンドおよび第2のボン
ドを熱硬化させる工程とを含む。
法は、半田バンプが形成されたバンプ付電子部品を基板
に搭載し、加熱することにより半田バンプを溶融させて
基板の電極に半田付けするとともにバンプ付電子部品と
基板の隙間を封止樹脂により封止するバンプ付電子部品
の実装方法であって、前記バンプ付電子部品の半田バン
プまたは前記基板の電極に、前記封止樹脂の一部を構成
し、エポキシ樹脂、半田の融点温度よりも高い融点温度
の硬化剤および有機酸よりなる活性剤を含有して活性作
用を有する第1のボンドを塗布する工程と、前記封止樹
脂を構成し、エポキシ樹脂および半田の融点温度より高
い融点温度の硬化剤を含む第2のボンドを基板上に供給
する工程と、第2のボンド供給後に前記バンプ付き電子
部品を前記基板上に搭載する工程と、加熱によって半田
バンプを溶融させ、次いで第1のボンドおよび第2のボ
ンドを熱硬化させる工程とを含む。
り高い温度で硬化を開始しかつ活性作用を有する第1の
ボンドを半田接合部に塗布し、さらに封止樹脂を構成す
る第2のボンドを塗布した後にバンプ付き電子部品を加
熱して半田接合することにより、半田接合後には第1の
ボンド中の活性成分は第1のボンドのエポキシ樹脂と反
応することにより活性力を失い、第2のボンドに取り込
まれて硬化する。したがって、実装後の洗浄工程を必要
とせず、また半田付けと封止樹脂の熱硬化を同一の加熱
工程で行うことができる。
参照して説明する。図1(a),(b),(c)、図2
(a),(b),(c),(d)は本発明の一実施の形
態のバンプ付電子部品の実装方法の工程説明図、図3は
同バンプ付電子部品の実装方法の加熱プロファイルであ
る。図1(a),(b),(c)、図2(a),
(b),(c),(d)はバンプ付電子部品の実装方法
を工程順に示すものである。
は半田バンプ2を有しており、バンプ付電子部品1は圧
着ツール3によって保持されている。圧着ツール3の下
方にはボンド槽4が配置されており、ボンド槽4の底面
には第1のボンド5がスキージ6により塗布されてい
る。
第1のボンド5は、樹脂封止に用いられるエポキシ樹脂
に、半田接合時の接合性を向上させるために用いられる
フラックスの機能を併せて備えるようにしたものであ
る。第1のボンド5の組成の例としては、エポキシ樹脂
(約40%)、非結晶系のロジン(約40%)、ジカル
ボン酸などの有機酸よりなる活性剤兼硬化剤(約10
%)および硬化剤(約10%)となっている。ここで、
硬化剤の融点温度、すなわち第1のボンド5の硬化開始
温度は200±10℃であり、半田の融点温度より高い
ものとなっている。非結晶系のロジンは、第1のボンド
5による電子部品1の仮止力(タック力)を増すために
加えられるものであり、基板が搬送等で振動しても電子
部品1が位置ずれしないようにしている。
品1の半田バンプ2をボンド槽4の底面に当接させた後
に圧着ツール3を上昇させると、図1(b)に示すよう
に半田バンプ2の下端部に第1のボンド5が転写により
塗布される。第1のボンド5を塗布する方法としては、
バンプ2への転写以外にも、基板7の電極8にディスペ
ンサで吐出する方法、スクリーンマスクによる印刷また
はピン転写などの方法を用いることもできる。
位置させて、バンプ付電子部品1の半田バンプ2を基板
7の電極8に位置合せする。その後圧着ツール3を下降
させることにより、図1(c)に示すようにバンプ付電
子部品1を基板7に搭載する。この後、図2(a)に示
すように、第2のボンド9をディスペンサ10により基
板7の上面の電子部品1の周囲に塗布して供給する。供
給された第2のボンド9は、基板7と電子部品1との隙
間へ徐々に浸透する。
しており、硬化後は封止樹脂の一部を構成する。第2の
ボンド9は、第1のボンド5と同様に半田の融点温度よ
り高い融点温度の硬化剤を含んでいる。この第2のボン
ド9は、バンプ付電子部品1と基板2の間の隙間に充填
されるものであり、ディスペンサ10によって塗布され
る際にも出来るだけ隙間の内部に侵入しやすいようバン
プ付き電子部品1に接近して塗布される。
が加熱される。ここで図3を参照してリフロー加熱時の
温度の変化について説明する。図3の範囲Aに示すよう
に、リフロー工程では、加熱を開始してから温度が上昇
して半田の融点温度以下に設定された所定温度に到達す
ると、この所定温度が保持される。これによりバンプ付
電子部品1の周囲に供給された第2のボンド9の粘度が
低下し、表面張力によりバンプ付電子部品1と基板7の
間の隙間に更に浸透する。この結果、図2(b)に示す
ようにバンプ付電子部品1と基板7の間の隙間は、第2
のボンド9によって充填される。
温度を半田の融点温度(183℃)以上に上昇させる。
これにより、半田バンプ2が溶融し、溶融半田2’は基
板7の電極8に半田付けされる。このとき、半田バンプ
2の下端部には、ロジンや活性剤を含有する第1のボン
ド5が塗布されているので、半田バンプ2の表面の酸化
膜は還元され良好な半田付けを行うことができる。ま
た、第1のボンドには溶剤が含まれていないので、半田
接合部周囲での加熱による溶剤の発泡が発生せず、発泡
による接合不良が生じない。
うに更に上昇し、第1のボンド5、第2のボンド9の硬
化開始温度(200±10℃)より高くなる。これによ
り第1のボンド5、第2のボンド9は熱硬化を開始し、
所定時間加熱を継続することにより第1のボンド5、第
2のボンド9は硬化して接合部を固定し、バンプ付電子
部品1の実装が完了する。
け後には、第1のボンド5中のロジンや活性剤など、酸
化膜の還元に作用しなかった余分な活性成分は第1のボ
ンド5のエポキシ樹脂と反応することにより活性を失
い、電極7や基板1上面の配線回路面を腐食する作用を
失う。しかも第1のボンド5中のエポキシ樹脂と結合し
た状態で硬化する。したがって、通常のフラックスを使
用する場合に半田付け後に行われる洗浄を必要とせず
に、実装後の信頼性を確保することができる。
ーフィル樹脂としての第1のボンド5、第2のボンド9
の熱硬化を同一のリフロー工程で行うようにしているの
で、実装工程を簡略化することができる。さらにリフロ
ー炉による加熱を用いることにより、多数の電子部品を
一括して実装することができ、圧着ツールなどによる各
電子部品個別の実装方法と比較して、実装時の生産効率
を格段に向上させることができる。
であって、例えば上記実施例では、バンプ付電子部品1
の搭載後に第2のボンド9を供給するようにしている
が、予め基板7上に第2のボンド9を供給した後にバン
プ付き電子部品1を搭載するようにしてもよい。
温度で硬化を開始しかつ活性作用を有する第1のボンド
を半田接合部に塗布し、さらに封止樹脂を構成する第2
のボンドを塗布した後にバンプ付き電子部品を加熱して
半田接合するようにしたので、半田接合後には第1のボ
ンド中の活性成分は第1のボンド中のエポキシ樹脂と反
応して活性を失い、したがって実装後の洗浄を必要とせ
ずに信頼性を確保することができる。また半田付けと封
止樹脂の熱硬化を同一のリフロー工程で行うようにして
いるので工程を簡略化するとともに多数の電子部品を一
括して加熱することができ、生産効率を向上させること
ができる。
品の実装方法の工程説明図 (b)本発明の一実施の形態のバンプ付電子部品の実装
方法の工程説明図 (c)本発明の一実施の形態のバンプ付電子部品の実装
方法の工程説明図
品の実装方法の工程説明図 (b)本発明の一実施の形態のバンプ付電子部品の実装
方法の工程説明図 (c)本発明の一実施の形態のバンプ付電子部品の実装
方法の工程説明図 (d)本発明の一実施の形態のバンプ付電子部品の実装
方法の工程説明図
装方法の加熱プロファイルを示す図
Claims (2)
- 【請求項1】半田バンプが形成されたバンプ付電子部品
を基板に搭載し、加熱することにより半田バンプを溶融
させて基板の電極に半田付けするとともにバンプ付電子
部品と基板の隙間を封止樹脂により封止するバンプ付電
子部品の実装方法であって、前記バンプ付電子部品の半
田バンプまたは前記基板の電極に、前記封止樹脂の一部
を構成し、エポキシ樹脂、半田の融点温度よりも高い融
点温度の硬化剤および有機酸よりなる活性剤を含有して
活性作用を有する第1のボンドを塗布する工程と、第1
のボンド塗布後に前記バンプ付き電子部品を前記基板上
に搭載する工程と、前記封止樹脂を構成し、エポキシ樹
脂および半田の融点温度より高い融点温度の硬化剤を含
む第2のボンドを基板に搭載したバンプ付き電子部品の
側方に供給する工程と、加熱によって半田バンプを溶融
させ、次いで第1のボンドおよび第2のボンドを熱硬化
させる工程とを含むことを特徴とするバンプ付電子部品
の実装方法。 - 【請求項2】半田バンプが形成されたバンプ付電子部品
を基板に搭載し、加熱することにより半田バンプを溶融
させて基板の電極に半田付けするとともにバンプ付電子
部品と基板の隙間を封止樹脂により封止するバンプ付電
子部品の実装方法であって、前記バンプ付電子部品の半
田バンプまたは前記基板の電極に、前記封止樹脂の一部
を構成し、エポキシ樹脂、半田の融点温度よりも高い融
点温度の硬化剤および有機酸よりなる活性剤を含有して
活性作用を有する第1のボンドを塗布する工程と、前記
封止樹脂を構成し、エポキシ樹脂および半田の融点温度
より高い融点温度の硬化剤を含む第2のボンドを基板上
に供給する工程と、第2のボンド供給後に前記バンプ付
き電子部品を前記基板上に搭載する工程と、加熱によっ
て半田バンプを溶融させ、次いで第1のボンドおよび第
2のボンドを熱硬化させる工程とを含むことを特徴とす
るバンプ付電子部品の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00201598A JP3417281B2 (ja) | 1998-01-08 | 1998-01-08 | バンプ付電子部品の実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00201598A JP3417281B2 (ja) | 1998-01-08 | 1998-01-08 | バンプ付電子部品の実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11204568A true JPH11204568A (ja) | 1999-07-30 |
JP3417281B2 JP3417281B2 (ja) | 2003-06-16 |
Family
ID=11517536
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00201598A Expired - Fee Related JP3417281B2 (ja) | 1998-01-08 | 1998-01-08 | バンプ付電子部品の実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3417281B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007016127A (ja) * | 2005-07-07 | 2007-01-25 | Sekisui Chem Co Ltd | エポキシ系接着剤組成物及び接合方法 |
WO2010122757A1 (ja) | 2009-04-24 | 2010-10-28 | パナソニック株式会社 | 半導体パッケージ部品の実装方法と実装構造体 |
WO2012160817A1 (ja) * | 2011-05-26 | 2012-11-29 | パナソニック株式会社 | 電子部品実装方法、電子部品搭載装置および電子部品実装システム |
CN103548430A (zh) * | 2011-06-02 | 2014-01-29 | 松下电器产业株式会社 | 电子部件安装方法、电子部件搭载装置以及电子部件安装系统 |
-
1998
- 1998-01-08 JP JP00201598A patent/JP3417281B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007016127A (ja) * | 2005-07-07 | 2007-01-25 | Sekisui Chem Co Ltd | エポキシ系接着剤組成物及び接合方法 |
WO2010122757A1 (ja) | 2009-04-24 | 2010-10-28 | パナソニック株式会社 | 半導体パッケージ部品の実装方法と実装構造体 |
US9331047B2 (en) | 2009-04-24 | 2016-05-03 | Panasonic Intellectual Property Management Co., Ltd. | Mounting method and mounting structure for semiconductor package component |
WO2012160817A1 (ja) * | 2011-05-26 | 2012-11-29 | パナソニック株式会社 | 電子部品実装方法、電子部品搭載装置および電子部品実装システム |
CN103518424A (zh) * | 2011-05-26 | 2014-01-15 | 松下电器产业株式会社 | 电子部件安装方法、电子部件搭载装置以及电子部件安装系统 |
JP5719999B2 (ja) * | 2011-05-26 | 2015-05-20 | パナソニックIpマネジメント株式会社 | 電子部品実装方法、電子部品搭載装置および電子部品実装システム |
CN103548430A (zh) * | 2011-06-02 | 2014-01-29 | 松下电器产业株式会社 | 电子部件安装方法、电子部件搭载装置以及电子部件安装系统 |
Also Published As
Publication number | Publication date |
---|---|
JP3417281B2 (ja) | 2003-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4659262B2 (ja) | 電子部品の実装方法及びペースト材料 | |
JP3381601B2 (ja) | バンプ付電子部品の実装方法 | |
JP5310252B2 (ja) | 電子部品実装方法および電子部品実装構造 | |
US20120309133A1 (en) | Electronic component mounting method | |
WO2001052316A1 (fr) | Procede de montage de puce | |
JP2001332583A (ja) | 半導体チップの実装方法 | |
KR20020044577A (ko) | 개선된 플립-칩 결합 패키지 | |
JP3570229B2 (ja) | 半田接合方法および半田接合用の熱硬化性樹脂 | |
JPH1126922A (ja) | チップ実装方法 | |
JP3417281B2 (ja) | バンプ付電子部品の実装方法 | |
JP2008135410A (ja) | 電子部品の実装方法、電子部品を実装した回路基板及びその回路基板を搭載した電子機器 | |
WO2001097579A1 (fr) | Procede pour monter une piece electronique | |
JP2002232123A (ja) | 複合回路基体の製造方法 | |
JP4200273B2 (ja) | 実装基板の製造方法 | |
JP2000357714A (ja) | 半導体装置及びその製造方法 | |
JP4394213B2 (ja) | Lsiパッケージの実装方法 | |
JP2001244299A (ja) | 配線基板及びその製造方法 | |
JP2000100862A (ja) | ベアチップ実装方法 | |
JP2001015641A (ja) | 電子部品の接続構造及び接続方法 | |
JPH05226416A (ja) | フリップチップの実装方法 | |
JP4200090B2 (ja) | 半導体装置の製造方法 | |
JP2000058597A (ja) | 電子部品実装方法 | |
JPH0888464A (ja) | フリップチップ実装方法 | |
JP4381795B2 (ja) | 電子部品実装方法 | |
KR100347762B1 (ko) | 베어칩 반도체 집적회로 및 회로기판 패턴의 직접 접합 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080411 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140411 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |