JP2022105279A - 方法および装置（基板へのチップの組立て） - Google Patents

Abstract

【課題】チップを基板に組み立てるための技術を提供する。
【解決手段】例示的な方法は、接合温度で、はんだを用いて半導体チップを有機積層基板に接合することと、接合温度から室温まで冷却することなく、アンダーフィルの吐出温度で、半導体チップと有機積層基板との間にアンダーフィルを吐出することと、アンダーフィルの吐出温度よりも高い温度範囲内でアンダーフィルを硬化させることとを含む。別の例示的な方法は、第１のはんだを有機積層基板のパッド上に堆積させることと、半導体チップのピラー上の第２のはんだを、有機積層基板のパッド上の第１のはんだに接触させることと、半導体チップを有機積層基板にはんだ接合することとを含む。
【選択図】図８

Description

本発明は、電気、電子、およびコンピュータ技術に関し、より詳細には、集積回路（ＩＣ）チップ・パッケージの組立てに関する。

ＩＣ技術の小型化が急速に進んでいることはよく知られている。最近達成されたテクノロジ・ノードは、５ｎｍ（ナノメートル）トランジスタ・スケールであり、チップ内に１平方ミリメートルあたり１億３４００万個のトランジスタの密度を可能にする。しかしながら、高密度バンプ配線を有するチップと有機積層基板との相互接続は困難である。コネクタ・ピッチ（隣接するコネクタ間の中心間距離）によって、チップとの間でデータを転送することができる速度が制限され、それによって、マルチチップ・パッケージにおいてだけでなく、オフチップ・メモリ・モジュールとともに動作する現実的なシングル・チップ・パッケージにおいても達成可能な性能に上限が設けられている。チップ積層体間接続の現在の目標は、５５μｍ（ミクロン）未満のピッチである。

量子トンネリングがトランジスタ密度を高めるための課題であるのと同様に、はんだ接合中の最近傍短絡は、チップのコネクタ・ピッチを狭めるための課題である。短絡のリスクを減らすための１つの手法は、チップ上の各コントロールド・コラプス・チップ・コネクタ（Ｃ４：controlled collapse chip connector）バンプに提供されるはんだの量を減らすことである。

チップ・コネクタのピッチを縮小する際のもう１つの課題は、一般的な処理ステップの熱エクスカーション中に発生するチップおよび基板に起こり得る変形である。半導体チップと有機積層基板との間の熱膨張係数（ＣＴＥ）の違いによって引き起こされる熱ひずみは、チップ・コネクタを基板パッドに位置合わせする際に常に考慮すべき要素であった。約５５μｍ以下の狭いピッチでは、熱ひずみによって位置ずれおよび誤接続が発生する可能性が高くなる。

本発明の原理は、チップを基板に組み立てるための技術を提供する。１つの態様では、例示的な方法は、接合温度で、はんだを用いて半導体チップを有機積層基板に接合することと、接合温度から室温まで冷却することなく、アンダーフィルの吐出温度で、半導体チップと有機積層基板との間にアンダーフィルを吐出することと、アンダーフィルの吐出温度よりも高い温度範囲内でアンダーフィルを硬化させることとを含む。

別の態様によると、例示的な方法は、第１のはんだを有機積層基板のパッド上に堆積させることと、半導体チップのピラー上の第２のはんだを、有機積層基板のパッド上の第１のはんだに接触させることと、半導体チップを有機積層基板にはんだ接合することとを含む。

別の態様によると、例示的な装置は、５５μｍ（ミクロン）以下のピッチで半導体チップ４０１の下面から突出するピラー４０２を有し、第１のはんだのキャップ４０６がピラーの下端に取り付けられている、半導体チップ４０１と、半導体チップと同じピッチで有機積層基板４０３の上面から突出するパッド４０４を有し、第２のはんだのキャップ４０８がパッドの上面に取り付けられている、有機積層基板４０３と、有機積層基板の上面を半導体チップの下面に付着させる揮発性粘着剤１２０８の２つ以上のドットとを含む。

前述のことを考慮して、本発明の技術は、実質的に有益な技術的効果を提供することができる。例えば、１つまたは複数の実施形態は、以下のうちの１つまたは複数を提供する。

アンダーフィルは、熱ひずみを低減し、はんだ接合温度から室温への冷却中にチップ・コネクタをせん断応力から保護する。

５５μｍ未満のＣ４ピッチでのチップから有機基板へのはんだ接続の信頼性の向上。

一般に、冷却前のアンダーフィルは、有利な技術である。これは、反った基板に微細ピッチ・バンプを有する大きなチップを接合するのに最も効果的であるが、チップのサイズまたはマイクロ・バンプのサイズに関係なく使用することができ、ブリッジ・チップ組立てにも適用することができる。この技術は、単一のチップだけでなく、複数のチップを同じ基板に接合するために使用することができる。

本発明のこれらおよび他の特徴および利点は、添付の図面に関連して読まれるべき、その例示的な実施形態の以下の詳細な説明から明らかになるであろう。

半導体チップを有機基板に接合するための従来技術のプロセスの概略図である。 図１に示す有機積層基板の反りの概略図である。 銅ピラーと、ピラー上に１つのはんだキャップを有する非限定的な例示的なＣｕ／Ｎｉ／Ｐｄ／Ａｕ表面仕上げパッドとを示す図である。 例示的な実施形態による、銅ピラーと、ピラー上に１つのはんだキャップおよびパッド上に別のはんだキャップを有する金／パラジウム・パッドとを示す図である。 例示的な実施形態による、チップを基板に接合するためのプロセスの概略図である。 別の例示的な実施形態による、チップを基板に接合するためのプロセスの概略図である。 さらに別の例示的な実施形態による、チップを基板に接合するためのプロセスの概略図である。 例示的な実施形態による、半導体チップを有機基板に接合するためのプロセスの概略図である。 図１と図８とのプロセスの比較の概略図である。 図１のプロセスに従って基板に接合された半導体チップの断面画像である。 図８のプロセスに従って基板に接合された半導体チップの断面画像である。 例示的な実施形態による、半導体チップを有機基板に接合するための別のプロセスの概略図である。 例示的な実施形態による、半導体チップを有機基板に接合するための別のプロセスの概略図である。 例示的な実施形態による、半導体チップを有機基板に接合するための別のプロセスの概略図である。 例示的な実施形態による、半導体チップを有機基板に接合するための別のプロセスの概略図である。

図１を参照すると、半導体チップ１０２を有機積層基板１０４に接合するための従来技術のプロセス１００は、いくつかのステップを含む。１０６において、チップ１０２をフラックス浴１０８に浸漬する。１１０において、フラックス処理されたチップ１０２を基板１０４に熱圧着する。１１２において、チップ１０２と基板１０４との間からフラックス残渣を洗い流す。１１４において、チップ１０２と基板１０４との間にアンダーフィル１１６を吐出して硬化させる。

ステップ１０６のフラックス浸漬は、室温で行われる。フラックス固体の流動化は、より高い温度（典型的には、９０℃（摂氏）～１５０℃）で行われる。ステップ１１０の熱圧着は、さらに高い温度（典型的には、２３５℃～２４５℃、一般的に、はんだの固相線温度よりも少なくとも２０℃～３０℃高い温度）で行われる。しかしながら、ステップ１１２のフラックス洗浄は、室温またはその付近（典型的には、約７０℃～９０℃）で行われる。ステップ１１４のアンダーフィル吐出は、やや暖かい温度（典型的には、約８０℃～１２０℃）で達成され、次いでアンダーフィル硬化は、別の高温（典型的には、約１２０℃～１６０℃）で達成される。

シリコン・チップを有機基板に接合するために一般的に使用されているような従来のベルト炉リフローを使用して、４０μｍピッチのＩ／Ｏを有する大きなシリコン・チップを有機基板に接続しようとするとうまくいかないことがわかった。この理由の１つは、室温およびはんだの融点付近の両方における積層体の反りであり、ここにおいて、反りの量がマイクロ・バンプのはんだの高さよりも大きくなる。通常のチップ積層実装では、マイクロ・バンプの代わりに８０μｍ以上の直径を有するＣ４はんだを使用するのが一般的であり、これは、この直径のはんだが、積層体が反っていてもある程度積層体を追従することができるため、うまく機能する。しかしながら、ピッチの狭いマイクロ・バンプを有する大きなシリコン・チップを有機基板に直接接続することは非常に困難である。

ステップ１１０（熱圧着）とステップ１１２（フラックス洗浄）との間の冷却熱エクスカーションは、これらの２つの構成要素間の熱膨張係数（ＣＴＥ）の不一致に起因して、チップ１０２と基板１０４との間のはんだ接合に熱機械的ひずみがかかる。一般に、有機積層基板１０４は、チップよりも３～１０倍大きいＣＴＥを有する。したがって、図２に示すように、チップ１０２に面する基板１０４の表面１２０は、高温（例えば、接合温度）においてよりも低温（例えば、室温）においてチップに近くなる。

チップの組立て中または組立て前に、基板１０４の熱サイクルを繰り返すと、図２に示すように、反りが誘発される。典型的な反りは、室温で基板の湾曲を引き起こし、その量は（非限定的な一例では）、室温と典型的なはんだ接合温度との間で、チップの縁部と中心とを比較して、３０ｍｍ（ミリメートル）のチップと基板との間の垂直距離の差が約１２～２２μｍ（ミクロン）に達する。本例示的な値は、この特定の積層体のみの反りの量であり、反りの量は、積層体の厚さ、サイズ、材質、および構造に応じて大きく変わる。例えば、積層体のコア材料が薄い場合、反りの量は、１００ミクロンを超えることがある。この場合のように、反りを低く抑えるためにコアを厚くした積層体を使用したとしても、チップが大きく、バンプのピッチが微細な場合は、接合が極めて困難になる。基板１０４の典型的な反りは、大きなチップ（約３０ｍｍ）では、リフローまたは他の接合プロセス中に基板パッドをチップの縁部の周りのみしかはんだで濡らすことができないなど、望ましくない結果をもたらす。

さらに、パッドのＡｕ表面仕上げでは、半導体チップからのはんだが、半導体チップのピラーと基板パッドとの間の接合部を充填するのではなく、有機積層基板のパッドの側面を濡らすという問題がある。これは、Ａｕがはんだリフロー中に非常に濡れやすい材料であるために起こる。

例えば、図３は、チップ組立て３００を示す。チップ組立て３００は、５５μｍ未満のピッチのＣｕのピラー３０２を有する半導体チップ３０１と、基板コネクタ・パッド３０４を有する有機積層基板３０３とを含む。従来例では、ピラー３０２上にはんだキャップ／マイクロ・バンプ３０６が存在する。微細ピッチ接合では、Ｃ４ボールの代わりにピラーおよびマイクロ・バンプが使用される。ピラーは、Ｃｕ（さらにはＮｉ）などの高融点材料と、低融点材料のはんだキャップとで作られている。ピラーの組成は、層状のＣｕ／Ｎｉ／Ｃｕ／ＳｎＡｇである。１番目のＣｕは、高さを上げるために使用され、Ｎｉは、バリア層として使用され、２番目のＣｕは、それが溶融するときにＳｎＡｇと反応するために使用される。ピラーの高さＨｐは、５～３０μｍである。パッドの組成は、金のコーティング層を有する層状のＣｕ／Ｎｉ／Ｐｄ／Ａｕである。例えば、層は、５～２０μｍのＣｕ、０．５～５μｍのＮｉ、０．０２～０．２μｍのＰｄ、０．０１～０．２μｍのＡｕである。ピラー３０２およびパッド３０４は、それらの組成に従って比較的高い融点を有するが、はんだキャップ３０６は、その組成に従ってより低い融点を有する。ピラー３０２の直径Ｄ（約１０～３０μｍ）および液体はんだの表面張力は、はんだキャップ３０６の高さＨｓおよび体積を半径５～１５μｍのほぼ半球に制限する。この量のはんだは、パッド３０４の側面および上部の両方を濡らすのに十分ではなく、その結果、リフロー中に、はんだは、パッド３０４の側面を濡らし、上部にはほとんどはんだが残らない。所望のコネクタ・ピッチ仕様の範囲内では、ピラー３０２をより厚くすることは不可能である。したがって、ピラー上にさらにはんだを付けることはできない。

本開示の一態様によると、本発明者らは、リフロー／接合中にはんだがパッド３０４上にも存在するように、従来のチップ組立てプロセスを修正することが実現可能であり得ると考えた。したがって、図４は、チップ４０１から下向きに突出するＣ４ピラー４０２と、基板４０３から上向きに突出する基板パッド４０４とを含む、チップ組立て４００の詳細図を示す。例示的な実施形態によると、ピラー４０２上に１つのはんだキャップ／マイクロ・バンプ４０６があり、パッド４０４上に別のはんだキャップ／マイクロ・バンプ４０８がある。２つのはんだキャップ４０６、４０８の組み合わされた高さおよび体積は、チップ４０１と基板４０３との間の反りによって誘発される間隙を吸収し、パッド４０４の側面の上に濡れて広がったとしても、接合界面に十分なはんだを提供する。

１つまたは複数の実施形態は、従来のチップ組立てとは異なる図４に示される構造を有利に達成する。本開示の態様は、チップのリフロー／接合の前に、基板パッド４０４上にはんだキャップ４０８を生成するためのいくつかの技術を提供する。

図５は、例示的な実施形態による、チップ４０１を基板４０３に接合するためのプロセス５００を概略的に示す。５０２において、低融点はんだ、例えば、ＳｎＢｉ（スズ－ビスマス）、特定の例としてＳｎ_４２Ｂｉ_５８などのバンプ５０４を有する転写ダイ５０３を用意する。このようなはんだは、１３９℃の共晶融点を有する。５０６において、比較的低温、すなわち１３９℃～１５０℃ではんだをリフローすることによって、はんだバンプ５０４を転写ダイ５０３から基板４０３のパッド４０４に転写する。５０８において、転写ダイ５０３を引っ張り、低融点はんだをバンプ４０８としてパッド４０４上に残す。５１０において、ピラー４０２上にＳｎＡｇ（スズ－銀）のはんだバンプ４０６または同様のはんだを有するチップ４０１を用意する。ＳｎＡｇはんだは、約２２１℃の融点を有する。５１２において、組立体を接合温度、例えば、１３９℃～１５０℃に加熱することによって、チップ４０１を基板４０３に接合する。低温のＳｎＢｉはんだを使用しているため、接合温度は、ＳｎＡｇはんだなどのリフローのための従来の２３５℃～２４５℃の範囲よりも低いことが有利である。温度を低くすることで、熱エクスカーションおよび付随する熱機械的ひずみが低減され、それによって、基板４０３の反りが軽減される。また、温度を低くすることにより、従来の完全なＣ４はんだ溶融ではなく、局所的な溶融のみが可能になる。局所的に溶融することで、最近傍短絡が減少し、それによって、ピッチを狭くすること（より微細にすること）が可能になる。バンプ４０６のＳｎＡｇはんだがリフロー後に接合部を支配するため（１つまたは複数の実施形態において、バンプ４０６は、バンプ４０８よりも大きく、バンプ４０８からのＢｉは、ＳｎＡｇとの三元組成物の一部になるだけである）、接合部は、１５０℃の設計動作温度で溶融しない。

図６は、別の例示的な実施形態による、チップ４０１を基板４０３に接合するためのプロセス６００を概略的に示す。６０２において、はんだ、例えばＳｎＡｇはんだのバンプ６０４を有するはんだのみのダイ６０３を用意する。６０６において、各はんだバンプ６０４の一部を基板４０３のパッド４０４に転写し、パッド４０４上にバンプ４０８を形成する。６０８において、はんだのみのダイ６０３を後退させる。６１０において、はんだバンプ４０６を有するピラー４０２を備えたチップ４０１を用意する。６１２において、２３５℃～２４５℃の温度範囲に加熱することによってチップ４０１を基板４０３に接合し、それによって、はんだバンプ４０６、４０８をリフローする。

図７は、さらに別の例示的な実施形態による、チップ４０１を基板４０３に接合するためのプロセス７００を概略的に示す。７０２において、ピラー４０２上にはんだバンプ７０３を有するチップ４０１を提供する。７０６において、リフローによってはんだバンプ７０３をピラー４０２から基板４０３のパッド４０４に転写し、それによって、パッド上にバンプ４０８を形成する。７０８において、追加のはんだを取得するために、チップ４０１を後退させる。７１０において、ピラー４０２上で（追加の）はんだバンプ４０６をチップ４０１に提供する。７１２において、２３５℃～２４５℃の温度範囲ではんだバンプ４０６、４０８を熱圧着することによってチップ４０１を基板４０３に接合する。

チップ接合プロセス５００、６００、７００が、基板の反りが適切なはんだの濡れを阻害するという既知の長年にわたる問題をある程度克服する新規の構造を組み込んでいることを考慮すると、本開示の他の態様は、はんだキャップがピラーおよびパッドの両方の上にあることで可能になるさらなる進歩に関する。

例えば、図８は、例示的な実施形態による、半導体チップ４０１を有機基板４０３に接合するためのプロセス８００を概略的に示す。

８０２において、揮発性粘着剤（ＶＴＡ）４１０を基板４０３上に吐出する。ＶＴＡ４１０は、チップ４０１フットプリントの少なくとも角に配置される。ＶＴＡは、一般に、１８０℃を超える温度、例えば１９０℃～２５０℃で気化し、そのため、リフロー後、揮発性粘着剤は存在しない。適切なＶＴＡとしては、例えば、室温で３０ｋｃＰ（キロセンチポイズ）を超える粘度、および約１８０～２５０℃の沸点を有するＣ－９－１１－イソ－Ｃ－１－リッチなどのアルコールが挙げられる。ＶＴＡは、基板側ではなくチップ側に塗布することができる。

８１２において、チップ４０１を基板４０３に接合する。接合は、例えば、２３５℃～２４５℃の温度で、ギ酸雰囲気を作り出すことができるベルト炉リフローにおいて、チャンバ型ギ酸オーブンにおいて、またはチップ接合がギ酸雰囲気で行われる熱圧着ボンダ（ＴＣＢ）において行うことができる。あるいは、ギ酸雰囲気とは異なる方法（例えば、ＨＣｌエッチング）を使用してはんだおよび構成要素上の酸化膜を還元する場合、接合は、１００ｐｐｍ未満の酸素の雰囲気下で２３５℃～２４５℃の温度でベルト炉またはチャンバ・オーブン内でのリフローによって達成することができる。８１２において、チップ・ピラーのはんだバンプが基板パッドのはんだキャップと融合する。しかしながら、この方法に関する限り、積層体側のパッドがはんだを有することは絶対的な要件ではない。本方法は、あらゆる構造のチップおよび基板に適用することができる。

接合直前にチップ４０１を基板４０３に付着させるためにＶＴＡを使用し、はんだフラックスの代わりにギ酸雰囲気を使用することによって、チップの下からフラックスを洗い流すための中間の冷却ステップなしに接合（ステップ８１２）からアンダーフィル（ステップ８１４）に進むことがより有利に可能である。他の実施形態では、ギ酸雰囲気の代わりにＨＣｌエッチングを使用することができる。

１つまたは複数の実施形態において、接合前に、無洗浄フラックスを使用することができる。ギ酸雰囲気の代わりに、ベルト炉などにおいて無洗浄フラックスを使用することで、フラックス洗浄のための冷却なしにアンダーフィルを行うことも可能になる。当業者は、「無洗浄」フラックスに精通している。無洗浄フラックスは、洗浄を必要としないフラックスと呼ばれることもあるが、接合プロセスの前および最中に、構成要素／成分が積層体表面から完全に除去されることを意味するものではない。アンダーフィルとの組合せによっては、アンダーフィル・ボイドが発生することがあり、これは信頼性試験に影響を与える可能性があるため、この理由で、それらの組合せは、使用されない場合がある。

８１４において、（接合後に室温まで事前冷却することなく）アンダーフィル８１５を約１００℃で吐出し、接合温度と室温との間の温度、例えば９０℃～１５０℃に保持しながらアンダーフィルを硬化させる。

図９は、図１と図８とのプロセス１００、８００の比較を概略的に示す。当業者であれば、チップ４０１を基板４０３に接合した後に、２つのプロセスが分岐し、プロセス１００では、パッケージは、ステップ１１４（アンダーフィルの吐出および硬化）の前に、ステップ１１０（接合）からステップ１１２（６０℃～８０℃の熱水によるフラックス洗浄）に続き、一方、プロセス８００では、パッケージは、中間のより低温のエクスカーションなしに、ステップ８１２（接合）からステップ８１４（アンダーフィル）に直接進むことを理解するであろう。

図１０は、図１に示すプロセス１００のステップ１１０（接合）から冷却した後の半導体チップ１００１および基板１００３の断面画画像を示す。熱膨張係数が異なるため、室温では、チップ１００１と基板１００３との間にかなりの熱ひずみがあり、その結果、チップ１００１のピラー１００２は、基板１００３のパッド１００４と位置合わせされていない。当業者であれば、右端のピラー１００６が、右端のパッド１００７と中央のパッド１００８との間に位置合わせされており、最近傍短絡の典型的な一例であることに気付くであろう。この構造をアンダーフィルすると、位置ずれが固定される。

一方、図１１は、図８に示すプロセス８００によるステップ８１４（アンダーフィル）後の半導体チップ１１０１および基板１１０３の断面画像を示す。当業者であれば、ステップ８１２（接合）からステップ８１４（アンダーフィル）までの熱エクスカーションがわずかしかなかったため、アンダーフィルの吐出および硬化のステップにより、パッド１１０４に対するピラー１１０２の適切な位置合わせが固定されたことに気付くであろう。

図１２は、例示的な実施形態による、半導体チップ４０１を有機基板４０３に接合するための別のプロセス１２００を概略的に示す。１２０１において、はんだバンプ５０４を有するテンプレート・ダイ５０３を室温のフラックス浴１２０２に浸漬する。１２０３において、熱圧着によってはんだを基板４０３に転写する。１２０４において、転写ダイを基板から引っ張る。１２０５において、はんだ固相線温度よりも高い温度ではんだをリフローする。１２０６において、室温よりもわずかに高い温度（例えば、８０℃～１００℃）で、残っているフラックスを洗い流す。１２０７において、はんだリフロー温度の直下で分解および気化することができる粘着性材料１２０８を室温で基板に塗布する。１２０９において、ギ酸雰囲気中でベルト炉を使用して、チップ４０１を基板４０３に接合する。１２１０において、室温まで中間冷却することなく、直接、アンダーフィル材料に適した温度、例えば８０℃～１２０℃でのアンダーフィル１２１１の吐出および硬化に進む。図１２では、ステップ１２０９および１２１０において、要素４０１と４０３との間にマイクロ・バンプが存在しており、これらの詳細は、混乱を避けるために省略されていることに留意されたい。マイクロ・バンプおよびアンダーフィルの例示的な図は、他の図面に示されている。

図１３は、チップ４０１を基板４０３に接合するための別の方法１３００を示す。ステップ１２０１、１２０３、１２０４、１２０５、１２０６は、図１２を参照して説明した方法１２００と同一である。しかしながら、方法１３００によると、ステップ１２０６（フラックス洗浄）の後、１３０９のギ酸雰囲気中での熱圧着に進む。次いで、１２１０において、室温まで中間冷却することなく、直接、アンダーフィル材料に適した温度、例えば８０℃～１２０℃でのアンダーフィル１２１１の吐出および硬化に進む。

図１４は、チップ４０１を基板４０３に接合するための別の方法１４００を示す。１４０３において、転写ダイ５０３を基板４０３に熱圧着する。１２０４において、転写ダイを引っ張る。１４０５において、ギ酸雰囲気下ではんだをリフローする。１３０９において、チップ４０１を基板４０３に熱圧着する。ステップ１２１０は、方法１２００、１３００と同一であり、チップ４０１と基板４０３との間にアンダーフィル１２１１をもたらす。

図１５は、チップ４０１を基板４０３に接合するための別の方法１５００を示す。ステップ１４０３（熱圧着によるはんだ転写）は、方法１４００と同一である。ステップ１２０４（チップ引っ張り）は、方法１２００と同一である。ステップ１４０５（ギ酸雰囲気下でのはんだリフロー）は、方法１４００と同一である。ステップ１２０７（粘着性材料１２０８を堆積させる）、１２０９（ギ酸雰囲気下でチップ４０１を基板４０３にベルト炉接合する）、および１２１０（室温までの中間冷却なしでのアンダーフィルの吐出および硬化）は、方法１２００と同一である。アンダーフィル１２１１に留意されたい。図１５では、ステップ１２０９および１２１０において、要素４０１と４０３との間にマイクロ・バンプが存在しており、これらの詳細は、混乱を避けるために省略されていることに留意されたい。マイクロ・バンプおよびアンダーフィルの例示的な図は、他の図面に示されている。

これまでの議論を踏まえると、一般的に、本発明の一態様による例示的な方法は、接合温度で、はんだを用いて半導体チップを有機積層基板に接合することと、接合温度から室温まで冷却することなく、アンダーフィルの吐出温度で、半導体チップと有機積層基板との間にアンダーフィルを吐出することと、アンダーフィルの吐出温度よりも高い温度範囲内でアンダーフィルを硬化させることとを含むことが理解されよう。

１つまたは複数の実施形態において、接合は、ベルト炉で行われる。本方法の１つまたは複数の実施形態はまた、接合の前に、半導体チップと有機積層基板との間に揮発性粘着剤の少なくとも２つのスポットを吐出することを含む。１つまたは複数の実施形態において、接合は、ギ酸雰囲気中で行われる。１つまたは複数の実施形態において、揮発性粘着剤の気化温度は、半導体チップを有機積層基板に接合するために使用されるはんだの固相線温度と一致する（等しい）か、またはそれよりもわずかに（約５～１０℃）低い（すなわち、揮発性粘着剤の気化温度は、半導体チップを有機積層基板に接合するために使用されるはんだの固相線温度と一致する（等しい）温度から１０℃以下の範囲内にあるように選択される）。

１つまたは複数の実施形態において、接合前に、半導体チップにＨＣｌエッチングが施され、接合中に、１００ｐｐｍ以下の酸素濃度を有する雰囲気が維持される。

１つまたは複数の実施形態において、接合は、熱圧着接合ツールを使用して行われる。１つまたは複数の実施形態において、接合は、ギ酸雰囲気中で行われる。

１つまたは複数の実施形態において、接合は、２３５℃～２４５℃で行われ、アンダーフィル吐出は、８０℃～１２０℃で行われ、アンダーフィル硬化は、１２０℃～１６０℃で行われる。

別の態様によると、例示的な方法は、有機積層基板のパッド上に第１のはんだを堆積することと、半導体チップのピラー上の第２のはんだを、有機積層基板のパッド上の第１のはんだに接触させることと、半導体チップを有機積層基板にはんだ接合することとを含む。

１つまたは複数の実施形態において、第１のはんだは、第２のはんだよりも低い融点を有する。１つまたは複数の実施形態において、第１のはんだは、１３５℃（摂氏）～１４５℃の融点を有する。

１つまたは複数の実施形態において、第１のはんだは、第２のはんだと同じ融点を有する。

１つまたは複数の実施形態において、例示的な方法は、第１のはんだをピラー上にめっきすることを含み、第１のはんだをパッド上に堆積させることは、第１のはんだをピラーからパッドにリフローすることを含む。

１つまたは複数の実施形態において、例示的な方法は、第１のはんだをテンプレート・ダイ上にめっきすることを含み、第１のはんだをパッド上に堆積させることは、第１のはんだをテンプレート・ダイからパッドにリフローすることを含む。

別の態様によると、例示的な装置は、５５μｍ（ミクロン）以下のピッチで半導体チップ４０１の下面から突出するピラー４０２を有し、第１のはんだのキャップ４０６がピラーの下端に取り付けられている、半導体チップ４０１と、半導体チップと同じピッチで有機積層基板４０３の上面から突出するパッド４０４を有し、第２のはんだのキャップ４０８がパッドの上面に取り付けられている、有機積層基板４０３と、有機積層基板の上面を半導体チップの下面に付着させる揮発性粘着剤１２０８の２つ以上のドットとを含む。

１つまたは複数の実施形態において、第２のはんだは、第１のはんだよりも低い融点を有する。１つまたは複数の実施形態において、第２のはんだは、１３５℃（摂氏）～１４５℃の融点を有する。

１つまたは複数の実施形態において、第２のはんだは、第１のはんだと同じ融点を有する。１つまたは複数の実施形態において、第１および第２のはんだは、２１５℃～２３０℃の固相線温度を有する。

１つまたは複数の実施形態において、揮発性粘着剤の気化温度は、半導体チップを有機積層基板にはんだ接合した後に、揮発性粘着剤が残らないような温度である。

単一のチップを基板に接合することに関して特定の実施形態が説明されているが、本発明の実施形態は、チップ・パッケージを基板に接合することに等しく適用可能であり、「半導体チップ」という用語が特許請求の範囲に見出される場合はいつでも、その用語はマルチチップ・パッケージに等しく適用される。

本発明の様々な実施形態の説明は、例示の目的で提示されてきたが、網羅的であることを意図するものではなく、または開示された実施形態に限定されることを意図するものではない。本発明の実施形態の範囲および思想から逸脱することなく、多くの修正形態および変形形態が当業者には明らかであろう。本明細書で使用される用語は、実施形態の原理、市場で見出される技術に対する実際の適用または技術的改善を最もよく説明するために、または当業者が本明細書に開示された実施形態を理解できるようにするために選択された。

１００ プロセス
１０２ 半導体チップ
１０４ 基板
１０８ フラックス浴
１１６ アンダーフィル
１２０ 表面
３００ チップ組立て
３０１ 半導体チップ
３０２ ピラー
３０３ 有機積層基板
３０４ パッド
３０６ はんだキャップ
４００ チップ組立て
４０１ チップ
４０２ ピラー
４０３ 基板
４０４ パッド
４０６ はんだキャップ
４０８ バンプ
５００ プロセス
５０３ ダイ
５０４ バンプ
６００ プロセス
６０３ ダイ
６０４ バンプ
７００ プロセス
７０３ はんだバンプ
８００ プロセス
８１５ アンダーフィル
１００１ チップ
１００２ ピラー
１００３ 基板
１００４ パッド
１００６ ピラー
１００７ パッド
１００８ パッド
１１０１ 半導体チップ
１１０２ ピラー
１１０３ 基板
１１０４ パッド
１２００ プロセス
１２０２ フラックス浴
１２０８ 揮発性粘着剤
１２１１ アンダーフィル
Ｈｐ 高さ
Ｈｓ 高さ

Claims (20)

1. 方法であって、
   接合温度で、はんだを用いて半導体チップを有機積層基板に接合することと、
   前記接合温度から室温まで冷却することなく、アンダーフィルの吐出温度で、前記半導体チップと前記有機積層基板との間にアンダーフィルを吐出することと、
   前記アンダーフィルの吐出温度よりも高い温度範囲内で前記アンダーフィルを硬化させることと
   を含む、方法。
2. 接合がベルト炉内で行われる、請求項１に記載の方法。
3. 前記接合の前に、前記半導体チップと前記有機積層基板との間に揮発性粘着剤の少なくとも２つのスポットを吐出することをさらに含み、
   前記接合がギ酸雰囲気中で行われる、請求項２に記載の方法。
4. 前記揮発性粘着剤の気化温度を、前記半導体チップを前記有機積層基板に接合するために使用される前記はんだの固相線温度と一致する温度から１０℃以下の範囲内にあるように選択することをさらに含む、請求項３に記載の方法。
5. 前記接合の前に、前記半導体チップにＨＣｌエッチングを施し、前記接合中に、酸素濃度が１００ｐｐｍ以下の雰囲気を維持することをさらに含む、請求項２に記載の方法。
6. 接合が熱圧着接合ツールを使用して行われる、請求項１に記載の方法。
7. 前記接合がギ酸雰囲気中で行われる、請求項６に記載の方法。
8. 接合が２３５℃～２４５℃で行われ、アンダーフィルの吐出が８０℃～１２０℃で行われ、アンダーフィルの硬化が１２０℃～１６０℃で行われる、請求項１に記載の方法。
9. 方法であって、
   第１のはんだを有機積層基板のパッド上に堆積させることと、
   半導体チップのピラー上の第２のはんだを、前記有機積層基板の前記パッド上の前記第１のはんだに接触させることと、
   前記第２のはんだを前記第１のはんだに接触させた後、前記半導体チップを前記有機積層基板にはんだ接合することと
   を含む、方法。
10. 前記第１のはんだが前記第２のはんだよりも低い融点を有する、請求項９に記載の方法。
11. 前記第１のはんだが１３５℃（摂氏）～１４５℃の融点を有する、請求項１０に記載の方法。
12. 前記第１のはんだが前記第２のはんだと同じ融点を有する、請求項９に記載の方法。
13. 前記第１のはんだを前記ピラー上にめっきすることをさらに含み、前記第１のはんだを前記パッド上に堆積させることが、前記第１のはんだを前記ピラーから前記パッドにリフローすることを含む、請求項９に記載の方法。
14. 前記第１のはんだをテンプレート・ダイ上にめっきすることをさらに含み、前記第１のはんだを前記パッド上に堆積することが、前記第１のはんだを前記テンプレート・ダイから前記パッドにリフローすることを含む、請求項９に記載の方法。
15. 装置であって
    ５５μｍ（ミクロン）以下のピッチで半導体チップの下面から突出するピラーを有し、第１のはんだのキャップが前記ピラーの下端に取り付けられている、前記半導体チップと、
    前記半導体チップと同じピッチで有機積層基板の上面から突出するパッドを有し、第２のはんだのキャップが前記パッドの上面に取り付けられている、前記有機積層基板と、
    前記有機積層基板の前記上面を前記半導体チップの前記下面に付着させる揮発性粘着剤の２つ以上のドットと
    を備える、装置。
16. 前記第２のはんだが前記第１のはんだよりも低い融点を有する、請求項１５に記載の装置。
17. 前記第２のはんだが１３５℃（摂氏）～１４５℃の融点を有する、請求項１６に記載の装置。
18. 前記第２のはんだが前記第１のはんだと同じ融点を有する、請求項１５に記載の装置。
19. 前記第１および第２のはんだが２１５℃～２３０℃の固相線温度を有する、請求項１８に記載の装置。
20. 前記揮発性粘着剤の気化温度が、前記半導体チップを前記有機積層基板にはんだ接合した後、前記揮発性粘着剤が残らないような温度である、請求項１５に記載の装置。

Images