JP2015103688A - 接合方法、半導体装置、製造システムおよび酸化膜除去装置（無洗浄フラックスを用いたチップ接合プロセス） - Google Patents

Abstract

【課題】 フラックス剤を用いてチップおよび基板をはんだ接合する接合方法、半導体装置、製造システムおよび酸化膜除去装置を提供すること。【解決手段】 本接合方法は、チップ１２０および基板１１０の少なくとも一方の電極部１１２，１２２の酸化膜を除去する工程（Ｓ１０２）と、酸化膜の除去後、無洗浄型フラックス剤１１４を塗布する工程（Ｓ１０４）と、それぞれの電極部１１２，１２２を接触させてチップ１２０を基板１１０上に積載する工程（Ｓ１０６）と、積載された基板１１０およびチップ１２０の電極部１１２，１２２間をはんだ接合する工程（Ｓ１０８）と、はんだ接合されたチップ１２０および基板１１０の間にアンダーフィル剤１０４を充填する工程（Ｓ１１２）とを含む。【選択図】 図１

Description

本発明は、チップおよび基板間の接合方法、半導体装置、製造システムおよび酸化膜除去装置に関する。本発明は、より詳細には、フラックス剤を用いてチップおよび基板をはんだ接合する接合方法、チップおよび基板がはんだ接合されて形成された半導体装置、半導体装置を製造するための製造システムおよび酸化膜除去装置に関する。

近年、半導体デバイスの高性能化のため、配線層の層間絶縁膜材料に誘電率の低い材料を用いる、いわゆる低誘電率化（Ｌｏｗ−ｋ化）が進められている。しかしながら、誘電率の低い材料ほど、機械的に脆い性質を有する傾向がある。このため、低誘電率化を図る上で、パッケージング工程における熱機械的なストレスにより、配線層の誘電体層にクラックを生じさせてしまうことが問題となっている。これは、シリコン・チップと有機基板との熱膨張係数のミスマッチに起因するものであり、クラックの発生は、はんだの鉛フリー化、ダイ・サイズの大型化に伴って顕著となる。

図５は、従来技術におけるフリップチップ型のチップ接合プロセスを示す図である。図５に示すように、従来技術のチップ接合プロセスでは、（Ｓ１０）有機基板５００上にフラックス剤５０４が塗布された後、（Ｓ１１）半導体チップ５２０のはんだバンプ５２２が基板５００のプレソルダ５０２に合わせられて積載され、（Ｓ１２）リフロー処理が行われる。このとき、リフロー後の有機基板５００表面にフラックス残渣５１２が残るため、これを水洗浄する必要がある。水洗浄工程（Ｓ１３）では、リフロー時の温度２５０℃から、典型的には５０℃〜常温まで冷却される。このとき、その温度差に起因して、基板５００およびチップ５２０間に機械的なストレスを発生させ、特にチップの周縁部において、ホワイトバンプと呼ばれる欠陥を生じさせる可能性がある。

上記温度差によるストレスを回避するため、無洗浄型フラックス剤（No Clean Flux）を用いて上述した水による洗浄工程を省略することができるプロセスも知られている（特許文献１：米国特許第７５８８９６８号明細書）。

図６は、従来技術における無洗浄型フラックスを用いたチップ接合プロセスを示す図である。無洗浄型フラックス剤５５４を基板５５０上に塗布することにより、図５で示したリフロー後の水洗浄工程（Ｓ１３）および乾燥工程（Ｓ１４）を省略することが可能となる。これは、リフロー時またはリフロー後の熱処理において、フラックス剤の主要な成分が蒸発するためである。

上記無洗浄型フラックスを用いたチップ接合プロセスは、比較的ピッチの広いチップ接合では有効であった。しかしながら、無洗浄型フラックス剤は、多くの成分がリフロー時またはその後の熱処理で気化するものの、一部の成分や、フラックス剤により化学的に除去された酸化膜の成分が気化せず、基板５５０上に残留物５６２として残される。このような残留物５６２は、電極５１０間の絶縁性を低下させ、また、アンダーフィル５８０とチップ５７０との密着強度に影響を与える可能性がある。このため、狭ピッチ化に伴い、フリップチップ接合に適用することが難しくなってきた。

また、上記特許文献１の従来技術では、また、図５に示すプロセスでアンダーフィル塗布前に行われていた真空酸素プラズマ処理（Ｓ１５）が、温度の保持が容易ではないことから省略されている。このため、チップ表面の改質および微小量の残渣成分の除去が不充分となり、半導体チップの大型化、狭ピッチ化に伴い、長期信頼性を維持することが難しくなってきた。

さらに、近年、三次元実装に関し、チップ上にチップを重ねるＣｏＣ（Chip on Chip）技術、ウエハにチップを積層し後で分割するＣｏＷ（Chip on Wafer）などのチップ積層技術が開発されている。このようなチップ積層技術においては、チップおよび基板間の間隙が狭くなる傾向があり、水洗浄自体が難しくなるという問題もある。

上述した背景から、信頼性高くチップおよび基板間を接合することができる、洗浄工程が不要なチップ接合技術の開発が望まれていた。

米国特許第７５８８９６８号公報

本発明は、上記従来技術における問題点に鑑みてなされたものであり、本発明は、接合後に残される残渣成分を低減することで、接合後に洗浄工程を行わなくても、充分な信頼性高くチップおよび基板を接合することができる、チップおよび基板の接合方法を提供することを目的とする。

また、本発明の他の目的は、上記接合方法により接合されたチップおよび基板を含む半導体装置、該半導体装置を製造するための製造システムおよび酸化膜除去装置を提供することである。

本発明では、上記課題を解決するために、下記特徴を有するチップおよび基板の接合方法を提供する。本接合方法は、チップおよび基板の少なくとも一方の電極部の酸化膜を除去する工程と、酸化膜の除去後、無洗浄型フラックス剤を塗布する工程と、それぞれの電極部を接触させてチップを基板上に積載する工程と、積載された基板およびチップの電極部間をはんだ接合する工程と、はんだ接合されたチップおよび基板の間にアンダーフィル剤を充填する工程とを含む。

本発明によれば、半導体装置であって、また、チップおよび基板の少なくとも一方の電極部の酸化膜を除去した後、無洗浄型フラックス剤を塗布し、積載された基板およびチップ間の電極部間をはんだ接合して、さらにチップおよび基板の間にアンダーフィル剤を充填して形成される、半導体装置を提供することができる。

本発明によれば、さらに、半導体装置を製造するための製造システムであって、チップおよび基板の少なくとも一方の電極部の酸化膜を除去する酸化膜除去装置と、上記酸化膜除去装置の後段に設けられ、無洗浄型フラックス剤を塗布するフラックス塗布装置と、それぞれの電極部を接触させてチップを基板上に積載する積載装置と、積載された基板およびチップの電極部間をはんだ接合させるリフロー炉と、はんだ接合されたチップおよび基板の間にアンダーフィル剤を充填するアンダーフィル充填装置とを含む、製造システムを提供することができる。

さらに、本発明によれば、無洗浄型フラックス剤を塗布するためのフラックス塗布装置の前段に設けられる酸化膜除去装置であって、処理室と、該処理室内にチップおよび基板の少なくとも一方を搬送する搬送装置と、該搬送装置により搬送されるチップおよび基板の少なくとも一方の電極部に対し、還元性ガスの大気圧プラズマ処理を施す還元性プラズマ処理装置と、上記少なくとも一方の電極部に対し、不活性ガスの大気圧プラズマ処理を施す不活性プラズマ処理装置とを含む、酸化膜除去装置を提供することができる。

上記構成により、接合後に残される残渣成分を低減することで、接合後に洗浄を行わなくても、充分な信頼性高くチップおよび基板を接合することができる。

本実施形態によるフリップチップ接合プロセスの流れを説明するブロック図。 本実施形態によるフリップチップ接合プロセス中の温度プロファイルを示す図。 本実施形態による半導体デバイスの製造システムを示すブロック図。 本実施形態による製造システムにおける表面酸化膜除去装置の構成を示す図。 従来技術におけるフリップチップ型のチップ接合プロセスを示す図。 従来技術における無洗浄型フラックスを用いたチップ接合プロセスを示す図。

以下、本発明の実施形態について、添付の図面を参照しながら説明するが、本発明は、添付の図面に示す実施形態に限定されるものではない。なお、添付の図面は、縮尺比に従って縮小または拡大されたものではないことに留意されたい。

本発明の実施形態による接合方法は、無洗浄型フラックス剤を用いてチップと基板とをはんだ接合するチップ接合プロセスにおいて、フラックス剤の機能のうちの電極部の酸化膜の除去を事前実施することを特徴としている。これにより、はんだ接合後に残される酸化膜由来の残渣を低減し、はんだ接合後の洗浄工程を不要としつつも、電極間の絶縁性の低下を防止し、ひいては、半導体装置の長期信頼性の向上を図っている。

以下、本発明の実施形態によるチップと基板との接合方法について、集積回路が形成されたチップを、Ｃ４（Controlled Collapse Chip Connection）工法で基板上に接合するフリップチップ接合プロセスを一例に説明する。

図１は、本実施形態によるフリップチップ接合プロセスの流れを説明するブロック図である。なお、図１において各処理ブロックは、基板１１０、チップ１２０、これらのアセンブリ１００を模式的に示す断面図とともに示されている。

図１に示すチップ接合プロセスは、チップおよび基板の準備工程（Ｓ１００）、表面酸化膜除去処理工程（Ｓ１０２）、無洗浄型フラックス塗布工程（Ｓ１０４）、チップ積載工程（Ｓ１０６）、加熱リフロー工程（Ｓ１０８）、アンダーフィル充填工程（Ｓ１１２）およびアンダーフィル硬化工程（Ｓ１１４）を含む。また、好適な実施形態では、加熱リフロー工程（Ｓ１０８）後、アンダーフィル充填工程（Ｓ１１２）前に、残渣除去処理工程（Ｓ１１０）を含むことができる。以下、図１を参照しながら、各工程について説明する。

図１に示す接合プロセスは、工程Ｓ１００から開始され、まず、基板１１０およびチップ１２０が準備される。準備される基板１１０は、典型的には樹脂で構成された有機基板であり、基板１１０の配線パターン形成面に複数の電極パッド（図示せず。）が設けられ、電極パッド各々には、プレソルダ１１２が形成されている。電極パッドおよびプレソルダ１１２が基板側の電極部を構成する。プレソルダ１１２は、特に限定されるものではないが、射出成型ソルダ（Injection Molded Soldering）法、ボール搭載法、蒸着法、メッキ法、はんだペースト印刷法などの技術によって形成される。

準備されるチップ１２０は、典型的には、回路形成されたシリコンウエハから個片化されたダイであり、チップ１２０の回路形成面に複数の電極パッド（図示せず。）が設けられ、電極パッド各々には、はんだバンプ１２２が形成されている。電極パッドおよびはんだバンプ１２２がチップ側の電極部を構成する。はんだバンプ１２２は、特に限定されるものではないが、射出成型ソルダ法、ボール搭載法、蒸着法、メッキ法、はんだペースト印刷法などの技術によって形成される。

チップ１２０は、ＢＥＯＬ（Back End of Line）層において誘電体層を含んでいる。この誘電体層は、半導体集積回路の性能向上を図る観点から、低誘電率化（Ｌｏｗ−ｋ化）が進められている。低誘電率といわれる誘電体層は、典型的には、比誘電率が３．０以下であり、比誘電率が２．７以下の誘電体層は、超低誘電（Ultra Low-k）材料と呼ばれている。

プレソルダ１１２およびはんだバンプ１２２のはんだ材料としては、特に限定されるものではないが、典型的には、Ｓｎを主成分としてＡｇ、Ｃｕ、Ｚｎ、Ｂｉ、ＩｎまたはＳｂを有する錫合金からなる無鉛はんだなどを用いることができる。

なお、以下、電極部として、チップ１２０側にボール状のはんだバンプ１２２が形成され、基板１１０側にプレソルダ１１２が形成されているものとして説明するが、特に限定されるものではない。他の実施形態では、基板１１０側にはんだバンプが形成されていてもよいし、他方のプレソルダを省略してもよい。また、例えばチップ側を銅などの他の金属または合金のバンプとし、基板側にプレソルダを形成してもよい。

基板１１０およびチップ１２０が準備されると、工程Ｓ１０２では、基板１１０およびチップ１２０それぞれの電極部１１２，１２２に対し、表面酸化膜の除去処理を施す。ここで除去される対象となるのは、典型的には、プレソルダ１１２およびはんだバンプ１２２の一方または両方の表面に形成された錫酸化膜である。酸化膜の除去処理としては、酸を用いる酸処理、還元性ガスのプラズマを照射するプラズマ処理を挙げることができる。また、はんだ表面は、酸化膜の除去処理後も雰囲気中の酸素によって酸化され得るおそれがあるため、上記酸化膜の除去処理は、Ｎ_２ガスなどの不活性ガスを処理室内に充満させ、不活性ガス雰囲気下で行うことが好ましい。

好ましい実施形態では、製造工程のインライン化を図る観点から、酸化膜の除去処理としては、ドライプロセスであり、大気圧下で行うことができる還元性ガス含有の大気圧プラズマ処理を用いることができる。また、局所的なプラズマ照射を可能とする観点から、また、高密度のプラズマを照射する観点からは、酸化膜の除去処理としては、好適には、大気圧マイクロプラズマジェット処理を用いることができる。あるいは、酸化膜の除去処理として、リニア型の大気圧プラズマ処理を用いることで、複数基板あるいはウエハ全面を一括走査するように処理することもできる。なお、説明する実施形態では、基板１１０およびチップ１２０の両方の電極部を酸化膜除去処理の対象としているが、いずれか一方だけを対象としてもよく、その場合には、表面積の大きな方の電極部を対象とすることが有効である。

好適な実施形態による酸化膜の除去処理工程では、還元性ガスの大気圧プラズマ処理として、水素ガス含有（Ｈ_２／Ａｒ）の大気圧プラズマ処理を施す工程を含むことができる。また、水素ガス含有の大気圧プラズマ処理が施されると、接触角が大きくなり、濡れ性が低下するおそれがあるため、水素ガス含有の大気圧プラズマ処理工程の後、窒素ガス含有（Ｎ_２／Ａｒ）の大気圧プラズマ処理を施す工程を含むことが好ましい。窒素ガス含有の大気圧プラズマ処理により、水素ガス含有の大気圧プラズマで一旦低下した濡れ性を改善することができる。また、上記大気圧プラズマ処理は、Ｎ_２ガスなどの不活性ガスを処理室内に充満させ、不活性ガス雰囲気下で行うことが好ましい。

基板１１０およびチップ１２０の電極部１１２，１２２の表面酸化膜の除去を行った後、工程Ｓ１０４では、基板１１０上に、電極部１１２を保護するように無洗浄型フラックス剤１１４を塗布する。フラックス剤の塗布は、スプレー、スクリーン印刷、インクジェットなどの種々の方式により行うことができる。無洗浄型フラックス剤は、後段のリフロー後にほとんどすべてが蒸発してしまうように、かつ、後段のリフロー中にはんだが溶融する前にフラックス剤が蒸発しきらないように、揮発性を調整した材料を用いることが好ましい。

無洗浄型フラックス剤としては、市販されたまたは特注の種々の材料を用いることができる。無洗浄型フラックス剤としては、特に限定されるものではないが、有機酸、多価アルコール、またはこれらの混合物を含む材料を用いることができ、さらに、これらに添加物を加えた材料を用いてもよい。なお、説明する実施形態では、基板１１０側にフラックス剤１１４を塗布する構成としているが、特に限定されるものではなく、チップ１２０側にフラックス剤が塗布されてもよい。

無洗浄型フラックス剤を塗布した後、工程Ｓ１０６では、基板１１０およびチップ１２０それぞれの対応する電極部１１２，１２２を接触させるように位置合わせし、チップ１２０を基板１１０上に積載する。

基板１１０にチップ１２０が積載された後、工程Ｓ１０８では、加熱リフローを行い、積載された基板１１０およびチップ１２０の電極部１１２、１２２間をはんだ接合１０２する。加熱リフロー工程では、典型的には、最大温度で２２０℃〜２６０℃まで加熱し、接触するはんだバンプ１２２およびプレソルダ１１２を溶融接合する。上述した無洗浄型フラックス剤は、好ましくは、加熱リフロー工程中に充分に蒸発し、その後、フラックス剤由来の好ましくない残渣成分は、実質的に残されない。

基板１１０およびチップ１２０がはんだ接合された後、好適な実施形態では、工程Ｓ１１０で、基板１１０およびチップ１２０のアセンブリ１００に対し、特にチップ側壁近傍において、残渣除去処理を施すことができる。残渣除去処理としては、酸化性ガスまたは不活性ガスのプラズマを照射するプラズマ処理を挙げることができる。酸化性ガスの大気圧プラズマ処理としては、酸素ガス含有（Ｏ_２／Ａｒ）の大気圧プラズマ処理を含むことができる。また、不活性ガスの大気圧プラズマ処理としては、窒素ガス含有（Ｎ_２／Ａｒ）の大気圧プラズマ処理を含むことができる。好ましい実施形態では、製造工程のインライン化を図る観点から、また高密度のプラズマを照射する観点からは、大気圧プラズマジェット処理を施すことができる。あるいは、リニア型の大気圧プラズマ処理を用いてもよい。残渣除去処理を施すことにより、チップ周辺部に残された微量の残渣成分が除去され、後の工程で充填されるアンダーフィル剤の流れやすさや基板やチップとの密着性が向上し、アンダーフィルとチップや基板との密着強度を向上させることができる。

基板１１０およびチップ１２０がはんだ接合された後、好ましくはさらに残渣除去処理が行われた後、工程Ｓ１１２では、キャピラリーフロー工法等により、ノズル２６２を用いて、はんだ接合された基板１１０およびチップ１２０のチップ周辺部分にアンダーフィル剤を塗布し、アンダーフィル剤１０４を充填する。アンダーフィル剤としては、市販されたまたは特注の種々の材料を用いることができ、特に限定されるものではない。アンダーフィル剤としては、例えば、エポキシ樹脂を用いることができる。

アンダーフィル剤が充填された後、工程Ｓ１１４では、オーブン内で、アンダーフィル剤の硬化温度まで加熱し、充填されたアンダーフィル剤１０４を硬化させる。上記硬化は、材料にもよるが、典型的には、１５０℃〜１７０℃程度の温度下で、２時間程度行われる。アンダーフィル剤の充填および硬化により、基板１１０およびチップ１２０の構造が強固に固着される。

図２は、図１に示すフリップチップ接合プロセス中の温度プロファイルを示す図である。図２に示すように、表面酸化物の除去処理（工程Ｓ１０２）、無洗浄型フラックス塗布（工程Ｓ１０４）およびチップ積載（工程Ｓ１０６）などのリフロー前の処理は、通常、常温環境下で行われ、リフロー（工程Ｓ１０８）中、リフロー温度（例えば２５０℃）まで昇温される。

本実施形態によるチップ接合プロセスでは、無洗浄型フラックス剤の塗布前に電極部のはんだ表面の酸化膜の除去処理が行われる。このため、従来技術のフラックス剤を用いる場合に必要となり、また無洗浄型フラックス剤を用いる場合でも狭ピッチ化された場合に実施が望ましい洗浄工程を省略しても、充分な接続信頼性を得られるようになる。このため、リフロー工程（Ｓ１０８）後からアンダーフィル硬化工程（Ｓ１１４）前までの間、所定温度を維持できるようになる。

上述した加熱リフロー工程（Ｓ１０８）後、アンダーフィル硬化工程（Ｓ１１４）前に行われる残渣除去処理工程（Ｓ１１０）およびアンダーフィル充填工程（Ｓ１１２）中は、リフロー工程におけるピーク温度からの温度差が１１０℃〜１６０℃、より好ましくは１２０℃〜１５０℃であり、かつ、アンダーフィル剤の硬化温度未満である温度範囲に維持されることが好ましい。上述した温度範囲に維持することにより、リフロー後からアンダーフィルが硬化されるまでの間にアセンブリ１００が経験する温度差を低減することができる。

例えば、リフロー最大温度が２５０℃程度であり、アンダーフィル剤硬化温度が１５０℃程度であるとすると、好ましくは、１００℃〜１３０℃程度に維持して、残渣除去処理およびアンダーフィル充填を行うことができる。この場合、リフロー最大温度から維持温度までの温度差を、１２０℃〜１５０℃程度、つまり常温まで下げる場合に比較して概ね１／２程度から２／３程度まで温度差を抑制することができる。

以上説明した実施形態によるフリップチップ接合プロセスでは、無洗浄型フラックス剤が用いられており、さらに、フラックス剤の塗布前に電極部のはんだ表面の酸化膜の除去処理が行われている。このため、リフロー後の洗浄工程を省略しても、酸化物由来の残渣成分を充分に低減することができ、ピッチ間隔が比較的狭くなっても、高い接続信頼性を維持できるようになる。ひいては、水洗浄工程および水洗浄後の乾燥工程が省略できる分だけ、熱サイクルを削減することができ、基板１１０およびチップ１２０間に作用する熱機械的なストレスが緩和される。

また、リフロー後の表面に残される酸化物由来の残渣が減少し、さらに、好適な実施形態では、リフロー後の微量残渣の除去が行われるため、残渣によるアンダーフィルに対する悪影響が低減される。このため、基板１１０上でのアンダーフィル剤の流れが良好になり、ボイドの発生が防止され、また、アンダーフィル剤と基板１１０およびチップ１２０との間の密着性が向上され、ひいては、アンダーフィルの密着強度が向上される。

なお、上記では、有機材料で形成された基板１１０として説明したが、これに限定されるものではなく、基板１１０は、有機基板の他、セラミック基板であってもよいし、チップ・オン・チップ（ＣｏＣ）積層におけるマザーチップ、チップ・オン・ウエハ積層におけるウエハを基板としてもよく、チップを搭載可能ないかなる形態の部材であってよい。また、上記では、シリコンウエハから個片化されたダイをチップ１２０として説明したが、これに限定されるものではなく、チップ１２０は、ベア・チップの他、再配線層を含むウエハーレベル・チップサイズ・パッケージ（ＷＬ−ＣＳＰ）、シリコン貫通ビアなどで接続された積層チップなど、基板に搭載可能ないかなる形態の部材であってよい。

以下、本発明の実施形態による製造システムについて、集積回路が形成されたチップを基板上に接合するフリップチップ接合を行う、半導体デバイスの製造システムを一例に説明する。

図３は、本実施形態による半導体デバイスの製造システムを示すブロック図である。好適な実施形態では、製造システム２００は、インライン化された製造ラインとして構成される。製造システム２００において、基板１１０、チップ１２０およびこれらのアセンブリ１００は、ローダ、アンローダ、コンベアなどの運搬装置によって、各処理工程が行われる位置へ搬送される。なお、図３は、電極部１１２，１２２が形成された基板１１０およびチップ１２０の準備が完了した以降からアンダーフィル硬化までの製造ラインを示している。

本実施形態による製造システム２００では、無洗浄型フラックス塗布装置２２０の前段に、表面酸化膜除去装置２１０が設けられている。表面酸化膜除去装置２１０は、搬送される基板１１０およびチップ１２０それぞれの電極部１１２，１２２に対し、不活性雰囲気下、還元性ガス含有の大気圧プラズマを照射し、電極部１１２，１２２の表面酸化物を除去する。

図４は、本実施形態による製造システム２００における表面酸化膜除去装置２１０の構成を示す図である。図４（Ａ）は、側面図を示し、図４（Ｂ）は、上面図を示す。図４に示す表面酸化膜除去装置２１０は、処理室２１２と、この処理室２１２内に基板１１０およびチップ１２０を搬送するベルト２０２と、複数のプラズマヘッド２１４，２１６とを含み構成される。

プラズマヘッド２１４は、搬送される基板１１０およびチップ１２０の電極部１１２，１２２に対し、還元性ガス含有（Ｈ_２／Ａｒ）の大気圧マイクロプラズマを照射する。これに対して、プラズマヘッド２１６は、還元性のプラズマヘッド２１４の後段で、電極部１１２，１２２に対し、不活性ガス含有（Ｎ_２／Ａｒ）の大気圧マイクロプラズマを照射する。

プラズマヘッド２１４，２１６は、高周波電源からの電力供給およびガスボンベ等からのガス供給を受けて、誘導結合方式によりプラズマを発生させる。プラズマヘッド２１４，２１６は、ベルト２０２上を搬送される基板１１０およびチップ１２０の電極部１１２，１２２が通過するタイミングで走査されて、電極部１１２，１２２に対応した小領域にプラズマ照射を行う。例えば還元性ガスの場合について説明すると、放電管に導入されたＡｒガスが活性化されてＡｒプラズマが生成され、この生成したＡｒプラズマが、混合器中に供給されるＨ_２／ＡｒガスのＡｒガスおよびＨ_２ガスを次々に活性化させる。電極部１１２，１２２の表面の錫酸化膜は、活性化された水素プラズマに晒されることで、還元される。

上記処理室２１２には、入口側カーテン２１２ＩＮと、出口側カーテン２１２ＯＵＴとが設けられる。カーテン２１２ＩＮ，２１２ＯＵＴは、それぞれ、搬送される基板１１０およびチップ１２０を処理室２１２内に出し入れを可能とする開閉部材であり、また、処理室２１２内の酸素濃度を一定の水準以下に保つため、供給される不活性ガス（例えば窒素ガス）を内部に滞留させる手段である。処理室２１２内の酸素濃度を低減させることにより、酸化物除去処理が施された電極部１１２，１２２の表面酸化を防止し、ひいては、リフロー後に残される酸化物由来の残渣成分を低減することができる。

再び図３を参照すると、製造システム２００では、表面酸化膜除去装置２１０の後段に、無洗浄型フラックス塗布装置２２０およびチップ積載装置２３０が設けられている。無洗浄型フラックス塗布装置２２０は、無洗浄型フラックス剤を基板１１０上に塗布する。チップ積載装置２３０は、電極部１２２を上側に向けて搬送されるチップ１２０をピックアップし、チップ１２０の電極部１２２が、基板１１０の対応する電極部１１２に対向するように、チップ１２０をフェースダウンさせて位置決めし、電極部１１２，１２２を接触させて基板１１０上にチップ１２０を積載する。

チップ積載装置２３０の後段には、リフロー炉２４０が設けられている。リフロー炉２４０内は、典型的には窒素雰囲気下で、２５０℃程度に常時保たれている。コンベアにより積載された状態で搬送された基板１１０およびチップ１２０は、リフロー炉２４０内で加熱されて、はんだ接合し、リフロー炉２４０外へ搬送される。

リフロー炉２４０の後段には、好適な実施形態では、残渣除去装置２５０が設けられている。残渣除去装置２５０は、コンベアにより搬送されるアセンブリが通過するタイミングで、チップ周辺部分を走査し、チップ側壁部分にプラズマ照射を行う酸化性ガス含有または窒素ガス含有の大気圧マイクロプラズマを照射するプラズマヘッドを含む。

リフロー炉２４０の後段、好ましくは残渣除去装置２５０の後段には、アンダーフィル充填装置２６０が設けられている。アンダーフィル充填装置２６０は、ノズル２６２により、搬送されるアセンブリ１００のチップ周辺部分にアンダーフィル剤を塗布し、基板１１０およびチップ１２０間の間隙に行きわたらせる。

製造システム２００には、さらに、上記残渣除去装置２５０およびアンダーフィル充填装置２６０において、ホットプレート２８０が設けられる。ホットプレート２８０は、残渣除去装置２５０でのプラズマ処理およびアンダーフィル充填処理の間、リフロー炉２４０内の温度からの温度差が１２０℃〜１５０℃であり、かつ、アンダーフィル剤の硬化温度未満である範囲に温度を維持する。

アンダーフィル充填装置２６０の後段には、アンダーフィル硬化オーブン２７０が設けられている。アンダーフィル硬化オーブン２７０は、搬送されてくるアンダーフィル充填済みのアセンブリ１００を収容し、アセンブリ１００を硬化温度で数時間加熱し、アンダーフィルの硬化を完了させる。

以上説明した実施形態による製造システム２００では、無洗浄型フラックス剤の塗布前の表面酸化膜除去が、還元性の大気圧マイクロプラズマの照射によって行われる。チップ積載前は、通常、図４（Ｂ）に示すように、ダイシングテープＴなどの有機材料上にチップ１２０が準備されているが、大気圧マイクロプラズマヘッドを用いることにより、電極部１１２，１２２以外の部分へのプラズマ照射が防止される。

また、本実施形態による表面酸化膜除去装置２１０では、還元性のプラズマヘッド２１４の後段に不活性ガス含有の大気圧マイクロプラズマを照射するプラズマヘッド２１６が設けられている。窒素ガス含有の大気圧プラズマ処理により、水素ガス含有の大気圧プラズマにより一旦低下した濡れ性を好適に改善することができる。

さらに、本実施形態による表面酸化膜除去装置２１０では、不活性ガスが、処理室２１２内に導入され、カーテン２１２ＩＮ，２１２ＯＵＴにより処理室２１２内に滞留させられる。このため、処理室２１２内の酸素濃度が低下し、ひいては、はんだ表面の錫酸化膜の再形成が防止され、リフロー後の酸化物由来の残渣成分を好適に低減することができる。

また、図５に示す従来技術のチップ接合プロセスでは、水洗浄後の乾燥工程（Ｓ１４）、真空酸素プラズマ処理工程（Ｓ１５）がバッチ処理されるため、チップおよび基板の処理室内への出し入れにより、外部の空気に晒され、さらなる熱サイクルを経験してしまう可能性があった。しかしながら、上述した実施形態による製造システム２００では、チップおよび基板の準備後からアンダーフィル硬化までインライン化することができるので、各処理室内への出し入れによる余分な熱サイクルを回避することができる。さらに、大気圧酸素プラズマ処理を採用しているので、温度を維持しながら、インラインでチップ接合後の微量残渣の除去を行うことが可能となり、アンダーフィルの密着性をさらに向上させることが可能となる。

なお、上述した実施形態では、各装置２１０〜２７０について、各機能を専ら担当する個別の装置として説明してきたが、製造システム２００は、これらの装置２１０〜２７０の機能のうちの複数の機能を有する複合的な装置を含んでいてもよい。例えば、上述した実施形態では、チップ積載装置２３０によりチップを搭載した後、リフロー炉２４０に基板１１０およびチップ１２０が搬送されるものとして説明したが、チップ積載装置２３０およびリフロー炉２４０は、チップの搭載および接合を略同時に実行するフリップチップボンダとして実装されてもよい。また、プラズマヘッドとして、小領域にプラズマ照射を行う大気圧マイクロプラズマジェットのプラズマヘッドについて説明したが、上述したようにリニア型の大気圧プラズマヘッドを用いてもよい。

以上説明したように、本発明の実施形態によれば、接合後に残される残渣成分を低減することで、接合後に洗浄工程を行わなくても、充分な信頼性高くチップおよび基板を接合することができる、チップおよび基板の接合方法が提供される。さらに、本発明の実施形態によれば、上記接合方法により接合されたチップおよび基板を含む半導体装置、該半導体装置を製造するための製造システムおよび酸化膜除去装置が提供される。

上述した実施形態による接合方法、半導体装置、製造システムおよび酸化膜除去装置によれば、従来では、機械的な特性の不足により適用することができなかった低誘電率材料を配線層に用いることができるようになり、半導体装置の性能向上を図ることが可能となる。また、チップ準備後から、アンダーフィルを硬化するまでの工程をインライン化することにより、上記機械特性の不足に起因するホワイトバンプの発生を回避しつつ、半導体装置の製造コストを削減することが可能となる。さらに、３次元デバイスを含むハイエンドの半導体モジュールにおいて必要とされる微細ピッチの電極間接合においても、フラックス残渣のリスクが少ないため、洗浄工程を省略した熱機械的なストレスが小さなインライン製造プロセスを実現することができる。

これまで本発明を、特定の実施形態をもって説明してきたが、本発明は、上述までの実施形態に限定されるものではなく、他の実施形態、追加、変更、削除など、当業者が想到することができる範囲内で変更することができ、いずれの態様においても本発明の作用・効果を奏する限り、本発明の範囲に含まれるものである。

以下、本発明の実施形態によるチップ接合プロセスについて、実施例を用いて、より具体的に説明する。しかしながら、本発明は、特定の実施例に限定されるものではない。

（実験例１）
ＳｎＡｇ（Ａｇ２．５質量％）はんだバンプのエリアアレイを１５０μｍピッチで形成した２０×２０×０．７２５ｍｍのシリコン・チップと、同ピッチでＳｎＡｇＣｕ（Ａｇ３．０質量％、Ｃｕ０．５質量％）プレソルダを形成した４７．５×４７．５×０．７６ｍｍの有機基板を準備した。

フラックス塗布前の酸化膜除去処理として、上記シリコン・チップを希塩酸中にディップし、洗浄および乾燥した。続いて、無洗浄型フラックス剤（ナミックス株式会社製）を、有機基板の電極部にスプレー塗布し、酸化膜除去処理が行われたシリコン・チップを有機基板に積載し、リフローし、はんだ接合した。リフローは、窒素雰囲気下、最大２５０℃で５０秒間維持して行った。

事前の表面酸化膜除去処理実施によるリフロー後の残渣の低減効果を確認するため、接合後、常温において、有機基板からシリコン・チップを機械的に取り外し、チップ側電極部をＸＰＳ（X-ray Photoelectron Spectroscopy）により表面分析した。ＸＰＳ分析の結果、チップ側電極部表面の炭素原子の濃度は、７７．９原子パーセントであり、酸素原子の濃度は、２０．５７原子パーセントであり、錫原子の濃度は、１．５３原子パーセントであった。

（実験例２）
比較例として、実験例１と同一のシリコン・チップおよび有機基板を準備して、無洗浄型フラックス剤を有機基板の電極部に塗布し、表面酸化膜除去処理を施していないシリコン・チップを有機基板に積載し、同様に、リフローし、はんだ接合した。

接合後、常温で有機基板からシリコン・チップを取り外し、チップ側電極部をＸＰＳ表面分析したところ、表面における炭素原子の濃度は、６４．１５原子パーセントであり、酸素原子の濃度は、２３．７１原子パーセントであり、錫原子の濃度は、４．７４原子パーセントであった。

（実験例３）
さらに、比較例として、実験例１と同一のシリコン・チップおよび有機基板を準備し、無洗浄型ではない通常のフラックス剤を有機基板の電極部に塗布して、表面酸化膜除去処理を施していないシリコン・チップを有機基板にはんだ接合した。接合後、シリコン・チップおよび有機基板からなるアセンブリを、一旦常温に冷却し、５０度で水洗浄を行った。

水洗浄後、常温で有機基板からシリコン・チップを取り外し、チップ側電極部をＸＰＳ表面分析した。ＸＰＳ分析の結果、チップ側電極部表面の炭素原子の濃度は、７４．２２原子パーセントであり、酸素原子の濃度は、１９．１５原子パーセントであり、錫原子の濃度は、０．６８原子パーセントであった。

（まとめ）
上記実験例１（実施例）、上記実験例２（比較例）および上記実験例３（比較例）のＸＰＳ分析結果を表１にまとめる。

表１に示す実験例２は、酸化物除去処理を行わない場合の比較例に対応しているが、この場合、チップ電極部表面には、４．７４原子パーセントの錫元素が検出された。これは錫酸化物に由来する残渣成分の存在を示している。これに対して、酸化物除去処理を事前実施した上で無洗浄フラックス剤を用いてチップ接合を行う実験例１では、チップ電極部表面の錫濃度が、１．５３原子パーセント程度であり、酸化物除去処理を行わない場合に比較して錫元素を含む残渣成分の低減効果が確認された。

表１に示す実験例３は、水洗浄を行う場合に達成される錫原子の濃度の値（概ね目標となる値）を示すが、実験例１の錫原子の濃度は、実験例３と比較してそん色ない値である。なお、実験例１では、チップ側のはんだバンプのみが酸化膜除去処理されており、はんだバンプの１／４程度の面積を有する基板側のプレソルダの酸化膜除去は行われていない。したがって、はんだバンプに加えて、基板のプレソルダの表面酸化膜を除去することにより、錫原子の濃度がさらに減少する可能性がある。

このように、無洗浄フラックス剤を塗布する前に酸化膜除去処理を事前実施することで、洗浄工程を省略しても、リフロー後に電極部に残されるはんだ合金由来の残渣成分を低減できることが示された。超低誘電材料（Ultra Low-k材料）の誘電体層を配線層に用いたチップの場合、最大２５０℃でのリフロー後、７０℃程度まで冷却した場合には、誘電体層の劣化が認められたが、１００℃程度までであれば冷却しても誘電体層の劣化が認められなかったという知見がある。したがって、リフロー後、水洗浄工程を省略して、そのまま１００℃程度に維持し、アンダーフィル剤の充填を行い、硬化することにより、誘電体層を劣化させずに、充分な接続信頼性を維持できることが期待できる。

１００…アセンブリ、１０２…はんだ接合、１０４…アンダーフィル、１１０…基板、１１２…プレソルダ、１１４…無洗浄型フラックス剤、１２０…チップ、１２２…はんだバンプ、２００…製造システム、２０２…ベルト、２１０…表面酸化膜除去装置、２１２…処理室、２１４…プラズマヘッド、２１６…プラズマヘッド、２２０…無洗浄型フラックス塗布装置、２３０…チップ積載装置、２４０…リフロー炉、２５０…残渣除去装置、２６０…アンダーフィル充填装置、２７０…アンダーフィル硬化オーブン、２８０…ホットプレート、５００，５５０…基板、５０２…プレソルダ、５０４…フラックス剤、５１０，５６０…はんだ接合、５１２，５６２…残渣、５２０，５７０…チップ、５２２，５７２…はんだバンプ、５３０，５８０…アンダーフィル、５５４…無洗浄型フラックス剤

Claims (16)

1. チップと基板とを接合するための接合方法であって、
   チップおよび基板の少なくとも一方の電極部の酸化膜を除去する工程と、
   酸化膜の除去後、無洗浄型フラックス剤を塗布する工程と、
   それぞれの電極部を接触させてチップを基板上に積載する工程と、
   積載された基板およびチップの電極部間をはんだ接合する工程と、
   はんだ接合されたチップおよび基板の間にアンダーフィル剤を充填する工程と
   を含む、接合方法。
2. 前記酸化膜を除去する工程は、還元性ガス含有の大気圧プラズマ処理を施す工程を含む、請求項１に記載の接合方法。
3. 前記酸化膜を除去する工程は、水素ガス含有の大気圧プラズマ処理を施す工程と、窒素ガス含有の大気圧プラズマ処理を施す工程とを含む、請求項１に記載の接合方法。
4. 前記大気圧プラズマ処理は、不活性ガス雰囲気下で行われる、請求項２または３に記載の接合方法。
5. 前記はんだ接合する工程後、前記充填する工程前に、大気圧プラズマ処理により残渣成分を除去する工程をさらに含む、請求項１〜４のいずれか１項に記載の接合方法。
6. 前記残渣成分を除去する工程および前記充填する工程中、前記はんだ接合する工程中のリフローのピーク温度からの温度差が１２０℃〜１５０℃であり、かつ、前記アンダーフィル剤の硬化温度未満である温度範囲に維持される、請求項５に記載の接合方法。
7. 前記チップは、比誘電率が２．７以下である誘電体層を含む、請求項１〜６のいずれか１項に記載の接合方法。
8. チップと基板とが接合された半導体装置であって、前記チップおよび前記基板の少なくとも一方の電極部の酸化膜を除去した後、無洗浄型フラックス剤を塗布し、積載された前記基板および前記チップ間の電極部間をはんだ接合して、前記チップおよび前記基板の間にアンダーフィル剤を充填して形成される、半導体装置。
9. チップおよび基板が接合された半導体装置を製造するための製造システムであって、
   チップおよび基板の少なくとも一方の電極部の酸化膜を除去する酸化膜除去装置と、
   前記酸化膜除去装置の後段に設けられ、無洗浄型フラックス剤を塗布するフラックス塗布装置と、
   それぞれの電極部を接触させてチップを基板上に積載する積載装置と、
   積載された基板およびチップの電極部間をはんだ接合させるリフロー炉と、
   はんだ接合されたチップおよび基板の間にアンダーフィル剤を充填するアンダーフィル充填装置と
   を含む、製造システム。
10. 前記酸化膜除去装置は、
    チップおよび基板の少なくとも一方の電極部に対し、不活性雰囲気下、還元性ガス含有の大気圧プラズマ処理を施す還元性プラズマ処理装置
    を含む、請求項９に記載の製造システム。
11. 前記リフロー炉と前記アンダーフィル充填装置との間に設けられ、大気圧プラズマ処理により残渣成分を除去する残渣除去装置をさらに含む、請求項９または１０に記載の製造システム。
12. 前記残渣除去装置および前記アンダーフィル充填装置において、大気圧プラズマ処理および充填中、前記リフロー炉内の温度からの温度差が１２０℃〜１５０℃であり、かつ、前記アンダーフィル剤の硬化温度未満である範囲に温度を維持するためのヒータ装置をさらに含む、請求項１１に記載の製造システム。
13. 前記酸化膜除去装置、前記フラックス塗布装置、前記積載装置、前記リフロー炉および前記アンダーフィル充填装置は、インラインで実装される、請求項９〜１２のいずれか１項に記載の製造システム。
14. 無洗浄型フラックス剤を塗布するためのフラックス塗布装置の前段に設けられる酸化膜除去装置であって、
    処理室と、
    前記処理室内にチップおよび基板の少なくとも一方を搬送する搬送装置と、
    前記搬送装置により搬送されるチップおよび基板の少なくとも一方の電極部に対し、還元性ガスの大気圧プラズマ処理を施す還元性プラズマ処理装置と、
    前記搬送装置により搬送されるチップおよび基板の少なくとも一方の電極部に対し、不活性ガスの大気圧プラズマ処理を施す不活性プラズマ処理装置と
    を含む、酸化膜除去装置。
15. 前記処理室は、不活性ガスを内部に滞留させるための入口開閉部材と、出口開閉部材とを含む、請求項１４に記載の酸化膜除去装置。
16. 前記酸化膜除去装置は、前記フラックス塗布装置、該フラックス塗布装置の後段の積載装置、および該積載装置の後段のリフロー炉とインライン化される、請求項１４または１５に記載の酸化膜除去装置。