JP7482833B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP7482833B2
JP7482833B2 JP2021088937A JP2021088937A JP7482833B2 JP 7482833 B2 JP7482833 B2 JP 7482833B2 JP 2021088937 A JP2021088937 A JP 2021088937A JP 2021088937 A JP2021088937 A JP 2021088937A JP 7482833 B2 JP7482833 B2 JP 7482833B2
Authority
JP
Japan
Prior art keywords
metal base
pair
case
metal oxide
oxide films
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021088937A
Other languages
English (en)
Other versions
JP2022181779A (ja
Inventor
崇之 大仲
佑樹 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2021088937A priority Critical patent/JP7482833B2/ja
Priority to US17/682,603 priority patent/US12107024B2/en
Priority to DE102022109028.0A priority patent/DE102022109028A1/de
Priority to CN202210555456.9A priority patent/CN115411002A/zh
Publication of JP2022181779A publication Critical patent/JP2022181779A/ja
Application granted granted Critical
Publication of JP7482833B2 publication Critical patent/JP7482833B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本開示は、半導体装置および半導体装置の製造方法に関するものである。
従来、高電流密度および高信頼性を実現するために、ケースに設けられたリード電極が、金属ベース上の絶縁基板に搭載された半導体素子にはんだなどの接合材により接合された構造を有する半導体装置がある。このような半導体装置では、湿度などの外部環境から内部を保護することで、高い絶縁耐圧を確保して高信頼性を得るために封止樹脂がケースの内部に充填される。
また、特許文献1には、放熱板(金属ベースに相当)に接着剤たまり部となる溝を形成し、封止ケース(ケースに相当)と放熱板を接着する際に接着剤層を部分的に厚くすることで、半導体装置の気密性を向上させる技術が開示されている。
特開2000-323593号公報
従来の半導体装置では、ケースと金属ベースとの接着工程において、接着剤の塗布後に接着剤を介して金属ベースにケースを密着させるまでの時間が長くなると接着剤が濡れ広がる。接着剤が濡れ広がった状態で、接着剤を介して金属ベースにケースを接着させると、接着剤が金属ベースの下面まで回り込むため、接着剤の高さ位置が低くなる。その結果、金属ベースのうねりまたはケースと金属ベースとの形状差異により生じるケースと金属ベースとの間の隙間を埋めるために必要な接着剤の高さ位置を確保することができなかった。
特許文献1に記載の技術においても、放熱板に接着剤たまり部となる溝を設けたことで接着剤層を部分的に厚くしているものの、接着剤の高さ位置を確保することはできなかった。
そこで、本開示は、ケースと金属ベースとの接着に用いられる接着剤の濡れ広がりを抑制し、ケースと金属ベースとの間に生じる隙間を埋めるために必要な接着剤の高さ位置を確保することが可能な技術を提供することを目的とする。
本開示に係る半導体装置は、金属ベースと、前記金属ベース上に配置された絶縁基板と、前記絶縁基板上に搭載された半導体素子と、前記絶縁基板および前記半導体素子の側面を囲むように前記金属ベース上に接着されたケースとを備え、前記金属ベース上の周縁部には、突起状の第1の金属酸化膜の対が設けられ、前記ケースは、前記第1の金属酸化膜の対の間の領域に配置された接着剤により前記金属ベースに接着されたものである。
本開示によれば、ケースと金属ベースとの接着に用いられる接着剤は、突起状の第1の金属酸化膜の対により堰き止められるため、接着剤の濡れ広がりが抑制される。これにより、ケースと金属ベースとの間に生じる隙間を埋めるために必要な接着剤の高さ位置を確保することができる。
実施の形態1に係る半導体装置の断面図である。 実施の形態1に係る半導体装置におけるケース接着前の状態を示す上面図である。 実施の形態1に係る半導体装置の組み立て手順を説明するための断面図である。 実施の形態1に係る半導体装置の組み立て手順を説明するための断面図である。 実施の形態1に係る半導体装置の組み立て手順を説明するための断面図である。 実施の形態2に係る半導体装置におけるケース装着前の状態を示す上面図である。 実施の形態2に係る半導体装置におけるケース装着前の状態を示す断面図である。 実施の形態3に係る半導体装置におけるケース装着前の状態を示す上面図である。
<実施の形態1>
実施の形態1について、図面を用いて以下に説明する。図1は、実施の形態1に係る半導体装置の断面図である。図2は、実施の形態1に係る半導体装置におけるケース7a接着前の状態を示す上面図である。
図1に示すように、半導体装置は、金属ベース1と、絶縁基板2と、複数の半導体素子4と、ケース7aと、リード電極7bと、金属酸化膜8(第1の金属酸化膜に相当)の対と、接着剤5と、封止樹脂6とを備えている。
図2に示すように、金属ベース1は、アルミニウムなどの金属により上面視にて矩形状に形成されている。図1と図2に示すように、絶縁基板2は、上面視にて矩形状に形成され、金属ベース1上に配置されている。具体的には、絶縁基板2は、金属ベース1の上面における周縁部を除く領域に配置されている。
絶縁基板2は、絶縁層2aと、絶縁層2aの下面に設けられた回路パターン2bと、絶縁層2aの上面に設けられた回路パターン2cとを備えている。絶縁層2aは、窒化アルミニウムおよび窒化ケイ素などのセラミック、または樹脂などで構成されている。回路パターン2b,2cは、銅などの金属で構成されている。
半導体素子4は、絶縁基板2上に搭載されている。具体的には、半導体素子4は、はんだなどの接合材3bにより回路パターン2cの上面に接合されている。半導体素子4として、Si素材のIGBT(Insulated Gate Bipolar Transistor)、ダイオード、または逆導通IGBT(RC-IGBT:Reverse-Conducting Insulated Gate Bipolar Transistor)が用いられることが多い。また、半導体素子4として、SiC素材のMOSFET(Metal Oxide Semiconductor Field Effect Transistor)、またはショットキーバリアダイオードが用いられてもよい。
なお、図2では、6つの半導体素子4が示されているが、半導体素子4の個数は限定されず、半導体装置の用途に応じて必要な個数の半導体素子4が搭載可能である。また、複数種類の半導体素子4が搭載可能である。
図1に示すように、ケース7aは、樹脂により構成され、上面視にて矩形枠状に形成されている。ケース7aは、接着剤5により金属ベース1の上面における周縁部に接着されている。リード電極7bは、インサート成形によりケース7aと一体に形成されている。リード電極7bの一端側は、ケース7aの上面に設けられ、図示しない外部機器と接続される。リード電極7bの他端側は、ケース7aの内部に延びており、はんだなどの接合材3aにより複数の半導体素子4と接合されている。
封止樹脂6は、絶縁基板2および複数の半導体素子4を湿度などの外部環境から保護するためにケース7aの内部を封止している。なお、図1では、半導体装置は簡略化されて図示されており、複数の半導体素子4と接続される金属ワイヤおよび信号端子は図示していない。また、金属ベース1の下面に放熱フィンなどが取り付けられていてもよい。
次に、実施の形態1の特徴である金属酸化膜8の対について説明を行う。図1と図2に示すように、金属酸化膜8の対は、上方に突出する突起状に形成され、金属ベース1の上面における周縁部に設けられている。具体的には、金属酸化膜8の対は、金属ベース1の上面における周縁部に沿ってライン状に連続的に形成されている。また、金属酸化膜8の対は同じ幅である。
ケース7aと金属ベース1との接着に用いられる接着剤5もまた、金属ベース1の上面における周縁部に沿ってライン状に連続的に塗布されており、金属酸化膜8の対の間の領域に配置されている。接着剤5は、シリコーン系またはエポキシ系の接着剤である。接着剤5は、金属酸化膜8の対により囲まれているため、金属酸化膜8の対の間の領域の外側へ濡れ広がることが抑制される。
金属酸化膜8の対は、接着剤5の塗布前に、ファイバーレーザーなどのレーザー加工装置により形成される。この場合、レーザー加工装置における波長および周波数などの条件は、金属ベース1上の金属を融解または蒸発させる条件ではなく、金属ベース1上に金属酸化物を生成させる条件である。この条件でレーザー加工装置を用いて加工を行うことで、突起状の金属酸化膜8の対が形成される。なお、金属酸化膜8の対は、レーザー加工以外の方法で形成することも可能である。
接着剤5が例えば粘度150Pa・s程度のシリコーン系接着剤であり、かつ、接着剤5の幅を1mm、高さ位置を1mm程度に制御したい場合、金属酸化膜8の対の高さ位置が0.02mm以上であれば、接着剤5の塗布後、時間経過による接着剤5の濡れ広がりを抑制できることが発明者による実験で明らかになっている。なお、上記では、金属酸化膜8の対は、金属ベース1の上面における周縁部に沿ってライン状に連続的に形成されていると説明を行ったが、これに限定されることなく、金属ベース1の上面における周縁部に沿って断続的に形成されていてもよい。
次に、図3~図5を用いて、実施の形態1に係る半導体装置の組み立て手順について説明を行う。図3~図5は、実施の形態1に係る半導体装置の組み立て手順を説明するための断面図である。
図3に示すように、絶縁基板2が金属ベース1の上面に接合され、複数の半導体素子4が接合材3bにより絶縁基板2の上面に接合される。接合材3bとしてはんだが用いられている。はんだ付けは、はんだの融点を超える温度にはんだを加熱して行われる。
なお、接合材3bとしてペーストはんだが用いられる場合は、絶縁基板2の上面にペーストはんだが印刷される。また、接合材3bとして板はんだが用いられる場合は、絶縁基板2の上面に板はんだが配置される。
次に、金属ベース1の上面における周縁部に、レーザー加工装置により金属酸化膜8の対が形成される。なお、金属酸化膜8の対の形成と共に、製品を個体識別管理するための管理番号を金属ベース1の上面にレーザー印字してもよい。
次に、リード電極7bが一体に設けられたケース7aを金属ベース1に接着するために、接着剤5が金属酸化膜8の対の間の領域に塗布される。接着剤5の塗布後に、接着剤5を介して金属ベース1にケース7aを密着させるまでの時間が長くなると接着剤5が濡れ広がろうとするが、接着剤5は金属酸化膜8の対により堰き止められるため、当該領域の外側へ濡れ広がることが抑制される。
図4と図5に示すように、ケース7aは、金属ベース1の上面に塗布された接着剤5に密着させた状態で金属ベース1の上面に接着される。図4に示すように、接着剤5の高さ位置が金属酸化膜8の対の高さ位置よりも高い場合、ケース7aが接着剤5を介して金属ベース1に密着したときに接着剤5が押しつぶされて広がるものの、接着剤5は金属酸化膜8の対の周囲に留まり、金属ベース1の下面に回り込むことを抑制できる。
なお、ケース7aについて、治具等により圧力を適切に印加して金属ベース1の上面に密着させてもよい。また、ケース7aを金属ベース1に密着させた後、接着剤5を硬化させるためにキュア加熱を必要に応じて実施してもよい。
図5に示すように、リード電極7bの他端側は、接合材3aにより複数の半導体素子4の上面に接合される。接合材3aは、半導体装置の動作温度を考慮して決定されるが、一般的には、接合材3aとしてはんだが用いられる。なお、はんだである接合材3aを加熱する際に、上記の接着剤5を硬化させるためのキュア加熱を実施してもよい。
次に、ケース7aの内部に封止樹脂6(図1参照)が充填され、封止樹脂6により、絶縁基板2、複数の半導体素子4、およびリード電極7bの他端側が封止される。封止樹脂6として、シリコーンゲルまたはエポキシ樹脂が用いられるが、これに限定するものではなく、所望の弾性率、耐熱性、接着性、および線膨張係数などの物性を有している樹脂であればよい。所望の弾性率は、例えば、シリコーンゲルでは0.1MPa以上10MPa以下程度、エポキシ樹脂では9GPa以上13GPa以下程度であり、所望の耐熱性は、最大200℃程度である。
封止樹脂6の充填後、封止樹脂6を硬化させるために半導体装置の組み立て体をキュア炉などに入れ、必要な硬化を行うことで半導体装置が完成する。その後、半導体装置に対して必要な電気的特性などの検査が行われる。
以上のように、実施の形態1に係る半導体装置は、金属ベース1と、金属ベース1上に配置された絶縁基板2と、絶縁基板2上に搭載された半導体素子4と、絶縁基板2および半導体素子4の側面を囲むように金属ベース1上に接着されたケース7aとを備え、金属ベース1上の周縁部には、突起状の金属酸化膜8の対が設けられ、ケース7aは、金属酸化膜8の対の間の領域に配置された接着剤5により金属ベース1に接着されている。
また、実施の形態1に係る半導体装置の製造方法は、金属ベース1上に絶縁基板2を接合し、絶縁基板2上に半導体素子4を搭載する工程(a)と、金属ベース1上の周縁部に、突起状の金属酸化膜8の対を形成する工程(b)と、金属酸化膜8の対の間の領域に接着剤5を塗布する工程(c)と、金属ベース1上にケース7aを接着剤5により接着する工程(d)と、ケース7aに設けられたリード電極7bを半導体素子4に接合する工程(e)と、ケース7aの内部に封止樹脂6を充填する工程(f)とを備えている。
したがって、接着剤5の塗布後に接着剤5を介して金属ベース1にケース7aを密着させるまでの時間が長くなると接着剤5が濡れ広がろうとするが、接着剤5は金属酸化膜8の対により堰き止められるため、接着剤5の濡れ広がりが抑制される。これにより、金属ベース1のうねりまたはケース7aと金属ベース1との形状差異により生じるケース7aと金属ベース1との間の隙間を埋めるために必要な接着剤5の高さ位置を確保することができる。
その結果、ケース7aと金属ベース1との間の隙間が大きい場合においてもケース7aと金属ベース1とを隙間なく接着することで、封止樹脂6の漏れを抑制できるため、漏れた封止樹脂6が金属ベース1に付着して半導体装置の放熱性が低下することを抑制できる。さらに、封止樹脂6の漏れを抑制することでケース7aの内部に必要な封止樹脂6の量を充填できるため、必要不可欠な絶縁性についても確保することができる。これにより、信頼性の高い半導体装置の製造が可能になる。
また、金属酸化膜8の対が設けられたことで、少量の接着剤5であってもある程度の接着剤5の高さ位置を確保することができるため、半導体装置の生産性向上が可能となる。
また、金属酸化膜8の対は、金属ベース1上の周縁部に沿ってライン状に形成されている。したがって、ケース7aと金属ベース1とを接着する際に、接着剤5が押しつぶされて広がり過ぎることを抑制することができる。これにより、応力を低減するために必要な接着剤5の厚みを確保することができるため、接着剤5に印加される応力を低減できる。
また、工程(b)において、金属酸化膜8の対は、金属ベース1上の周縁部にレーザーエネルギーを与えることにより形成されているため、容易に短時間で局所的に金属酸化膜8の対を形成することができる。また、金属ベース1のように熱容量が大きな部材であっても、エネルギー密度の高いレーザーであれば、金属酸化膜8の対を容易に形成することができる。
<実施の形態2>
次に、実施の形態2に係る半導体装置について説明する。図6は、実施の形態2に係る半導体装置におけるケース7a装着前の状態を示す上面図である。図7は、実施の形態2に係る半導体装置におけるケース7a装着前の状態を示す断面図である。なお、実施の形態2において、実施の形態1で説明したものと同一の構成要素については同一符号を付して説明は省略する。
図6と図7に示すように、実施の形態2では、金属酸化膜8の対の側面を囲むように突起状の金属酸化膜9(第2の金属酸化膜に相当)の対がさらに設けられている。すなわち、接着剤5に近い方から金属酸化膜8の対、金属酸化膜9の対の順に配置されている。
金属酸化膜9の対は、金属ベース1の上面における周縁部に沿ってライン状に連続的に形成されている。また、金属酸化膜9の対は同じ幅である。ケース7aと金属ベース1とを接着する際に、接着剤5が押しつぶされて濡れ広がった場合に金属酸化膜8の対からはみ出した接着剤5を堰き止めるために、金属酸化膜9の対の上端の高さ位置は、金属酸化膜8の対の上端の高さ位置よりも高く形成されている。
金属酸化膜9の対の形成方法については、金属酸化膜8の対の形成方法と同様であるため、その説明を省略する。
なお、金属酸化膜9の対は、金属酸化膜8の対の側面を必ずしも全周に渡って囲む必要はなく、金属ベース1の上面における周縁部に沿って断続的に設けられていてもよいし、必要な箇所に局所的に設けられていてもよい。
以上のように、実施の形態2に係る半導体装置では、金属ベース1上の周縁部には、金属酸化膜8の対の側面を囲むように突起状の金属酸化膜9の対が設けられている。したがって、接着剤5が濡れ広がって金属酸化膜8の対を乗り越えた場合に、金属酸化膜9の対は接着剤5を堰き止めることができる。これにより、実施の形態1に対して必要な接着剤5の高さ位置の確保についての確実性が向上する。
また、金属酸化膜9の対の上端の高さ位置は、金属酸化膜8の対の上端の高さ位置よりも高いため、ケース7aと金属ベース1とを接着する際に、接着剤5が押しつぶされて広がり過ぎることをさらに抑制することができる。これにより、応力を低減するために必要な接着剤5の厚みを確保することができるため、接着剤5に印加される応力を低減できる。
<実施の形態3>
次に、実施の形態3に係る半導体装置について説明する。図8は、実施の形態3に係る半導体装置におけるケース7a装着前の状態を示す上面図である。なお、実施の形態3において、実施の形態1,2で説明したものと同一の構成要素については同一符号を付して説明は省略する。
図8に示すように、実施の形態3では、ケース7aと金属ベース1とを接着する際にねじ締結が併用されている。
金属ベース1の4つの角部には、ねじ締結用の貫通穴1aが設けられている。ケース7aにおける金属ベース1の貫通穴1aに対向する位置には、ねじ締結用の穴部(図示省略)が設けられている。ケース7aと金属ベース1は、穴部と貫通穴1aを介して金属ベース1の下面からねじ締結される。
なお、ねじ締結に用いられるねじとして、通常の雄ねじの他にタッピングねじが用いられてもよい。また、ねじ締結において、治具などを介して間接的にねじの締結量を調整する方法が用いられてもよい。
ねじ締結を併用してケース7aと金属ベース1とを接着する場合、金属ベース1の4つの角部については、ねじ締結によりケース7aとの密着性が確保できるため、接着剤5は塗布されない。すなわち、接着剤5は、金属ベース1の上面における周縁部において4つの角部を除く領域にライン状に連続的に配置されている。金属酸化膜8の対は、接着剤5を囲むように、金属ベース1の上面における周縁部において4つの角部を除く領域にライン状に連続的に設けられている。
それ以外の基本的な構成は実施の形態1の場合と同様であるが、実施の形態2の場合と同様に金属酸化膜9の対をさらに設けてもよい。
以上のように、実施の形態3に係る半導体装置では、金属ベース1の角部には、ねじ締結用の貫通穴1aが設けられ、ケース7aにおける金属ベース1の貫通穴1aに対向する位置には、ねじ締結用の穴部が設けられ、ケース7aと金属ベース1は、穴部と貫通穴1aを介してねじ締結されている。
したがって、ケース7aと金属ベース1とをねじ締結した状態で接着剤5により接着することができるため、実施の形態1,2に対してケース7aと金属ベース1とを精度良く強固に接着することができる。また、ねじ締結が併用されることで接着剤5の塗布量を抑制することができる。
なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
1 金属ベース、1a 貫通穴、2 絶縁基板、4 半導体素子、5 接着剤、6 封止樹脂、7a ケース、7b リード電極、8,9 金属酸化膜。

Claims (7)

  1. 金属ベースと、
    前記金属ベース上に配置された絶縁基板と、
    前記絶縁基板上に搭載された半導体素子と、
    前記絶縁基板および前記半導体素子の側面を囲むように前記金属ベース上に接着されたケースと、を備え、
    前記金属ベース上の周縁部には、突起状の第1の金属酸化膜の対が設けられ、
    前記ケースは、前記第1の金属酸化膜の対の間の領域に配置された接着剤により前記金属ベースに接着された、半導体装置。
  2. 前記第1の金属酸化膜の対は、前記金属ベース上の周縁部に沿ってライン状に形成された、請求項1に記載の半導体装置。
  3. 前記金属ベース上の周縁部には、前記第1の金属酸化膜の対の側面を囲むように突起状の第2の金属酸化膜の対が設けられた、請求項1または請求項2に記載の半導体装置。
  4. 前記第2の金属酸化膜の対の上端の高さ位置は、前記第1の金属酸化膜の対の上端の高さ位置よりも高い、請求項3に記載の半導体装置。
  5. 前記金属ベースの角部には、ねじ締結用の貫通穴が設けられ、
    前記ケースにおける前記金属ベースの前記貫通穴に対向する位置には、ねじ締結用の穴部が設けられ、
    前記ケースと前記金属ベースは、前記穴部と前記貫通穴を介してねじ締結された、請求項1から請求項4のいずれか1項に記載の半導体装置。
  6. (a)金属ベース上に絶縁基板を接合し、前記絶縁基板上に半導体素子を搭載する工程と、
    (b)前記金属ベース上の周縁部に、突起状の第1の金属酸化膜の対を形成する工程と、
    (c)前記第1の金属酸化膜の対の間の領域に接着剤を塗布する工程と、
    (d)前記金属ベース上にケースを前記接着剤により接着する工程と、
    (e)前記ケースに設けられたリード電極を前記半導体素子に接合する工程と、
    (f)前記ケースの内部に封止樹脂を充填する工程と、
    を備えた、半導体装置の製造方法。
  7. 前記工程(b)において、前記第1の金属酸化膜の対は、前記金属ベース上の周縁部にレーザーエネルギーを与えることにより形成される、請求項6に記載の半導体装置の製造方法。
JP2021088937A 2021-05-27 2021-05-27 半導体装置および半導体装置の製造方法 Active JP7482833B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021088937A JP7482833B2 (ja) 2021-05-27 2021-05-27 半導体装置および半導体装置の製造方法
US17/682,603 US12107024B2 (en) 2021-05-27 2022-02-28 Semiconductor device and method of manufacturing semiconductor device
DE102022109028.0A DE102022109028A1 (de) 2021-05-27 2022-04-13 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
CN202210555456.9A CN115411002A (zh) 2021-05-27 2022-05-20 半导体装置及半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021088937A JP7482833B2 (ja) 2021-05-27 2021-05-27 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2022181779A JP2022181779A (ja) 2022-12-08
JP7482833B2 true JP7482833B2 (ja) 2024-05-14

Family

ID=83997589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021088937A Active JP7482833B2 (ja) 2021-05-27 2021-05-27 半導体装置および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US12107024B2 (ja)
JP (1) JP7482833B2 (ja)
CN (1) CN115411002A (ja)
DE (1) DE102022109028A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103846A (ja) 2002-09-10 2004-04-02 Mitsubishi Electric Corp 電力用半導体装置
JP2005322784A (ja) 2004-05-10 2005-11-17 Mitsubishi Electric Corp 電力用半導体装置
JP2012015349A (ja) 2010-07-01 2012-01-19 Fuji Electric Co Ltd 半導体装置
JP2013051556A (ja) 2011-08-31 2013-03-14 Kyocera Crystal Device Corp 圧電装置
US20130140947A1 (en) 2011-08-31 2013-06-06 Kyocera Crystal Device Corporation Piezoelectric device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323593A (ja) 1999-05-06 2000-11-24 Yazaki Corp 半導体装置
JP3922882B2 (ja) * 2000-12-28 2007-05-30 東レエンジニアリング株式会社 チップの実装方法
JP2016213412A (ja) * 2015-05-13 2016-12-15 株式会社リコー 光学装置及び光照射装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103846A (ja) 2002-09-10 2004-04-02 Mitsubishi Electric Corp 電力用半導体装置
JP2005322784A (ja) 2004-05-10 2005-11-17 Mitsubishi Electric Corp 電力用半導体装置
JP2012015349A (ja) 2010-07-01 2012-01-19 Fuji Electric Co Ltd 半導体装置
JP2013051556A (ja) 2011-08-31 2013-03-14 Kyocera Crystal Device Corp 圧電装置
US20130140947A1 (en) 2011-08-31 2013-06-06 Kyocera Crystal Device Corporation Piezoelectric device

Also Published As

Publication number Publication date
CN115411002A (zh) 2022-11-29
US20220384283A1 (en) 2022-12-01
JP2022181779A (ja) 2022-12-08
DE102022109028A1 (de) 2022-12-01
US12107024B2 (en) 2024-10-01

Similar Documents

Publication Publication Date Title
JP6356550B2 (ja) 半導体装置およびその製造方法
JP5472498B2 (ja) パワーモジュールの製造方法
JP2015070107A (ja) 半導体装置およびその製造方法
JP2008288414A (ja) 半導体モジュール及び半導体モジュールの製造方法
US11251112B2 (en) Dual side cooling power module and manufacturing method of the same
JP2003100987A (ja) 半導体装置
JP2016018866A (ja) パワーモジュール
JP2019067886A (ja) 半導体装置
JP7482259B2 (ja) パワー半導体モジュール
JP2011216564A (ja) パワーモジュール及びその製造方法
US10818630B2 (en) Semiconductor device
JP6095303B2 (ja) 半導体装置および半導体装置の製造方法
CN114078790A (zh) 功率半导体模块装置及其制造方法
JP6797002B2 (ja) 半導体装置および半導体装置の製造方法
JP7482833B2 (ja) 半導体装置および半導体装置の製造方法
JP7152502B2 (ja) 半導体装置及びその製造方法
JP2021048262A (ja) 半導体装置
JP5840102B2 (ja) 電力用半導体装置
JP2018133598A (ja) 半導体装置およびその製造方法
JP6906654B2 (ja) 半導体装置およびその製造方法
US20230282541A1 (en) Semiconductor device
WO2024150397A1 (ja) 半導体装置
JP7494521B2 (ja) 半導体装置及び半導体装置の製造方法
WO2024111058A1 (ja) 半導体装置および半導体装置の製造方法
JP7332528B2 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240321

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240430

R150 Certificate of patent or registration of utility model

Ref document number: 7482833

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150