JP2010141159A - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP2010141159A
JP2010141159A JP2008316515A JP2008316515A JP2010141159A JP 2010141159 A JP2010141159 A JP 2010141159A JP 2008316515 A JP2008316515 A JP 2008316515A JP 2008316515 A JP2008316515 A JP 2008316515A JP 2010141159 A JP2010141159 A JP 2010141159A
Authority
JP
Japan
Prior art keywords
barrier layer
adhesive
die pad
ceramic substrate
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008316515A
Other languages
English (en)
Inventor
Susumu Yamada
晋 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008316515A priority Critical patent/JP2010141159A/ja
Publication of JP2010141159A publication Critical patent/JP2010141159A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】ダイパッドの一面上に、接着剤を介してセラミック基板を接続してなる電子装置において、接着剤の材料に制約を設けたり、接着後の洗浄処理を行ったりすることなく、接着剤の加熱硬化時に接着剤から発生する飛散物がダイパッドやセラミック基板へ付着するのを防止する。
【解決手段】ダイパッド１０とセラミック基板２０との間において接着剤３０の周囲に、接着剤３０と接着剤３０の外側とを区画する障壁層４０を設け、この障壁層４０によって、加熱時における飛散物の接着剤３０の外側への漏れを防止する。
【選択図】図１

Description

本発明は、ダイパッドなどの第１の部材上に接着剤を介してセラミック基板などの第２の部材を接続してなる電子装置に関する。
この種の電子装置としては、たとえば第１の部材としての金属製のダイパッドの一面上に、ダイボンド剤としての接着剤を介して、第２の部材としてのセラミック基板を搭載し、この接着剤を加熱して硬化させることにより、ダイパッドとセラミック基板とを接続してなるものが提案されている（たとえば、特許文献１参照）。
ここで、上記接着剤を加熱・硬化させるとき、この加熱により生成されるガスなどが飛散物、いわゆるヒュームとして空中に発生する。具体的には、接着剤は、シリコーン樹脂などよりなる接着剤であり、飛散物としてはたとえばシロキサンなどが発生する。そして、この飛散物が発生すると、接着剤による接着部以外のところでダイパッドやセラミック基板に当該飛散物が付着することがある。
そうなると、飛散物が付着した部分が、当該飛散物により汚染された状態となり、たとえば、後工程でワイヤボンディングやモールド封止を行う場合に、ワイヤボンディングの接合性やモールド樹脂の密着性などを低下させたり、また、飛散物が付着した部分が摺動接点などである場合には、接点障害を引き起こしたりする懸念がある。
特開平６−２１３１７号公報
上記したような飛散物の付着を防止するためには、たとえば、シリコーン系接着剤において低分子シロキサン成分を除去することで、飛散物の発生量を抑制するが考えられるが、特殊な接着剤を用いることになるので、接着剤の組成に制約が生じ、汎用性に劣る恐れがある。
また、接着剤を加熱・硬化してダイパッドとセラミック基板とを接続した後、ＵＶ照射やプラズマクリーニング等の洗浄処理を実施することにより、付着した飛散物を除去してモールド樹脂の密着性の確保を行うことも考えられるが、工程数の増加につながる。
なお、上記した問題は、ダイパッドとセラミック基板とを接着剤を介して接続する電子装置以外にも、第１の部材の一面上に、接着剤を介して第２の部材を搭載し、接着剤を加熱して硬化させることにより、これら両部材を接着してなる電子装置であれば、共通の問題として発生すると考えられる。
本発明は、上記問題に鑑みてなされたものであり、第１の部材の一面上に、接着剤を介して第２の部材を接続してなる電子装置において、接着剤の材料に制約を設けたり、接着後の洗浄処理を行ったりすることなく、飛散物の両部材への付着を防止することを目的とする。
上記目的を達成するため、請求項１に記載の発明においては、第１の部材（１０）と第２の部材（２０）との間において接着剤（３０）の周囲に、接着剤（３０）と接着剤（３０）の外側とを区画する障壁層（４０）を設け、この障壁層（４０）によって、加熱の時における飛散物の接着剤（３０）の外側への漏れを防止するようにしたことを特徴としている。
それによれば、障壁層（４０）によって加熱時における飛散物の接着剤（３０）の外側への漏れが防止されるので、接着剤（３０）の材料に制約を設けたり、接着後の洗浄処理を行ったりすることなく、当該飛散物の両部材（１０、２０）への付着を防止することができる。
ここで、請求項２に記載の発明のように、第１の部材（１０）の一面（１１）に、当該一面（１１）より凹んだ凹部（１３）を形成し、接着剤（３０）を凹部（１３）内に配置し、第２の部材（２０）を、凹部（１３）を塞ぐように配置し、障壁層（４０）を、凹部（１３）の内側から凹部（１３）の段差部（１３ａ）を跨ぎ凹部（１３）の外側に位置するように凹部（１３）の開口縁部に沿って配置し、さらに障壁層（４０）が第２の部材（２０）に押さえ付けられることにより、段差部（１３ａ）にて、障壁層（４０）を当該段差部（１３ａ）に対応した形状に変形するようにしてもよい。
それによれば、障壁層（４０）が凹部（１３）の段差部（１３ａ）にて当該段差部（１３）に対応した形状に変形されるので、障壁層（４０）と両部材（１０、２０）との密着性の向上が図れ、当該飛散物の漏れ防止の点で好ましい。
また、請求項３に記載の発明のように、第１の部材（１０）の一面（１１）に、当該一面（１１）より凹んだ凹部（１３）を形成し、第２の部材（２０）を、凹部（１３）を塞ぐように配置し、凹部（１３）の底面のうち凹部（１３）の側面から離れた位置に、当該底面より突出する凸部（１３ｂ）を設け、障壁層（４０）が第２の部材（２０）に押さえつけられることにより、凹部（１３）の底面における凹部（１３）の側面と凸部（１３ｂ）との隙間に障壁層（４０）をはめ込み、接着剤（３０）を凹部（１３）内にて凸部（１３ｂ）よりも中央よりの部位に配置してもよい。
それによれば、接着剤（３０）の外側への拡がりが、凸部（１３ｂ）によって防止されるとともに、凸部（１３ｂ）により障壁層（４０）の位置決めが容易になる。
また、請求項４に記載の発明のように、接着剤（３０）により接続された第１の部材（１０）および第２の部材（２０）を、モールド樹脂（７０）により封止し、障壁層（４０）のうちモールド樹脂（７０）と接する面に、凹凸を設けてもよい。
それによれば、障壁層（４０）とモールド樹脂（７０）との密着力の向上が図れ、障壁層（４０）の部分における樹脂剥離の低減が可能となる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
（第１実施形態）
図１（ａ）は、本発明の第１実施形態に係る電子装置Ｓ１の概略断面図であり、図１（ｂ）は、同電子装置Ｓ１におけるセラミック基板２０を（ａ）中の上方から視た概略平面図である。
本実施形態の電子装置Ｓ１は、大きくは、第１の部材としてのダイパッド１０と、このダイパッド１０の一面１１上に接着剤３０を介して搭載され接続された第２の部材としてのセラミック基板２０とを備えて構成されている。
第１の部材としてのダイパッド１０は板状のものであり、銅や４２アロイなどよりなるリードフレームのアイランドとして構成されている。また、第２の部材としてのセラミック基板２０は、アルミナなどのよりなる配線基板であり、単層でも多層でもよい。また、第２の部材としては、プリント基板やガラスエポキシ基板などでもよい。
接着剤３０は、この種の電子装置における一般的なものであり、たとえば、シリコーン樹脂、エポキシ樹脂、ポリアミド樹脂などよりなる。この接着剤３０は、液状態で塗布された後、加熱されることで硬化し、それによって接着力を発現するものであり、当該加熱により反応あるいは発生したガスなどを、空中に飛散物（いわゆるヒューム）として発生するものである、たとえば、シリコーン樹脂の場合には、飛散物は、低分子シロキサンなどである。
さらに、本電子装置Ｓ１においては、ダイパッド１０とセラミック基板２０との間において、接着剤３０の周囲には、障壁層４０が設けられている。そして、接着剤３０と接着剤３０の外側とは、この障壁層４０を挟んで互いに区画されている。
言い換えれば、障壁層４０は、ダイパッド１０とセラミック基板２０とが対向する隙間領域の周辺部に設けられ、当該隙間領域の内部に充填されている接着剤３０と当該隙間領域の外部とは、障壁層４０により区画されている。
ここでは、図１に示されるように、障壁層４０の平面形状は、矩形板状をなすセラミック基板２０に対して、当該基板２０の周辺部に沿って配置された矩形枠状（つまり額縁形状）をなしており、接着剤３０は、この障壁層４０によって取り囲まれている。
この障壁層４０は、後述する接着剤３０の硬化工程にて接着剤３０を加熱する時に、接着剤３０から発生する上記飛散物が透過しない材料よりなる。具体的には、上記したような接着剤３０から発生するガスが透過しないものであればよく、エポキシ樹脂やポリアミド樹脂などの樹脂、セラミック、繊維質の材料、金属などが挙げられる。そして、障壁層４０は、これらの材料をプレスや型成形などにより当該障壁層４０の形状（ここでは矩形枠状）に成形したものである。
そして、障壁層４０は、セラミック基板２０およびダイパッド１０の間に挟み付けられ、押さえられることによって、セラミック基板２０、ダイパッド１０のそれぞれに対して接着剤などを介さずに直接、接触している。
ここで、障壁層４０とダイパッド１０の一面１１との接触部、および、障壁層４０とセラミック基板２０との接触部においては、ダイパッド１０とセラミック基板２０の上記隙間領域の外部へ上記飛散物が漏れない程度に、接触する部材同士が密着している。それにより、当該加熱時において、上記飛散物が接着剤３０の外側へ漏れることが障壁層４０によって防止されている。
また、この障壁層４０のヤング率は、接着剤３０のヤング率に対し，０．１〜１０倍程度であることが望ましい。これは、セラミック基板２０の下部の変位差による当該基板２０への応力集中を避けるためである。
また、本実施形態の電子装置Ｓ１では、セラミック基板２０の外側、ここでは、セラミック基板２０の端面の側方に、銅や４２アロイなどの導電性材料よりなるリード５０が配置されている。
このリード５０は、ここではダイパッド１０をアイランドとしたリードフレームのリードから形成されるが、ダイパッド１０とは別体のものであってもかまわない。たとえば、リード５０はリードフレームよりなり、ダイパッド１０は当該リードフレームとは別体のヒートシンクよりなる場合、これら両者１０、５０が、かしめや接着などで一体に固定されたものを用いればよい。
そして、このリード５０とセラミック基板２０とは、金やアルミニウムなどよりなるワイヤ６０により結線されている。このワイヤ６０は、一般的なワイヤボンディングにより形成されるものであり、このワイヤ６０を介してリード５０とセラミック基板２０とは電気的に接続されている。
そして、これらダイパッド１０、セラミック基板２０、接着剤３０、障壁層４０、リード５０およびワイヤ６０は、モールド樹脂７０により封止されている。このモールド樹脂７０は、エポキシ樹脂などの一般的なモールド材料よりなり、たとえばトランスファーモールド法などにより成形されるものである。
ここでは、リード５０のアウターリード部およびダイパッド１０の他面１２が、モールド樹脂７０より露出している。これは、リード５０のアウターリード部にて外部との電気的な接続を行い、また、ダイパッド１０の他面１２にて放熱を行うためである。
このような電子装置Ｓ１の製造方法について、図２を参照して述べておく。図２は、本電子装置Ｓ１の製造方法を示す工程図であり、（ａ）はダイパッド１０、障壁層４０およびセラミック基板２０を分解した状態を示す概略平面図、（ｂ）はダイパッド１０、障壁層４０およびセラミック基板２０を組み付けた状態を示す概略断面図である。
まず、ダイパッド１０の一面１１上に、あらかじめ成形された障壁層４０を搭載する。この時点で、ダイパッド１０とリード５０とは一体に連結されたリードフレームを構成している。なお、ダイパッド１０とリード５０とが別体の場合には、この時点では、互いに接着やかしめなどにより一体に連結された状態とされている。
次に、ダイパッド１０の一面１１のうち障壁層４０で取り囲まれた部位に、液状の接着剤３０を塗布する。または、ダイパッド１０側ではなくセラミック基板２０側にて、障壁層４０の内周部に対向する部位に、液状の接着剤３０を塗布しておいてもよい。
続いて、ダイパッド１０の一面１１上に、障壁層４０および障壁層４０の内周に位置する接着剤３０を介在させた状態で、セラミック基板２０を搭載する。このとき、セラミック基板２０をダイパッド１０に押し付けることにより、障壁層４０とダイパッド１０の一面１１との接触部、および、障壁層４０とセラミック基板２０との接触部の密着性を確保し、これら接触部における上記飛散物の漏れ防止を実現する。
その後、接着剤３０を加熱して硬化させる（接着剤の硬化工程）。ここで、上述したように、ダイパッド１０とリード５０とは一体に連結されているので、この硬化工程においては、図２（ｂ）に示されるように、ダイパッド１０の近傍にリード５０が位置した形となっている。
ここで、従来では、硬化工程を行うと、接着剤３０の加熱によって接着剤３０から上記飛散物が発生し、図２（ｂ）中の破線の矢印に示されるように、当該飛散物は、セラミック基板２０や上記ダイパッド１０とセラミック基板２０との隙間領域、すなわち、接着剤３０の内部から外部へ飛散し、接着部以外でダイパッド１０やセラミック基板２０に付着したり、リード５０に付着したりする。
しかし、本実施形態においては、障壁層４０は、接着剤３０の周囲に位置しつつダイパッド１０とセラミック基板２０との間に介在しており、ダイパッド１０とセラミック基板２０に挟み付けられている。そして、障壁層４０は、飛散物を透過させない材料であり、また、障壁層４０はダイパッド１０およびセラミック基板２０にそれぞれ密着しており、この密着する部位においても飛散物の透過が防止されている。
そのため、この硬化工程においては、当該飛散物は、障壁層４０の内部に留められて接着剤３０の内部から外部へ飛散することなく、ダイパッド１０やセラミック基板２０、さらにはリード５０に付着することは防止される。
こうして、接着剤３０の硬化が終了すると、ダイパッド１０とセラミック基板２０とが接着される。その後は、セラミック基板２０とリード５０との間でワイヤボンディングを行ってワイヤ６０を形成し、このものを図示しない金型に投入し、モールド樹脂７０による封止を行う。こうして、本実施形態の電子装置Ｓ１ができあがる。
以上述べてきたように、本実施形態によれば、接着剤３０の材料に制約を設けたり、接着後の洗浄処理を行ったりすることなく、障壁層４０を設けることによって、接着剤３０の外部にて当該飛散物がダイパッド１０やセラミック基板２０に付着するのを防止することができる。
（第２実施形態）
図３は、本発明の第２実施形態に係る電子装置の要部を示す図であり、（ａ）はダイパッド１０、障壁層４０およびセラミック基板２０を分解した状態を示す概略平面図、（ｂ）はダイパッド１０、障壁層４０およびセラミック基板２０を組み付けた状態を示す概略平面図、（ｃ）は（ｂ）の概略断面図である。
本実施形態は、上記第１実施形態に比べて、ダイパッド１０の一面１１のうちセラミック基板２０および障壁層４０が設置される部位に凹部１３を設けたことが相違するものであり、ここでは、その相違点を中心に述べることとする。
図３に示されるように、本実施形態では、ダイパッド１０の一面に、当該一面１１より凹んだ凹部１３が形成されている。この凹部１３は、プレス加工やエッチングなどにより形成されるもので、ここでは、凹部１３は開口縁部から内部に向かって段差部１３ａを有して凹んでいる。
そして、接着剤３０は凹部１３内に配置されている。また、凹部１３の開口部はセラミック基板２０よりも小さく、セラミック基板２０の外形の内部に収まる大きさである。そして、セラミック基板２０は、凹部１３の開口部を覆い、凹部１３を塞ぐように配置されている。
また、本実施形態では、障壁層４０は矩形枠状であり、凹部１３の開口形状は、障壁層４０と相似形状をなす矩形枠状である。そして、障壁層４０は、ダイパッド１０の一面１１上にて凹部１３の開口縁部に沿って配置されているが、この障壁層４０においては、枠の内周部が凹部１３の内側に位置し、枠の外周部が凹部１３の外側に位置しているとともに、障壁層４０は、枠の幅方向に沿って段差部１３ａを跨いでいる。
なお、この様子は、図３（ｂ）に示されており、図３（ｂ）に示される４個の矩形は、内側から順に、障壁層４０の内周部、凹部１３の段差部１３ａ、障壁層４０の外周部およびセラミック基板２０の外周部、ダイパッド１０の外周部に相当する。
そして、障壁層４０はセラミック基板２０に押し付けられることにより、段差部１３ａにて当該段差部１３ａに対応した形状に変形している。ここでは、図３（ｃ）に示されるように、段差部１３ａは角張った形状の角部であり、障壁層４０においては枠の幅方向の断面が、この段差部１３ａに対応して当該断面Ｌ字状に屈曲して変形している。
本実施形態によれば、障壁層４０が凹部１３の段差部１３ａにて当該段差部１３に対応して屈曲した形状に変形されるので、障壁層４０とダイパッド１０との密着性の向上、および、障壁層４０とセラミック基板２０との密着性が向上する。そのため、当該飛散物の漏れ防止の点で好ましいものとなる。
図４は、本第２実施形態の他の例に係る電子装置の要部を示す図であり、ダイパッド１０、障壁層４０およびセラミック基板２０を組み付けた状態を示す概略断面図である。
この図４に示される例では、凹部１３の段差部１３ａを構成する凹部１３の側面が、凹部１３の底部から開口部に向かって広がるテーパ面である。そして、障壁層４０は、その枠の幅方向の断面がこのテーパ面に対応したテーパ形状とされている。この場合も、障壁層４０とダイパッド１０およびセラミック基板２０との密着性が向上するため、当該飛散物の漏れ防止の点で好ましい。
（第３実施形態）
図５は、本発明の第３実施形態に係る電子装置の要部を示す図であり、（ａ）はダイパッド１０、障壁層４０およびセラミック基板２０を分解した状態を示す概略平面図、（ｂ）はダイパッド１０、障壁層４０およびセラミック基板２０を組み付けた状態を示す概略断面図である。
上記第１実施形態では、障壁層４０は矩形枠状をなし、連続した環状とされていたが、本実施形態では、図５に示されるように、障壁層４０は不連続な環状のもの、すなわち、複数個のものが環状に断続的に配置された構成とされている。この場合、ダイパッド１０、セラミック基板２０やリード５０のうち特に飛散物が付着すると問題になる部位に対して、当該部位に通じる接着剤３０の外側に、障壁層４０を設ければよい。
この場合、特に飛散物の付着が問題となる部分の接着剤３０の周囲が障壁層４０により取り囲まれているので、障壁層４０を持たない従来の構成に比べて、上記飛散物の漏れを大幅に抑制できる。なお、本実施形態においても、上記第２実施形態に示したような凹部１３を持つ構成を採用してもよいことはもちろんである。
（第４実施形態）
図６は、本発明の第４実施形態に係る電子装置の要部を示す図であり、（ａ）はダイパッド１０の一面１１上における障壁層４０の配置状態を示す概略平面図、（ｂ）はダイパッド１０、障壁層４０およびセラミック基板２０を組み付けた状態を示す概略断面図である。本実施形態では、上記第１実施形態との相違点を中心に述べることとする。
図６に示されるように、本実施形態では、ダイパッド１０の一面に、当該一面１１より凹んだ凹部１３が形成されている。この凹部１３は、上記図３に示されるものと同様である。そして、ここにおいても、セラミック基板２０は、凹部１３を塞ぐようにダイパッド１０の一面１１上に配置されている。
さらに、本実施形態では、凹部１３の底面のうち凹部１３の側面から離れた位置に、当該底面より突出する凸部１３ｂが設けられている。この凸部１３ｂの平面配置パターンは、図６（ａ）に示されるように、凹部１３の底面において環状に設けられている。ここでは、凸部１３ｂの平面配置パターンは、開口形状が矩形である凹部１３に対して相似形の矩形をなしている。
そして、障壁層４０は、凹部１３の底面における凹部１３の側面と凸部１３ｂとの隙間にはめ込まれており、セラミック基板２０により押さえつけられている。そして、接着剤３０は、凹部１３内にて凸部１３ｂよりも中央寄りの部位に配置されている。
このような本実施形態によれば、接着剤３０の外側への拡がりが、凸部１３ｂによってせき止められて防止される。また、障壁層４０をダイパッド１０の一面１１に配置するときに、凹部１３の側面と凸部１３ｂとの隙間に障壁層４０をはめ込めばよいので、障壁層４０の位置ずれが抑制され、当該位置決めが容易になる。
（第５実施形態）
図７は、本発明の第５実施形態に係る電子装置を示す概略断面図である。本実施形態では、上記第１実施形態との相違点を中心に述べることとする。
図７に示されるように、本実施形態では、障壁層４０のうちモールド樹脂７０と接する面に、凹凸が設けられている。このような凹凸は、たとえば化学的または物理的なエッチングなどによって当該部位を粗くすることにより形成される。そして、本実施形態によれば、障壁層４０とモールド樹脂７０との密着力の向上が図れ、障壁層４０の部分における樹脂剥離が低減される。
（他の実施形態）
なお、上記各実施形態では、第１の部材としてダイパッドを採用し、第２の部材としてセラミック基板を採用した例を挙げたが、第１の部材および第２の部材としては、これらダイパッドやセラミック基板以外にも、プリント基板、リードフレームなど種々の基板、あるいはＩＣチップやフリップチップなど種々の電子部品などの中から選択されたものを適用してもよい。
また、上記各実施形態では、障壁層４０の平面パターンは、連続的もしくは断続的な矩形枠状であったが、これに限定するものではなく、円形の枠形状、四角形以外の多角形枠状などであってもよい。
また、電子装置としては、第１の部材上に接着剤を介して第２の部材を接続してなるものであればよく、上記したようにモールド樹脂７０による封止が行われていないもの、つまりモールド樹脂を省略した構成であってもよい。
（ａ）は本発明の第１実施形態に係る電子装置の概略断面図であり、（ｂ）は、同電子装置におけるセラミック基板の（ａ）中の上視概略平面図である。 第１実施形態における電子装置の製造方法を示す工程図であり、（ａ）はダイパッド、障壁層およびセラミック基板の分解状態を示す概略平面図、（ｂ）はこれら部材の組み付け状態を示す概略断面図である。 本発明の第２実施形態に係る電子装置の要部を示す図であり、（ａ）はダイパッド、障壁層およびセラミック基板の分解状態を示す概略平面図、（ｂ）はこれら部材の組み付け状態を示す概略平面図、（ｃ）は（ｂ）の概略断面図である。 第２実施形態の他の例に係る電子装置の要部を示す概略断面図である。 本発明の第３実施形態に係る電子装置の要部を示す図であり、（ａ）はダイパッド、障壁層およびセラミック基板の分解状態を示す概略平面図、（ｂ）はこれら部材の組み付け状態を示す概略断面図である。 本発明の第４実施形態に係る電子装置の要部を示す図であり、（ａ）はダイパッド、障壁層およびセラミック基板の分解状態を示す概略平面図、（ｂ）はこれら部材の組み付け状態を示す概略断面図である。 本発明の第５実施形態に係る電子装置を示す概略断面図である。
符号の説明
１０ 第１の部材としてのダイパッド
１１ ダイパッドの一面
１３ 凹部
１３ａ 段差部
１３ｂ 凸部
２０ 第２の基板としてのセラミック基板
３０ 接着剤
４０ 障壁層
７０ モールド樹脂

Claims (4)

  1. 第１の部材（１０）の一面（１１）上に、接着剤（３０）を介して第２の部材（２０）を搭載し、前記接着剤（３０）を加熱して硬化させることにより、前記第１の部材（１０）と前記第２の部材（２０）とを前記接着剤（３０）により接続してなり、前記接着剤（３０）は前記加熱により空中に飛散物を発生するものである電子装置において、
    前記第１の部材（１０）と前記第２の部材（２０）との間において前記接着剤（３０）の周囲には、前記接着剤（３０）と前記接着剤（３０）の外側とを区画する障壁層（４０）が設けられており、この障壁層（４０）によって、前記加熱の時における前記飛散物の前記接着剤（３０）の外側への漏れが防止されていることを特徴とする電子装置。
  2. 前記第１の部材（１０）の一面（１１）には、当該一面（１１）より凹んだ凹部（１３）が形成されており、
    前記接着剤（３０）は前記凹部（１３）内に配置され、前記第２の部材（２０）は前記凹部（１３）を塞ぐように配置されており、
    前記障壁層（４０）は、前記凹部（１３）の内側から前記凹部（１３）の段差部（１３ａ）を跨ぎ前記凹部（１３）の外側に位置するように前記凹部（１３）の開口縁部に沿って配置されており、
    さらに前記障壁層（４０）は前記第２の部材（２０）に押し付けられることにより、前記段差部（１３ａ）にて当該段差部（１３ａ）に対応した形状に変形されていることを特徴とする請求項１に記載の電子装置。
  3. 前記第１の部材（１０）の一面（１１）には、当該一面（１１）より凹んだ凹部（１３）が形成されており、
    前記第２の部材（２０）は前記凹部（１３）を塞ぐように配置されており、
    前記凹部（１３）の底面のうち前記凹部（１３）の側面から離れた位置に、当該底面より突出する凸部（１３ｂ）が設けられており、
    前記障壁層（４０）は、前記第２の部材（２０）に押さえつけられることにより、前記凹部（１３）の底面における前記凹部（１３）の側面と前記凸部（１３ｂ）との隙間にはめ込まれており、
    前記接着剤（３０）は前記凹部（１３）内にて前記凸部（１３ｂ）よりも中央よりの部位に配置されていることを特徴とする請求項１に記載の電子装置。
  4. 前記接着剤（３０）により接続された前記第１の部材（１０）および前記第２の部材（２０）は、モールド樹脂（７０）により封止されており、
    前記障壁層（４０）のうち前記モールド樹脂（７０）と接する面には、凹凸が設けられていることを特徴とする請求項１ないし３のいずれか１つに記載の電子装置。
JP2008316515A 2008-12-12 2008-12-12 電子装置 Withdrawn JP2010141159A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008316515A JP2010141159A (ja) 2008-12-12 2008-12-12 電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008316515A JP2010141159A (ja) 2008-12-12 2008-12-12 電子装置

Publications (1)

Publication Number Publication Date
JP2010141159A true JP2010141159A (ja) 2010-06-24

Family

ID=42351023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008316515A Withdrawn JP2010141159A (ja) 2008-12-12 2008-12-12 電子装置

Country Status (1)

Country Link
JP (1) JP2010141159A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012069739A (ja) * 2010-09-24 2012-04-05 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2014017302A (ja) * 2012-07-06 2014-01-30 Furukawa Electric Co Ltd:The 電子部品の接合方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012069739A (ja) * 2010-09-24 2012-04-05 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2014017302A (ja) * 2012-07-06 2014-01-30 Furukawa Electric Co Ltd:The 電子部品の接合方法

Similar Documents

Publication Publication Date Title
US8358514B2 (en) Electronic control device
JP5673423B2 (ja) 半導体装置および半導体装置の製造方法
JP5262983B2 (ja) モールドパッケージおよびその製造方法
WO2010001505A1 (ja) 電子部品
JP2011091259A (ja) 半導体モジュールおよびその製造方法
JP2010141159A (ja) 電子装置
JP4091936B2 (ja) 光学デバイス，その製造方法，キャップ部品及びその製造方法
JP5949667B2 (ja) モールドパッケージおよびその製造方法
JP2010141158A (ja) 電子装置
JP4830861B2 (ja) 接合構造体の製造方法
JP2011003818A (ja) モールドパッケージ
JP2010073994A (ja) ウインドウ型ｂｇａパッケージ及びその製造方法
KR20080077587A (ko) 칩 온 필름용 배선기판과 그 제조방법, 및 칩 온 필름
JP2005093635A (ja) 樹脂封止型半導体装置
JP5271982B2 (ja) 半導体装置
JP4529041B2 (ja) 回路基板モジュール化方法
JP2010157631A (ja) 電子装置の封止樹脂部の形成方法、その形成方法により得られる電子装置体
JP2010199516A (ja) 電子装置
JP2007201251A (ja) 半導体パッケージ及び半導体パッケージの製造方法
JP3693450B2 (ja) 固体イメージセンサ装置
JP2010021471A (ja) 半導体装置および半導体装置の製造方法
JP2008171976A (ja) 接合構造体の製造方法
JP2009170668A (ja) 半導体装置およびその製造方法
JP2007123789A (ja) 電子モジュールにおける電子部品実装構造
JP5109740B2 (ja) 電子装置およびその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120306