JP2012069739A - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP2012069739A
JP2012069739A JP2010213333A JP2010213333A JP2012069739A JP 2012069739 A JP2012069739 A JP 2012069739A JP 2010213333 A JP2010213333 A JP 2010213333A JP 2010213333 A JP2010213333 A JP 2010213333A JP 2012069739 A JP2012069739 A JP 2012069739A
Authority
JP
Japan
Prior art keywords
wiring board
substrate
wiring
layer
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010213333A
Other languages
English (en)
Other versions
JP2012069739A5 (ja
Inventor
Hiroyuki Miyazawa
博之 宮沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2010213333A priority Critical patent/JP2012069739A/ja
Priority to US13/233,076 priority patent/US8479385B2/en
Publication of JP2012069739A publication Critical patent/JP2012069739A/ja
Publication of JP2012069739A5 publication Critical patent/JP2012069739A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0058Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

【課題】外部接続端子となるリードピンの位置精度を向上可能な配線基板の製造方法を提供する。
【解決手段】本配線基板の製造方法は、配線層11,13,15,17と絶縁層12,14,16,18を積層し、半導体チップ搭載領域が設けられた第1主面及び前記第1主面の反対面である第2主面を備えた基板本体10を作製する第1工程と、前記第1主面に、前記半導体チップ搭載領域を露出する開口部22yを備えた補強部材22を固着する第2工程と、前記第2工程の後、前記第2主面に設けられた接続パッドに導電材19を介してリードピン20を接合する第3工程と、を有する。
【選択図】図4

Description

本発明は、補強部材を有する配線基板の製造方法に関する。
従来より、補強部材(スティフナー)を有する配線基板が知られている。補強部材は、特にコアレス基板等の反りが生じやすい配線基板の反りを低減するために配線基板上に設けられる。
図1は、従来の補強部材を有する配線基板を例示する断面図である。図1を参照するに、配線基板100は、コアレスの樹脂基板110と、補強部材120と、リードピン130とを有する所謂PGA(ピングリッドアレイ)である。補強部材120は、例えば平面形状が額縁状の金属からなる部材であり、樹脂基板110の第1主面110aの外縁部に接着剤等により固着されている。リードピン130は、外部接続端子であり、樹脂基板110の第2主面110b側の接続パッド上に設けられている。配線基板100には、半導体チップ200が搭載されている。
このように、配線基板100は、樹脂基板110の外縁部に補強部材120が固着されているため、樹脂基板110の反りを比較的小さくすることができる。
次に、半導体チップ200を搭載した配線基板100の製造方法について説明する。図2及び図3は、従来の補強部材を有する配線基板の製造工程を例示する図である。まず、図2に示す工程では、周知の方法で作製した樹脂基板110の第1主面110aの外縁部に、接着剤等により補強部材120を固着する。次に、図3に示す工程では、樹脂基板110の第1主面110aの補強部材120に囲まれた領域に、はんだを介して半導体チップ200を搭載する。そして、図3に示す工程の後、樹脂基板110の第2主面110b側の接続パッド上にリードピン130を設けることにより、図1に示す半導体チップ200を搭載した配線基板100が完成する。
特開2004−311598号公報 特開2000−243869号公報 特開2009−117703号公報
しかしながら、図3に示す工程では、半導体チップ200は、リフロー炉により、はんだの融点(例えば、230℃)以上の温度に加熱され、その後冷却されて樹脂基板110の補強部材120に囲まれた領域に搭載される。一般に、エポキシ系樹脂等を含む樹脂基板110と、金属からなる補強部材120と、シリコンを含む半導体チップ200とは、それぞれ異なる線膨張係数を有する。このような線膨張係数の異なる3つの部材が加熱され、その後冷却されて接合されるため、補強部材120が設けられていたとしても、樹脂基板110の反りを十分に抑制することはできない。
樹脂基板110の反りを十分に抑制できないと、図3に示す工程の後、樹脂基板110にリードピン130を搭載する際に、リードピン130が本来搭載すべき位置からずれた位置に搭載される(リードピン130の位置精度が低下する)問題が発生する。
本発明は、上記の点に鑑みてなされたものであり、外部接続端子となるリードピンの位置精度を向上可能な配線基板の製造方法を提供することを課題とする。
本配線基板の製造方法は、配線層と絶縁層を積層し、半導体チップ搭載領域が設けられた第1主面及び前記第1主面の反対面である第2主面を備えた基板本体を作製する第1工程と、前記第1主面に、前記半導体チップ搭載領域を露出する開口部を備えた補強部材を固着する第2工程と、前記第2工程の後、前記第2主面に設けられた接続パッドに導電材を介してリードピンを接合する第3工程と、を有することを要件とする。
開示の技術によれば、外部接続端子となるリードピンの位置精度を向上可能な配線基板の製造方法を提供できる。
従来の補強部材を有する配線基板を例示する断面図である。 従来の補強部材を有する配線基板の製造工程を例示する図(その1)である。 従来の補強部材を有する配線基板の製造工程を例示する図(その2)である。 本実施の形態に係る配線基板を例示する断面図である。 本実施の形態に係る配線基板を例示する底面図である。 本実施の形態に係る配線基板の製造工程を例示する図(その1)である。 本実施の形態に係る配線基板の製造工程を例示する図(その2)である。 本実施の形態に係る配線基板の製造工程を例示する図(その3)である。 本実施の形態に係る配線基板の製造工程を例示する図(その4)である。 本実施の形態に係る配線基板の製造工程を例示する図(その5)である。 本実施の形態に係る配線基板の製造工程を例示する図(その6)である。 本実施の形態に係る配線基板の製造工程を例示する図(その7)である。 本実施の形態に係る配線基板の製造工程を例示する図(その8)である。 本実施の形態に係る配線基板の製造工程を例示する図(その9)である。 本実施の形態に係る配線基板を用いた半導体パッケージの製造工程を例示する図(その1)である。 本実施の形態に係る配線基板を用いた半導体パッケージの製造工程を例示する図(その2)である。 本実施の形態の変形例に係る配線基板の製造工程を例示する図(その1)である。 本実施の形態の変形例に係る配線基板の製造工程を例示する図(その2)である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
[配線基板の構造]
始めに、本実施の形態に係る配線基板の構造について説明する。図4は、本実施の形態に係る配線基板を例示する断面図である。図5は、本実施の形態に係る配線基板を例示する底面図である。なお、図4は、図5のA−A線に沿う断面を示している。
図4及び図5を参照するに、本実施の形態に係る配線基板1は、基板本体10と、導電材19と、リードピン20と、接着層21と、補強部材22と、導電材23と、電子部品24と、バンプ25とを有する。なお、本実施の形態では、説明の便宜上、リードピン20側を上面、バンプ25側(半導体チップ搭載領域側)を下面(底面)として以下の説明を行う。
基板本体10は、第1配線層11、第1絶縁層12、第2配線層13、第2絶縁層14、第3配線層15、第3絶縁層16、第4配線層17、第4絶縁層18が順次積層されたコアレスの多層配線基板である。基板本体10は、一例として、特許第3635219号に示されたような配線基板である。基板本体10の外形は、例えば、縦40mm×横40mm×高さ(厚さ)350μm程度とすることができる。
基板本体10において、第1配線層11は、第1層11a及び第2層11bから構成されている。第1配線層11を構成する第1層11aの一部は第1絶縁層12から露出している。第1層11aとしては、例えば金(Au)膜、パラジウム(Pd)膜、ニッケル(Ni)膜を、金(Au)膜が基板本体10の外部に露出するように、この順番で順次積層した導電層を用いることができる。又、第1層11aとして、金(Au)膜とニッケル(Ni)膜を、金(Au)膜が基板本体10の外部に露出するように、この順番で順次積層した導電層を用いても良い。第2層11bとしては、例えば銅(Cu)層等を含む導電層を用いることができる。
第1配線層11の厚さは、例えば10〜30μm程度とすることができる。後述する半導体チップ搭載領域に設けられた第1配線層11の第1絶縁層12から露出する部分は、バンプ25を形成するための接続パッドとして機能する。なお、基板本体10の第1配線層11側の面を第1主面と称する場合がある。
第1絶縁層12は、第1配線層11の上面(第2配線層13のビア配線と接続される面)と側面とを覆い、下面(第2配線層13のビア配線と接続される面の反対面)を露出するように形成されている。第1絶縁層12の材料としては、例えばエポキシ系樹脂やポリイミド系樹脂等の絶縁性樹脂を用いることができる。第1絶縁層12の厚さは、例えば50μm程度とすることができる。
第2配線層13は、第1絶縁層12上に形成されている。第2配線層13は、第1絶縁層12を貫通し第1配線層11の上面を露出する第1ビアホール12x内に充填されたビア配線、及び第1絶縁層12上に形成された配線パターンを含んで構成されている。第2配線層13は、第1ビアホール12x内に露出した第1配線層11と電気的に接続されている。第2配線層13の材料としては、例えば銅(Cu)等を用いることができる。第2配線層13を構成する配線パターンの厚さは、例えば15〜20μm程度とすることができる。
第2絶縁層14は、第1絶縁層12上に、第2配線層13を覆うように形成されている。第2絶縁層14の材料や厚さは、第1絶縁層12と同様とすることができる。
第3配線層15は、第2絶縁層14上に形成されている。第3配線層15は、第2絶縁層14を貫通し第2配線層13の上面を露出する第2ビアホール14x内に充填されたビア配線、及び第2絶縁層14上に形成された配線パターンを含んで構成されている。第3配線層15は、第2ビアホール14x内に露出した第2配線層13と電気的に接続されている。第3配線層15の材料や第3配線層15を構成する配線パターンの厚さは、第2配線層13と同様とすることができる。
第3絶縁層16は、第2絶縁層14上に、第3配線層15を覆うように形成されている。第3絶縁層16の材料や厚さは、第1絶縁層12と同様とすることができる。
第4配線層17は、第3絶縁層16上に形成されている。第4配線層17は、第3絶縁層16を貫通し第3配線層15の上面を露出する第3ビアホール16x内に充填されたビア配線、及び第3絶縁層16上に形成された配線パターンを含んで構成されている。第4配線層17は、第3ビアホール16x内に露出した第3配線層15と電気的に接続されている。第4配線層17の材料や第4配線層17を構成する配線パターンの厚さは、第2配線層13と同様とすることができる。なお、基板本体10の第4配線層17側の面を第2主面と称する場合がある。
第4絶縁層18は、第3絶縁層16上に、第4配線層17を覆うように形成されている。第4絶縁層18は、所謂ソルダーレジスト層としての機能を有する。第4絶縁層18の厚さは、例えば50μm程度とすることができる。第4絶縁層18は開口部18xを有し、第4配線層17の一部は第4絶縁層18の開口部18x内に露出している。
必要に応じ、開口部18x内に露出する第4配線層17上に、金属層を形成してもよい。金属層の例としては、Au層や、Ni/Au層(Ni層とAu層をこの順番で積層した金属層)、Ni/Pd/Au層(Ni層とPd層とAu層をこの順番で積層した金属層)等を挙げることができる。開口部18x内に露出する第4配線層17(第4配線層17上に金属層を形成した場合は金属層)は、リードピン20を接合するための接続パッドとして機能する。
なお、配線基板1において、各絶縁層に形成されたビアホール12x、14x、及び16xは、第4絶縁層18側に開口されていると共に、他層の配線層の表面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部となっている。又、この凹部内にビア配線が形成されている。
リードピン20は、外部接続端子であり、導電材19を介して、接続パッドとなる開口部18x内に露出する第4配線層17上(第4配線層17上に金属層を形成した場合は金属層上)に接合されている。リードピン20としては、例えば、棒状のピン部分と、その端部に設けられたヘッド部分とを含むネイルヘッド形状のピンを用いることができる。リードピン20のヘッド部分の形状は、例えば、円板状や接続パッド側に向けて突出する半球状等とすることができる。リードピン20のヘッド部分が、導電材19を介して接続パッドに接合されている。
導電材19としては、後述のバンプ25や他の導電材に用いるはんだ材料よりも融点の高い材料(高融点はんだ)を用いることが好ましい。導電材19に用いるはんだ材料の一例としては、スズ・アンチモン合金(Sn−Sb)等を挙げることができる。スズ・アンチモン合金(Sn−Sb)の融点は、アンチモン(Sb)が10%程度含有されている場合に約246℃程度である。
補強部材22は、開口部22x及び22yを有する板状の部材であり、接着層21を介して、基板本体10の第1絶縁層12上に固着されている。補強部材22は、配線基板1全体の強度を補強すると共に、熱的や機械的な応力による基板本体10の反りを低減させるために設けられている。すなわち、コアレスの多層配線基板である基板本体10は、コア有りの多層配線基板に比べて剛性が低く反りやすいため、補強部材22を設けて剛性を高めると共に、基板本体10の反りを低減させている。
補強部材22の材料としては、反りを防止する観点から、基板本体10の線膨張係数と近い線膨張係数を有する材料を選定することが好ましい。基板本体10が樹脂を主成分とする場合の線膨張係数は20〜25ppm/℃程度であるから、補強部材22の材料として線膨張係数が17.3ppm/℃程度であるSUS304(CrとNiを主成分とするステンレス鋼:0.08C−18Cr−8Ni)等を用いると好適である。但し、補強部材22の材料としては、基板本体10の線膨張係数と近い線膨張係数を有する材料であれば、SUS304以外の材料を用いても構わない。例えば、補強部材22の材料として、銅や銅合金等の金属板や、ガラスエポキシ基板等の樹脂板を用いても良い。
補強部材22の厚さは、反りを防止する観点から、基板本体10の厚さの2倍以上とすることが好ましい。例えば、基板本体10の厚さが350μmであれば、補強部材22の厚さを700μm以上とすることが好ましく、例えば1mm程度とすることができる。
補強部材22の開口部22x内に露出する領域は、電子部品が搭載される電子部品搭載領域である。補強部材22の開口部22y内に露出する領域は、配線基板1が完成した後に半導体チップが搭載される半導体チップ搭載領域である。
接着層21の材料としては、例えば、シリコーン系の熱硬化型接着剤を用いることができる。シリコーン系の接着剤は柔軟性を有するため(線膨張係数は250ppm/℃程度)、基板本体10及び補強部材22が加熱された際の両者の線膨張係数が異なることによる挙動の違いを吸収できる。
補強部材22の開口部22x内に露出する第1配線層11(第1層11a)上には、電子部品24が実装されている。つまり、開口部22x内に露出する第1配線層11(第1層11a)は、電子部品24を実装するための接続パッドとして機能する。電子部品24は、例えば、チップキャパシタとすることができる。電子部品24は、チップキャパシタ以外に、チップ抵抗やインダクタ等でも良い。
なお、電子部品24は、必ずしも搭載しなくても良い。この場合、基板本体10から電子部品24搭載用の第1配線層11(第1層11a)が省略され、補強部材22から開口部22xが省略される。
補強部材22の開口部22y内に露出する第1配線層11(第1層11a)上には、バンプ25が形成されている。バンプ25は、この領域に実装される半導体チップの接続パッドと電気的に接続される部分である。バンプ25の径は、例えば、100μm程度とすることができる。バンプ25としては、例えば、はんだバンプ等を用いることができる。
バンプ25がはんだバンプである場合の材料としては、例えば、Sn−3.0Ag−0.5Cu等の錫・銀・銅合金系(Sn−Ag−Cu系)のはんだ材料や、Sn−0.7Cu等の錫・銅合金系(Sn−Cu系)のはんだ材料を挙げることができる。バンプ25の材料としてSn−Ag−Cu系のはんだ材料を用いた場合の融点は略220℃程度、Sn−Cu系のはんだ材料を用いた場合の融点は略230℃程度である。
[配線基板の製造方法]
続いて、本実施の形態に係る配線基板の製造方法について説明する。図6〜図14は、本実施の形態に係る配線基板の製造工程を例示する図である。
まず、図6及び図7に示す工程では、支持体30上に複数の基板本体10を一体的に構成した基板を作製する。図6は平面図、図7は図6の一部を拡大した断面図である。図6及び図7において、一点鎖線C1は第1の切断位置を(以降、第1の切断位置C1とする)、一点鎖線C2は第2の切断位置を(以降、第2の切断位置C2とする)示している。
支持体30としては、シリコン板、ガラス板、金属箔等を用いることができるが、本実施の形態では、支持体30として銅箔を用いる。基板本体10を作製する際に電解めっきの給電層として利用でき、後述する図8に示す工程で容易にエッチングにより除去可能だからである。支持体30の大きさは、例えば、縦500mm×横300mm×厚さ350μm程度とすることができる。なお、ここでは平面視矩形状の支持体30を例示したが、支持体は任意の形状として構わない。
複数の基板本体10は、支持体30をめっき給電層に利用する電解めっき法により、支持体30上に第1層11a及び第2層11bから構成される第1配線層11を形成し、その上に更に絶縁層と配線層を交互に積層して配線層同士をビアホールで相互に接続していく周知の方法(所謂、ビルドアップ工法)により作製できる。配線層や絶縁層の材料や厚さは、前述のとおりである。
又、複数の基板本体10は、特許第4334005号の図1〜5に示す工程のように、プリプレグ上に大小2枚の銅箔を積層して加熱・加圧して仮基板(支持体)を設け、仮基板の銅箔上に配線層と絶縁層を積層して本体を形成し、その後、仮基板から銅箔と共に本体を分離し、次いで、本体から銅箔を除去することにより作製できる。
なお、本実施の形態では、3層のビルドアップ配線層(第2配線層13、第3配線層15、及び第4配線層17)を形成したが、n層(nは1以上の整数)のビルドアップ配線層を形成してもよい。
次に、図8に示す工程では、図7に示す支持体30を除去する。銅箔から構成されている支持体30は、例えば塩化第二鉄水溶液や塩化第二銅水溶液、過硫酸アンモニウム水溶液等を用いたウェットエッチングにより除去できる。この際、第1絶縁層12から露出する第1配線層11の最表層は金(Au)膜等であるため、銅箔から構成されている支持体30のみを選択的にエッチングできる。但し、第4配線層17が銅(Cu)から構成されている場合には、支持体30とともにエッチングされることを防止するため、第4配線層17をマスクする必要がある。
次に、図9に示す工程では、図8に示す構造体を図6の第1の切断位置C1で切断し、それぞれが複数の基板本体10を含む複数の集合体10Aに分割する。集合体10Aは、例えば、図6に示す複数の基板本体10を含む基板全体を3分割したものとすることができる。切断は、例えば、ダイシングブレード等を用いて行うことができる。
図9に示す工程で、集合体10Aを作製する目的は、次の図10に示す工程でバンプ25を形成する際に、はんだペーストを位置精度良く印刷することと、製造工程を簡略化することを両立させるためである。すなわち、図6に示す複数の基板本体10に一括ではんだペーストを印刷すると、製造工程は簡略化できるが、印刷範囲が広いためマスクが正規の位置からずれて印刷に位置ずれが生じる場合がある。
一方、個片化した基板本体10にはんだペーストを印刷すると、印刷範囲が狭いためマスクが正規の位置からずれ難く印刷に位置ずれは生じ難いが、個片化した基板本体10一枚ずつにはんだペーストを印刷するので、製造工程が煩雑となる。そこで、これらを両立できる形状の集合体10Aを作製する。集合体10Aに含まれる基板本体10の数は、印刷されたはんだペーストの位置ずれが許容値に入る範囲内で任意に設定して構わない。
次に、図10に示す工程では、集合体10A毎に、集合体10Aに含まれる各基板本体10の半導体チップ搭載領域の第1配線層11(第1層11a)上に、導電材であるバンプ25を形成する。半導体チップ搭載領域は、後述する工程で補強部材22の開口部22y内に露出する領域である。バンプ25は、配線基板1の完成後に半導体チップ搭載領域に実装される半導体チップの接続パッドと電気的に接続される部分である。なお、図10は、図8等とは上下を反転して描かれている。
バンプ25としては、例えば、はんだバンプ等を用いることができる。バンプ25がはんだバンプである場合、バンプ25を形成すべき第1配線層11(第1層11a)を露出する開口部を有するマスクを介してはんだペーストを印刷し、マスクを取り外した後リフローすることによりバンプ25を形成できる。バンプ25がはんだバンプである場合の材料としては、例えば、Sn−3.0Ag−0.5Cu等の錫・銀・銅合金系(Sn−Ag−Cu系)のはんだ材料や、Sn−0.7Cu等の錫・銅合金系(Sn−Cu系)のはんだ材料を挙げることができる。バンプ25の材料としてSn−Ag−Cu系のはんだ材料を用いた場合の融点は略220℃程度、Sn−Cu系のはんだ材料を用いた場合の融点は略230℃程度である。
次に、図11に示す工程では、集合体10A毎に、集合体10Aに含まれる各基板本体10の電子部品搭載領域の第1配線層11(第1層11a)上に、電子部品24を実装する。電子部品24は、電子部品24を実装すべき第1配線層11(第1層11a)を露出する開口部を有するマスクを介して導電材23であるはんだペーストを印刷し、マスクを取り外した後、はんだペースト上に電子部品24の電極が配置されるように電子部品24を搭載しリフローすることにより実装できる。はんだペーストとしては、図10の工程で例示したバンプ25の材料と同じものを使用できる。
電子部品搭載領域は、後述する工程で補強部材22の開口部22x内に露出する領域である。電子部品24は、例えば、チップキャパシタである。電子部品24は、チップキャパシタ以外に、チップ抵抗やインダクタ等でも良い。
次に、図12に示す工程では、各集合体10Aを図11に示す第2の切断位置C2で切断し、個片化された複数の基板本体10を作製する。切断は、例えば、ダイシングブレード等を用いて行うことができる。
次に、図13に示す工程では、各基板本体10の第1絶縁層12上に、接着層21を介して、開口部22x及び22yを有する補強部材22を固着する。接着層21の材料としては、例えば、シリコーン系の熱硬化型接着剤を用いることが好ましい。接着層21は、例えば、150℃で1時間加熱することにより硬化させることができる。補強部材22の材料としては、例えば、SUS304等を用いることができる。補強部材22の厚さは、例えば、1mm程度とすることができる。
なお、図12と図13の工程は順番を反対にしても構わない。つまり、個片化前の各基板本体10(集合体10A)にそれぞれ補強部材22を固着する。この際、第2の切断位置C2を露出するように隣接する補強部材22間にダイシングブレードが通る程度の幅の隙間を設けておく。そして、各基板本体10にそれぞれ補強部材22を固着した後、隣接する補強部材22間に露出する第2の切断位置C2をダイシングブレードにより切断する。これにより、図13と同様な構造体が作製できる。
このような順番にすると、製造工程を簡略化できる。又、接着剤21が補強部材22からはみ出しても、接着剤21の補強部材22からはみ出した部分はダイシングブレードにより切断されるため、接着剤21が個片化された基板本体10の外形からはみ出すことを防止できる。
次に、図14に示す工程では、各基板本体10の開口部18x内に露出する第4配線層17上(第4配線層17上に金属層を形成した場合は金属層上)にリードピン20を接合する。具体的には、まず、リードピン20の一端(先端部)を治具31に挿入する。治具31にはリードピン20の径に対して所定のクリアランスを有する径の複数の穴が設けられており、リードピン20は例えば自動振り込み機を用いて治具31の各穴に振り込むことができる。
次に、開口部18x内に露出する第4配線層17上に(金属層を形成した場合は金属層上に)はんだペースト等の導電材19を形成した基板本体10を治具31上に載置し、リードピン20の他端(ヘッド部分)を導電材19に当接させる。そして、基板本体10及び治具31を上下反転させ、治具31を上にした様態でリフロー炉等により導電材19を融点以上に加熱して溶融させ、リードピン20を導電材19を介して開口部18x内に露出する第4配線層17上に(金属層を形成した場合は金属層上に)固着する。リフロー後、治具31を取り外すことにより、図4及び図5に示す配線基板1が完成する。
導電材19及びバンプ25にそれぞれはんだ材料を用いる場合には、導電材19に用いるはんだ材料は、バンプ25に用いるはんだ材料よりも融点の高い材料(高融点はんだ)を用いることが好ましい。バンプ25の材料としてSn−Ag−Cu系のはんだ材料やSn−Cu系のはんだ材料を用いた場合には(融点:略220〜230℃程度)、導電材19にはスズ・アンチモン合金(Sn−Sb)等の高融点はんだを用いることができる。
スズ・アンチモン合金(Sn−Sb)の融点は、アンチモン(Sb)が10%程度含有されている場合に約246℃程度であるから、導電材19の融点はバンプ25の融点よりも高くなる。その結果、配線基板1が完成後、半導体チップを搭載する際の加熱温度(リフロー時)を、バンプ25の融点以上導電材19の融点未満の温度に設定することにより、導電材19を溶融させることなくバンプ25のみを溶融させることができる。よって、半導体チップを搭載する際に、リードピン20の位置ずれを防止できる。
なお、図13に示す工程で接着層21の材料としてシリコーン系の接着剤を用いた場合、シリコーン系の接着剤からガスが発生し、シリコーンが基板本体10の表面に付着する場合がある。シリコーンが基板本体10の表面に付着すると、例えば、半導体チップを搭載する際に、バンプ25と半導体チップの接続パッドとの接触不良等を生じる虞がある。そこで、図13に示す工程以降から配線基板1が完成する前までに、基板本体10の表面に付着したシリコーンを除去する工程を設けることが好ましい。
基板本体10の表面に付着したシリコーンを除去するには、例えば、酸素プラズマ洗浄を行えばよい。酸素プラズマ洗浄とは、高周波電界中に酸素ガスを導入して発生させた活性な酸素プラズマを利用して対象物を除去する方法である。酸素プラズマ洗浄の条件は、例えば、RF出力250W、酸素流量15sccm、真空度20Pa、処理時間30秒とすることができる。
又、図14に示す工程よりも後に、バンプ25の頂部を平坦化する工程を設けても構わない。バンプ25は、例えば、平坦な面を有する金属部材により押圧することで平坦化できる。バンプ25を平坦化することにより、配線基板1の完成後に半導体チップを搭載する際に、バンプ25と半導体チップの接続パッドとの接続信頼性を向上できる。
以上により、配線基板1の製造工程は終了するが、更に図15及び図16に示す工程により、半導体パッケージ2を製造することができる。
図15に示す工程では、図14に示す工程で完成した配線基板1を上下反転させ、配線基板1上にバンプ25を介して半導体チップ40を実装する。具体的には、バンプ25と半導体チップ40の接続パッド(図示せず)が対応する位置に来るように半導体チップ40を載置し、リフロー炉を通すことによりバンプ25を溶融させ、配線基板1上に半導体チップ40を実装する。そして、バンプ25の周囲の配線基板1と半導体チップ40との間にアンダーフィル樹脂41を充填する。
図16に示す工程では、図15に示す構造体の補強部材22上に蓋部42を固着することにより、半導体パッケージ2が完成する。蓋部42は、例えば、銅(Cu)等の金属からなり、シリコーン系の接着剤等により補強部材22上に固着することができる。この際、半導体チップ40や電子部品24の周囲をシリコーン系の接着剤等により充填しても良い。又、半導体チップ40の背面と蓋部42との間を熱伝導性グリースで固着しても良い。なお、図16に示す構造体に代えて、図15に示す構造体を半導体パッケージ2としての完成状態としても良い。
このように、本実施の形態によれば、基板本体10に補強部材22を取り付けてからリードピン20を実装し配線基板1を完成させる。そして、半導体チップ40を実装する場合には、配線基板1が完成した後に実装する。ここで、基板本体10が樹脂を主成分とする場合の線膨張係数は20〜25ppm/℃程度、補強部材22がSUS304である場合の線膨張係数は17.3ppm/℃程度、半導体チップ40がシリコンを主成分とする場合の線膨張係数は3.4ppm/℃程度である。
基板本体10に補強部材22を取り付けてから半導体チップ40を実装し、その後リードピン20を実装する場合を考えると、これら3つの部品の線膨張係数がそれぞれ異なるため、補強部材22を備えていたとしても、半導体チップ40を実装する際の加熱により、基板本体10の半導体チップ搭載領域に反りが生じる。基板本体10に反りが生じると、基板本体10にリードピン20を搭載する際に、リードピン20が本来搭載すべき位置からずれた位置に搭載される(リードピン20の位置精度が低下する)問題が発生する。
本実施の形態では、基板本体10に補強部材22を取り付けてからリードピン20を実装して配線基板1を完成させ、その後半導体チップ40を実装する。又、補強部材22の材料として、基板本体10と線膨張係数が近いSUS304を選択する。その結果、リードピン20を実装する際に、基板本体10の半導体チップ搭載領域に生じる反りを低減することが可能となり、リードピン20の位置精度を向上できる。
なお、発明者らの検討により、本実施の形態に係る製造方法で作製した配線基板1は、従来の製造方法で作製した配線基板(補強部材と半導体チップを搭載後にリードピンを接合する)と比べて、リードピン20の位置精度が向上することが確認されている。具体的には、リードピン20の位置精度は、ピンTOピン(所定のリードピン20を基準とした他のリードピン20の位置)において、0.06mm程度向上し、ばらつきが半分程度に低減できることが確認されている。又、リードピン20の位置精度は、ピンTOパッケージ(半導体チップ40の所定位置を基準とした各リードピン20の位置)において、0.04mm程度向上し、ばらつきが半分程度に低減できることが確認されている。
又、本実施の形態では、補強部材22を基板本体10に固着する接着剤21として、柔軟性を有するシリコーン系の接着剤(線膨張係数は250ppm/℃程度)を選択する。その結果、半導体チップ40を実装する際等の基板本体10及び補強部材22が加熱された際の両者の線膨張係数が異なることによる挙動の違いを吸収できる。
〈変形例〉
変形例では、前述の実施の形態とは異なる配線基板の製造方法を例示する。図17及び図18は、本実施の形態の変形例に係る配線基板の製造工程を例示する図である。
まず、図17に示す工程では、支持体30上に複数の基板本体10を形成する。図7に示す工程では、支持体30上に半導体チップ搭載側の配線層から順次積層したが、図17に示す工程では、支持体30上にリードピン搭載側の配線層から順次積層していく点が異なるのみである。
図17に示す工程の後、図8〜図14と同様の工程を実施し、最後に治具31を取り外すことにより、図18に示す配線基板3が完成する。
このような製造方法でも、前述の図6〜図14に示した製造方法と同様な効果を奏する。
以上、好ましい実施の形態及びその変形例について詳説したが、上述した実施の形態及びその変形例に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態及びその変形例に種々の変形及び置換を加えることができる。
1、3 配線基板
2 半導体パッケージ
10 基板本体
11 第1配線層
11a 第1層
11b 第2層
12 第1絶縁層
12x 第1ビアホール
13 第2配線層
14 第2絶縁層
14x 第2ビアホール
15 第3配線層
16 第3絶縁層
16x 第3ビアホール
17 第4配線層
18 第4絶縁層
18x、22x、22y 開口部
19、23 接合部
20 リードピン
21 接着層
22 補強部材
24 電子部品
25 バンプ
30 支持体
31 治具
40 半導体チップ
41 アンダーフィル樹脂
42 蓋部

Claims (10)

  1. 配線層と絶縁層を積層し、半導体チップ搭載領域が設けられた第1主面及び前記第1主面の反対面である第2主面を備えた基板本体を作製する第1工程と、
    前記第1主面に、前記半導体チップ搭載領域を露出する開口部を備えた補強部材を固着する第2工程と、
    前記第2工程の後、前記第2主面に設けられた接続パッドに導電材を介してリードピンを接合する第3工程と、を有することを特徴とする配線基板の製造方法。
  2. 前記第1工程と前記第2工程との間に、前記半導体チップ搭載領域に設けられた接続パッド上に導電材を形成する第4工程を更に有することを特徴とする請求項1記載の配線基板の製造方法。
  3. 前記第1工程では、支持体上に複数の前記基板本体を一体的に構成した基板を作製して、その後前記支持体を除去し、
    前記第1工程と前記第4工程との間に、前記基板を、それぞれが複数の前記基板本体を含む複数の集合体に分割し、
    前記第4工程では、前記集合体毎に、前記半導体チップ搭載領域に設けられた前記接続パッド上に前記導電材を形成することを特徴とする請求項2記載の配線基板の製造方法。
  4. 前記第2工程では、前記集合体に含まれる各前記基板本体の前記第1主面に、それぞれ前記半導体チップ搭載領域を露出する開口部を備えた前記補強部材を固着し、
    前記第2工程と前記第3工程との間に、前記補強部材が固着された各前記基板本体を、隣接する前記補強部材間で切断して個片化することを特徴とする請求項3記載の配線基板の製造方法。
  5. 前記第2工程より前に、前記集合体に含まれる各前記基板本体を個片化し、
    前記第2工程では、個片化された各前記基板本体の前記第1主面に、それぞれ前記半導体チップ搭載領域を露出する開口部を備えた前記補強部材を固着することを特徴とする請求項3記載の配線基板の製造方法。
  6. 前記第2工程において、前記第1主面にシリコーン系の接着剤を介して前記補強部材を固着することを特徴とする請求項1乃至5の何れか一項記載の配線基板の製造方法。
  7. 前記第2工程よりも後に、前記シリコーン系の接着剤から発生するガスにより前記第1主面に付着したシリコーンを除去するプラズマ洗浄工程を更に有することを特徴とする請求項6記載の配線基板の製造方法。
  8. 前記補強部材の厚さは、前記基板本体の厚さの2倍以上であることを特徴とする請求項1乃至7の何れか一項記載の配線基板の製造方法。
  9. 前記補強部材は、CrとNiを主成分とするステンレス鋼であることを特徴とする請求項1乃至8の何れか一項記載の配線基板の製造方法。
  10. 前記補強部材は、電子部品を露出する他の開口部を更に備え、
    前記第1主面の前記他の開口部に対応する位置に前記電子部品を実装する工程を更に有する請求項1乃至9の何れか一項記載の配線基板の製造方法。
JP2010213333A 2010-09-24 2010-09-24 配線基板の製造方法 Pending JP2012069739A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010213333A JP2012069739A (ja) 2010-09-24 2010-09-24 配線基板の製造方法
US13/233,076 US8479385B2 (en) 2010-09-24 2011-09-15 Method of producing wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010213333A JP2012069739A (ja) 2010-09-24 2010-09-24 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2012069739A true JP2012069739A (ja) 2012-04-05
JP2012069739A5 JP2012069739A5 (ja) 2013-11-07

Family

ID=45869175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010213333A Pending JP2012069739A (ja) 2010-09-24 2010-09-24 配線基板の製造方法

Country Status (2)

Country Link
US (1) US8479385B2 (ja)
JP (1) JP2012069739A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8952540B2 (en) * 2011-06-30 2015-02-10 Intel Corporation In situ-built pin-grid arrays for coreless substrates, and methods of making same
IN2014CN02652A (ja) * 2011-10-21 2015-06-26 Koninkl Philips Nv
JP2014229761A (ja) * 2013-05-23 2014-12-08 株式会社東芝 電子機器
US10168524B2 (en) * 2016-08-10 2019-01-01 Kla-Tencor Corporation Optical measurement of bump hieght
US10359613B2 (en) * 2016-08-10 2019-07-23 Kla-Tencor Corporation Optical measurement of step size and plated metal thickness
WO2018093379A1 (en) * 2016-11-18 2018-05-24 Intel Corporation Package with wall-side capacitors
TWI595812B (zh) * 2016-11-30 2017-08-11 欣興電子股份有限公司 線路板結構及其製作方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003179092A (ja) * 2001-12-10 2003-06-27 Nitto Denko Corp 半導体装置の製造方法及びそれに用いるワイヤボンディング装置
JP2003309215A (ja) * 2002-02-15 2003-10-31 Nec Electronics Corp 半導体装置及びその製造方法
JP2009081356A (ja) * 2007-09-27 2009-04-16 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
JP2009117703A (ja) * 2007-11-08 2009-05-28 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2009194086A (ja) * 2008-02-13 2009-08-27 Denso Corp 半導体装置の製造方法
JP2010040709A (ja) * 2008-08-04 2010-02-18 Shinko Electric Ind Co Ltd 基板の製造方法
JP2010080808A (ja) * 2008-09-29 2010-04-08 Ngk Spark Plug Co Ltd 補強材付き配線基板の製造方法
JP2010141159A (ja) * 2008-12-12 2010-06-24 Denso Corp 電子装置
JP2010192545A (ja) * 2009-02-16 2010-09-02 Ngk Spark Plug Co Ltd 補強材付き配線基板の製造方法、補強材付き配線基板用の配線基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617730A (en) * 1984-08-13 1986-10-21 International Business Machines Corporation Method of fabricating a chip interposer
JP2000243869A (ja) 1999-02-18 2000-09-08 Ngk Spark Plug Co Ltd 配線基板
EP1990831A3 (en) * 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
JP4194408B2 (ja) 2003-04-03 2008-12-10 日本特殊陶業株式会社 補強材付き基板、半導体素子と補強材と基板とからなる配線基板

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003179092A (ja) * 2001-12-10 2003-06-27 Nitto Denko Corp 半導体装置の製造方法及びそれに用いるワイヤボンディング装置
JP2003309215A (ja) * 2002-02-15 2003-10-31 Nec Electronics Corp 半導体装置及びその製造方法
JP2009081356A (ja) * 2007-09-27 2009-04-16 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
JP2009117703A (ja) * 2007-11-08 2009-05-28 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2009194086A (ja) * 2008-02-13 2009-08-27 Denso Corp 半導体装置の製造方法
JP2010040709A (ja) * 2008-08-04 2010-02-18 Shinko Electric Ind Co Ltd 基板の製造方法
JP2010080808A (ja) * 2008-09-29 2010-04-08 Ngk Spark Plug Co Ltd 補強材付き配線基板の製造方法
JP2010141159A (ja) * 2008-12-12 2010-06-24 Denso Corp 電子装置
JP2010192545A (ja) * 2009-02-16 2010-09-02 Ngk Spark Plug Co Ltd 補強材付き配線基板の製造方法、補強材付き配線基板用の配線基板

Also Published As

Publication number Publication date
US20120073131A1 (en) 2012-03-29
US8479385B2 (en) 2013-07-09

Similar Documents

Publication Publication Date Title
JP5339928B2 (ja) 配線基板及びその製造方法
JP4535002B2 (ja) 半導体ic内蔵基板及びその製造方法
JP5703010B2 (ja) 半導体パッケージ及びその製造方法
JP5879030B2 (ja) 電子部品パッケージ及びその製造方法
JP2012069739A (ja) 配線基板の製造方法
JP2000138313A (ja) 半導体装置及びその製造方法
JP6029958B2 (ja) 配線基板の製造方法
JP2009152282A (ja) 集合配線基板及び半導体パッケージ
JP2012146963A (ja) 半導体パッケージの製造方法及び半導体パッケージ
JP5851079B2 (ja) 部品内蔵配線板
JP5734624B2 (ja) 半導体パッケージの製造方法
JP2009267149A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP4835629B2 (ja) 半導体装置の製造方法
JP2015144157A (ja) 回路基板、電子装置及び電子装置の製造方法
JP2009231635A (ja) 配線基板及びその製造方法、及び半導体装置及びその製造方法
JP2008182039A (ja) 多層配線板およびその製造方法
JP2016009740A (ja) 配線基板の製造方法
JP4611871B2 (ja) 半導体装置及びその製造方法、並びに電子装置
JP2017183571A (ja) 半導体装置の製造方法
JP5587804B2 (ja) 電子部品実装用配線基板の製造方法、電子部品実装用配線基板、及び電子部品付き配線基板の製造方法
JP5098313B2 (ja) 配線基板
KR20160032524A (ko) 인쇄회로기판 및 그 제조방법
JP4913650B2 (ja) 配線基板の製造方法
JP2004014651A (ja) 配線基板、それを用いた半導体装置及び配線基板の製造方法
JP2016021551A (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130918

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150310

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150804