JP5109740B2 - 電子装置およびその製造方法 - Google Patents

電子装置およびその製造方法 Download PDF

Info

Publication number
JP5109740B2
JP5109740B2 JP2008069462A JP2008069462A JP5109740B2 JP 5109740 B2 JP5109740 B2 JP 5109740B2 JP 2008069462 A JP2008069462 A JP 2008069462A JP 2008069462 A JP2008069462 A JP 2008069462A JP 5109740 B2 JP5109740 B2 JP 5109740B2
Authority
JP
Japan
Prior art keywords
plate
plate surface
island
electronic device
island portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008069462A
Other languages
English (en)
Other versions
JP2009224674A (ja
Inventor
裕之 山川
浅井  康富
渉 小林
俊夫 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008069462A priority Critical patent/JP5109740B2/ja
Publication of JP2009224674A publication Critical patent/JP2009224674A/ja
Application granted granted Critical
Publication of JP5109740B2 publication Critical patent/JP5109740B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901Structure
    • H01L2224/4903Connectors having different sizes, e.g. different diameters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、複数のアイランド部の一面上に部品を搭載するとともに、部品とともに各アイランド部の一面側をモールド樹脂で封止してなる電子装置、および、そのような電子装置の製造方法に関する。
従来より、この種の電子装置は、互いに電気的に分離され互いの板面に水平な方向に平面的に配置された複数個の板状のアイランド部と、各々のアイランド部の一方の板面に搭載された部品と、部品とともに各々のアイランド部を封止するモールド樹脂とを備えている。ここで、モールド樹脂は、各々のアイランド部における一方の板面側を封止しているが、反対側の他方の板面は封止していない。そして、各々のアイランド部の他方の板面は絶縁膜により被覆されている。
このような電子装置の製造方法としては、特許文献1および特許文献2に記載のものが提案されている。この製造方法でよれば、まず、複数個のアイランド部が連結されてなる板状素材の一方の板面のうち各々のアイランド部に相当する部位に、部品を搭載し、また、この板状素材の一方の板面のうち各々のアイランド部の間に相当する部位をハーフエッチングする。
その後、板状素材の一方の板面のうち各々のアイランド部に相当する部位および隣り合うアイランド部の間に相当する部位を、部品とともにモールド樹脂により封止する。また、板状素材の一方の板面とは反対側の他方の板面には、各アイランド部の配置パターンと同一形状にて絶縁膜を設ける。
次に、この絶縁膜をマスクとして板状素材の他方の板面側より、上記のハーフエッチングの残り部を研磨やエッチングなどにより除去することにより、板状素材を複数個のアイランド部に分割する。これにより、電子装置が完成する。ここで、各アイランド部の間では、上記のハーフエッチングの分だけモールド樹脂が入り込んだ構成となる。
特開2003−51576号公報 特開2001−24135号公報
しかしながら、上記従来の製造方法では、板状素材を複数個のアイランド部に分割することは、板状素材の一方の板面よりハーフエッチングを行い、その後、板状素材の他方の板面からエッチングなどを行うことにより実現されるため、実質的に2回の分割工程が必要であり、製造工程上の問題であった。
本発明は、上記問題に鑑みてなされたものであり、複数のアイランド部の一面上に部品を搭載するとともに、部品とともに各アイランド部の一面側をモールド樹脂で封止してなる電子装置を製造するにあたって、板状素材を分割して複数個のアイランド部を形成する工程の簡略化を可能とすることを目的とする。
上記目的を達成するため、請求項1に記載の発明では、複数個のアイランド部(10)が連結されてなる板状素材(100)を用意し、この板状素材(100)の一方の板面のうち各々のアイランド部(10)に相当する部位に、部品(21〜23、40)を搭載する工程と、板状素材(100)の一方の板面のうち各々のアイランド部(10)に相当する部位および隣り合うアイランド部(10)の間に相当する部位を、部品(21〜23、40)とともにモールド樹脂(30)により封止するとともに、板状素材(100)の一方の板面とは反対側の他方の板面はモールド樹脂(30)より露出させる工程と、板状素材(100)の他方の板面に、各々のアイランド部(10)の配置パターンと同一の平面パターンを有する絶縁膜(200)を形成する工程とを行い、これら各工程の後、絶縁膜(200)をマスクとして、板状素材(100)の他方の板面側から一方の板面側のモールド樹脂(30)まで到達するように板状素材(100)を厚さ方向にエッチングすることによって、板状素材(100)を複数個のアイランド部(10)に分割する工程とを実行するものであり、
板状素材(100)を複数個のアイランド部(10)に分割する工程では、分割された各々のアイランド部(10)の間に形成される溝(11)について、深さ方向の断面形状が板状素材(100)の他方の板面から一方の板面に拡がるテーパ状をなすものとなるように、エッチングを行い、
板状素材(100)を複数個のアイランド部(10)に分割する工程の後、溝(11)に、電気絶縁性の部材(60)を充填し、溝(11)を当該電気絶縁性の部材(60)にて埋めるようにしたことを特徴とする。
それによれば、モールド樹脂の封止後において、板状素材(100)を、その部品搭載面とは反対側の面からエッチングすることによって複数個のアイランド部(10)に分割できるので、板状素材(100)を分割して複数個のアイランド部(10)を形成する工程が1回で済み、当該工程の簡略化が可能となる。
また、本発明によれば、分割されている各々のアイランド部(10)の間を、電気絶縁性の部材(60)にて埋めることで機械的強度の向上が期待できる。
また、請求項に記載の発明のように、板状素材(100)のうち各々のアイランド部(10)に相当する部位に、板状素材(100)の一方の板面から他方の板面に貫通する貫通穴(10b)を形成しておき、モールド樹脂(30)の封止工程では、貫通穴(10b)にモールド樹脂(30)を入り込ませるようにモールド樹脂(30)の封止を行うようにしてもよい。
それによれば、モールド樹脂(30)と各々のアイランド部(10)との密着力を確保しやすく、好ましい。
また、請求項に記載の発明では、各々のアイランド部(10)の間は、各々のアイランド部(10)における一方の板面とは反対側の他方の板面から当該一方の板面まで到達する溝(11)として構成されており、この溝(11)には、各々のアイランド部(10)の一方の板面側に位置するモールド樹脂(30)は、入り込まず、当該一方の板面側に留まっており、各々のアイランド部(30)の他方の面には、電気絶縁性の絶縁膜(200)が設けられており、
溝(11)は、深さ方向の断面形状がアイランド部(10)の他方の板面から一方の板面に拡がるテーパ状をなすものとされており、溝(11)には電気絶縁性の部材(60)が充填され、溝(11)は当該電気絶縁性の部材(60)によって埋められていることを特徴とする。
本発明の電子装置は請求項1の製造方法により適切に製造されるものであり、本発明によっても、板状素材(100)を分割して複数個のアイランド部(10)を形成する工程が1回で済み、当該工程の簡略化が可能となる。
ここで、本発明の場合も、分割されている各々のアイランド部(10)の間を、電気絶縁性の部材(60)にて埋めることで機械的強度の向上が期待できる。
また、請求項に記載の発明のように、溝(11)以外の部位にて、各々のアイランド部(10)には、当該アイランド部(10)の一方の板面から他方の板面に貫通する貫通穴(10b)が設けられており、モールド樹脂(30)は、貫通穴(10b)に入り込んでいるものとしてもよい。この場合も、モールド樹脂(30)と各々のアイランド部(10)との密着力を確保しやすく、好ましい。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1は、本発明の第1実施形態に係る電子装置S1の概略断面構成を示す図である。この電子装置S1は大きくは、複数個のアイランド部10のそれぞれに、部品21、22、23、40を搭載し、これら部品21〜23、40とともに各々のアイランド部10をモールド樹脂30で封止したものである。
アイランド部10は導電性金属よりなる板状をなすものであり、それぞれの板面に水平な方向に沿って平面的に配置されている。各アイランド部10は離れて配置されていることにより、互いに電気的に分離されている。これら各アイランド部10は、後述する共通の板状素材100を分断することにより形成されたものである。
部品21〜23は、表面実装される電子部品であれば、特に限定されるものではないが、ここでは、マイコンなどのICチップ21、MOSトランジスタなどのパワー素子22、コンデンサやダイオードなどの受動素子23が示されている。これら、各部品21〜23は、はんだや導電性接着剤などのダイマウント材あるいはワイヤボンド実装などによって、各アイランド部10の一方の板面(図1中の上面)に搭載されている。
そして、ICチップ21とこれに隣り合うアイランド部10との間、および、パワー素子22とこれに隣り合うアイランド部10との間は、ボンディングワイヤ40により結線され電気的に接続されている。
ボンディングワイヤ40は、一般的なAuやAlなどよりなるものである。ここで、ボンディングワイヤ40もアイランド部10の一方の板面に接続されており、部品として構成されている。また、コンデンサ23は、隣り合うアイランド部10間にまたがって、当該両アイランド部10間を電気的に接続している。
また、モールド樹脂30は、従来より半導体装置の分野にて用いられる一般的なものであり、たとえばエポキシ樹脂などよりなる。ここで、このモールド樹脂30には、通常のものと同じくシリカなどの無機材料よりなるフィラーが含まれていてもよいし、全く含まれなくてもよい。
そして、モールド樹脂30は、各アイランド部10の一方の板面側にて、当該各アイランド部10および各部品21〜23、40を包み込んで封止している。また、各アイランド部10の他方の板面(図1中の下面)は、モールド樹脂30からは露出しているが、各々のアイランド部10の他方の面には、電気絶縁性の膜である絶縁膜200が設けられている。
それにより、各アイランド部10は、当該他方の板面側にて絶縁膜200によって電気的に絶縁されている。また、図1に示されるように、本実施形態の電子装置S1においては、周辺部に位置するアイランド部10の一部にてその一方の板面がモールド樹脂30より外部に露出した露出部10aとなっており、この露出部10aが電子装置S1における外部との電気接続を行う部位となっている。
ここにおいて、本電子装置S1では、各々のアイランド部10の間は、各々のアイランド部10の他方の板面から一方の板面まで到達する溝11として構成されている。つまり、この溝11は、隣り合うアイランド部10の端面を内面とする溝である。
そして、図1に示されるように、モールド樹脂30は、各アイランド部10の一方の板面側に位置しているが、この溝11には、モールド樹脂30は入り込んでおらず、当該一方の板面側に留まっている。
つまり、モールド樹脂30における各アイランド部10の一方の板面に接する面は、当該一方の板面と同一平面に位置している。言い換えれば、モールド樹脂30における各アイランド部10の一方の板面に接する面と当該一方の板面とは、面一(ツライチ)の位置関係にある。そのため、溝11の内面である各アイランド部10の端面は、モールド樹脂30にて被覆されておらず、モールド樹脂30から露出している。
そして、各アイランド部10の他方の板面に設けられている上記絶縁膜200は、実質的に、各アイランド部10の他方の板面と平面形状は同一である。つまり、本電子装置S1において複数個のアイランド部10と複数個の絶縁膜200とは同一の平面パターンをなしている。
次に、本実施形態の電子装置S1の製造方法について、図2を参照して述べる。図2は、本製造方法の工程を、(a)、(b)、(c)の順に示す工程図であり、各ワークを上記図1に対応した断面にて示している。
まず、図2(a)に示されるように、複数個のアイランド部10が連結されてなる板状素材100を用意する。この板状素材100は、たとえば銅や42アロイなどの一般のリードフレーム材料などよりなる。そして、この板状素材100の一方の板面(図2中の上面)のうち各々のアイランド部100に相当する部位に、はんだ付けや接着あるいはワイヤボンディングなどによって部品21〜23、40を搭載する(部品搭載工程)。
次に、図2(b)に示されるように、板状素材100の一方の板面のうち各々のアイランド部10に相当する部位および隣り合うアイランド部10の間に相当する部位を、部品21〜23、40とともにモールド樹脂30により封止する(樹脂封止工程)。
このとき、板状素材100の一方の板面とは反対側の他方の板面(図2中の下面)はモールド樹脂30より露出させる。この樹脂封止工程は、たとえばワークを金型に投入して、トランスファーモールド成形を行うことにより可能である。
次に、図2(b)に示されるように、板状素材100の他方の板面に、各々のアイランド部10の配置パターンと同一の平面パターンを有する絶縁膜200を形成する(絶縁膜形成工程)。つまり、このパターニングされた絶縁膜200は、板状素材100の他方の板面のうち各々のアイランド部10に相当する部位を被覆し、隣り合うアイランド部10の間に相当する部位では開口するものである。
この絶縁膜200は、後で行う板状素材100のエッチングに対してマスクとなる耐性を有する電気絶縁性材料よりなるものであり、たとえば、シリコーン樹脂のような有機物や、SiO2、Al2O3のような無機物よりなる膜である。
ここで、図3、図4は絶縁膜100の形成方法を示す概略断面図である。図3に示される第1の例では、絶縁膜200を、絶縁性のシート状をなすものとした場合であり、この場合には、予めパターニングされた絶縁膜200を、板状素材100の他方の板面に貼り付ける。この貼り付けは、シートそのものの粘着性を利用してもよいし、そうでない場合には、接着や熱圧着などでもよい。
また、図4に示される第2の例は、印刷、蒸着、スパッタ、AD法などの均一な膜形成が可能な成膜手法およびフォトリソグラフ法によって絶縁膜200を形成する例である。この場合、板状素材100の他方の板面にマスクKを設け(図4(a))、その後、上記成膜手法により絶縁膜200を形成する(図4(b))。
その後は、当該マスクKを除去すればパターニングされた絶縁膜200ができあがる。なお、マスクKの除去は、一般的なエッチングや剥離などにより可能であるが、後述する板状素材100のエッチング時に同時にエッチングして除去してもよい。
こうして、上記図2(b)に示されるように、絶縁膜200を形成した後、この絶縁膜200をマスクとして、板状素材100を、その厚さ方向にエッチングする。つまり、板状素材100の他方の板面側から一方の板面側のモールド樹脂30まで到達するように、板状素材100のエッチングを行う(エッチング工程)。
それによって、図2(c)に示されるように、各々のアイランド部10の他方の板面から一方の板面まで到達する溝11が形成され、当該他方の板面よりモールド樹脂30が露出する。そして、板状素材100が複数個のアイランド部100に分割され、この溝11を介して隣り合うアイランド部10が分離される。
これにより、本電子装置S1ができあがる。以上が本実施形態の製造方法である。できあがった電子装置S1は、絶縁膜200を介して、たとえばヒートシンクなどの基材上に搭載されて使用される。また、外部との電気的接続は、上記露出部10aにてワイヤボンディングなどにより行える。
ところで、本実施形態によれば、モールド樹脂30の封止後において、板状素材100を、その部品搭載面(つまり一方の板面)とは反対側の面(つまり他方の板面)からエッチングすることによって複数個のアイランド部10に分割できる。
そのため、この種の電子装置の製造方法において、従来では2回必要であった、板状素材100を分割して複数個のアイランド部10を形成する工程が、1回で済むことから、本実施形態では当該工程の簡略化がなされる。
なお、上記図2に示した製造方法の各工程では、部品搭載工程を行った後、樹脂封止工程を行い、続いて、絶縁膜形成工程を行い、最後にエッチング工程を行ったが、これら4つの工程の実行順序はこれに限定されるものではない。
部品搭載工程の後に樹脂封止工程を行い、最後にエッチング工程を行うという順序は決まっているが、絶縁膜形成工程は、エッチング工程の前であれば、どのタイミングで行ってもよい。たとえば、部品搭載工程、絶縁膜形成工程、樹脂封止工程、エッチング工程の順でもよいし、絶縁膜形成工程、部品搭載工程、樹脂封止工程、エッチング工程の順でもよい。
(第2実施形態)
図5は、本発明の第2実施形態に係る電子装置の概略断面構成を示す図である。本実施形態では、各々のアイランド部10の間の部位である溝11について、その深さ方向の断面形状がアイランド部10の他方の板面から一方の板面に拡がるテーパ状をなすものとしたことが上記第1実施形態との相違点である。
なお、図5では、3個の溝11のうち中央の1個の溝11について上記テーパ形状としているが、当該テーパ形状とすることは、すべての溝11について行ってもよいけれども、図5のように必要な溝11についてのみ行ってもよい。
このようなテーパ状の溝11は、上記図2に示したエッチング工程において、板状素材100の他方の板面から一方の板面側へ逆テーパとなるようにエッチングすればよい。このような逆テーパエッチングは公知である。
そして、本実施形態によれば、各々のアイランド部10の間の部位である溝11について上記テーパを形成することにより、アイランド部10における部品搭載面である一方の板面側にて、隣り合うアイランド部10間の距離が大きくなり、当該間の電気絶縁性の確保のために好ましいものとなる。
(第3実施形態)
図6は、本発明の第3実施形態に係る電子装置におけるアイランド部10の種々の配置構成を示す概略平面図である。
図6において、(a)は、板状素材100に部品21〜23、40を搭載した部品搭載工程後における当該板状素材100の一方の板面側の概略平面図であり、(b)はアイランド部10の配置構成の第1の例を示し、(c)はアイランド部10の配置構成の第2の例を示している。
本実施形態の第1の例では、図6(b)に示されるように、板状素材100をすべての部品21〜23、40に対するアイランド部10に対応して分割している。それに対して、第2の例では、図6(a)中に示される平面矩形の板状素材100において左下に位置する部品23は使用しない場合であり、この場合には、図6(c)に示されるように、当該使用しない部品23については、アイランド部10の分割を行わない。
このように、上記エッチング工程におけるアイランド部10の分割の形態としては、板状素材100の他方の板面側に設ける上記絶縁膜200の配置パターンの変更により、種々の形態が可能である。そのため、あらかじめ部品21〜23、40を板状素材100にすべて搭載しておき、絶縁膜200のパターン変更によって、不要な部品間を短絡させることが可能となる。
(第4実施形態)
図7は、本発明の第4実施形態に係る電子装置の概略断面構成を示す図である。各々のアイランド部10の一方の板面に搭載される部品としては、上記した表面実装部品21〜23やボンディングワイヤ40に限定されるものではなく、セラミック基板などの回路基板24であってもよい。ここでは、回路基板24には、さらに各部品21、23が搭載されている。
(第5実施形態)
図8は、本発明の第5実施形態に係る電子装置の概略断面構成を示す図である。本実施形態の電子装置は、上記図7に示される電子装置を一部変形したものである。
図8に示されるように、本電子装置では、アイランド部10の他方の板面のうち上記回路基板24と同じ位置にある部位を、モールド樹脂30によって封止し、アイランド部10の他方の板面のうちパワー素子22と同じ位置にある部位には、ヒートシンク50を設けている。パワー素子22は、絶縁膜200からヒートシンク50を介して放熱する。
(第6実施形態)
図9は、本発明の第6実施形態に係る電子装置の概略断面構成を示す図である。本実施形態の電子装置では、上記第1実施形態の電子装置に対して、さらに、溝11に、電気絶縁性の部材である充填部材60が充填され、溝11を当該充填部材60によって埋めたものであるところが相違する。
従来では、エッチングされた溝の内部のうちの上側(モールド樹脂側)には、モールド樹脂が入り込んだ形となるので、機械的強度の確保が行いやすかった。しかし、上記各実施形態の電子装置では、当該溝11にモールド樹脂30が存在せず空隙となるので、機械的強度が不十分となる可能性がある。その点、本実施形態のように、溝11を充填部材60で埋めてやれば、機械的強度の確保に好ましい。
また、この充填部材60については、板状素材100を複数個のアイランド部10に分割する上記エッチング工程の後、分割された各々のアイランド部10の間に形成された溝11に、アイランド部10の他方の板面側から充填部材60を充填すればよい。それにより溝11を電気絶縁性の充填部材60にて埋めることができる。
具体的には、充填部材60は、たとえばポリイミドやエポキシ、シリコーンなどの電気絶縁性の樹脂などであり、上記エッチング工程の後、分割された各々のアイランド部10の間に形成された溝11に対して、印刷やポッティングなどの方法により充填される。
(第7実施形態)
図10は、本発明の第7実施形態に係る電子装置の概略断面構成を示す図である。本実施形態では、上記第1実施形態の電子装置のように、溝11を露出させたものに対して適用する。
本実施形態では、アイランド部10の一方の板面側に、冷媒70を流すことによって、より放熱性を向上させるために溝11を有効に利用するものである。この冷媒70としては、電気絶縁性の油などが用いられるが、冷媒70を流すことは冷媒通路を設けることで容易である。
なお、本実施形態は、上記各実施形態のうち第6実施形態のように溝11を充填部材60で埋めたもの以外に適用可能である。
(第8実施形態)
図11は、本発明の第8実施形態に係る電子装置の製造方法の要部工程を示す工程図である。本実施形態では、アイランド部10をディプレス加工する場合の加工方法の例を示すもので、図11(a)、(b)、(c)は第1の方法、図11(d)、(e)は第2の方法を示している。
第1の方法では、図11(a)、(b)に示されるように、板状素材100の他方の板面にパターニングされた絶縁膜200を形成した後、板状素材100のうち周辺部に位置するアイランド部10に相当する部位を、ディプレス加工して折り曲げる。その後、部品搭載工程、樹脂封止工程を行うと、図11(c)に示される本実施形態の電子装置ができあがる。
この場合、図11(c)の電子装置において、その上方に図示しない外部の基材を配置し、ディプレスされた露出部10aにて、はんだや導電性接着剤などを介して当該基材に接続すればよい。
第2の方法では、図11(d)、(e)に示されるように、板状素材100のうち周辺部に位置するアイランド部10に相当する部位を、ディプレス加工して折り曲げた後、板状素材100の他方の板面にパターニングされた絶縁膜200を形成する。本実施形態では、これら第1の方法、第2の方法のどちらを採用してもよい。また、絶縁膜200の形成は、上記図3、図4に示される方法にて行える。
(第9実施形態)
図12は、本発明の第9実施形態に係る電子装置の製造方法の要部工程を示す工程図である。
本実施形態の製造方法では、まず、図12(a)に示されるように、樹脂封止工程の前に、上記板状素材100のうち溝11となる部位以外の部位であって各々のアイランド部10に相当する部位に、板状素材100の一方の板面から他方の板面に貫通する貫通穴10bを形成する。
貫通穴10bの形成方法としては、プレス、エッチングなどの一般的な穴あけ加工方法が採用される。また、貫通穴10bの形状としては円柱状、V溝形状、逆V溝形状など貫通する穴であれば、種々の形状が可能である。ここで、この貫通穴10bの形成は、樹脂封止工程の前であればよく、部品搭載工程の前でもよいし、後でもよい。
そして、貫通穴10bを形成後に樹脂封止工程を行うが、ここでは図12(b)に示されるように、貫通穴10bにモールド樹脂30を入り込ませるようにモールド樹脂30の封止を行う。これは、トランスファーモールド成形などにより、溶融などにより液状となったモールド樹脂30を、板状素材100の一方の板面側に注入すれば、貫通穴10bにモールド樹脂30が入り込むことで実現できる。
これによりできあがった本実施形態の電子装置においては、アイランド部10の一方の板面から他方の板面に貫通する貫通穴10bが設けられ、モールド樹脂30を当該貫通穴10bに入り込ませたものとなる。
上述のように、従来では、エッチングされた溝の内部のうちの上側(モールド樹脂側)には、モールド樹脂が入り込んだ形となるので、モールド樹脂と各アイランド部との密着力を確保しやすかった。しかし、上記各実施形態では、当該溝11にモールド樹脂30が入り込まずアイランド部10の一方の板面側に留まっているので、当該密着力が不十分となる可能性がある。
その点、本実施形態を、上記各実施形態に適用すれば、上記各実施形態の効果に加えて、貫通穴10bにモールド樹脂30が食い込んでいることにより、モールド樹脂30と各々のアイランド部10との密着力を十分に確保しやすいという利点がある。
(第10実施形態)
図13は、本発明の第10実施形態に係る電子装置の製造方法における樹脂封止工程の種々の例を示す工程図である。樹脂封止工程においては、上記したトランスファーモールド成形以外でもよく、図13(a)に示されるような印刷用マスクM1とスキージM2を用いた印刷や、図13(b)に示されるような滴下治具M3を用いたポッティングでもよい。
本発明の第1実施形態に係る電子装置の概略断面図である。 第1実施形態の電子装置の製造方法を示す工程図である。 第1実施形態における絶縁膜の形成方法の第1の例を示す概略断面図である。 第1実施形態における絶縁膜の形成方法の第2の例を示す概略断面図である。 本発明の第2実施形態に係る電子装置の概略断面図である。 本発明の第3実施形態に係る電子装置におけるアイランド部の種々の配置構成を示す概略平面図である。 本発明の第4実施形態に係る電子装置の概略断面図である。 本発明の第5実施形態に係る電子装置の概略断面図である。 本発明の第6実施形態に係る電子装置の概略断面図である。 本発明の第7実施形態に係る電子装置の概略断面図である。 本発明の第8実施形態に係る電子装置の製造方法の要部工程を示す工程図である。 本発明の第9実施形態に係る電子装置の製造方法の要部工程を示す工程図である。 本発明の第10実施形態に係る電子装置の製造方法における樹脂封止工程の種々の例を示す工程図である。
符号の説明
10 アイランド部
10b 貫通穴
11 溝
21 ICチップ
22 パワー素子
23 受動素子
30 モールド樹脂
40 ボンディングワイヤ
60 充填部材
100 板状素材
200 絶縁膜

Claims (4)

  1. 互いに電気的に分離され平面的に配置された複数個の板状のアイランド部(10)と、
    各々の前記アイランド部(10)の一方の板面に搭載された部品(21〜23、40)と、
    各々の前記アイランド部(10)の前記一方の板面側にて前記部品(21〜23、40)とともに各々の前記アイランド部(10)を封止するモールド樹脂(30)とを備える電子装置を製造する電子装置の製造方法において、
    前記複数個のアイランド部(10)が連結されてなる板状素材(100)を用意し、
    前記板状素材(100)の一方の板面のうち各々の前記アイランド部(10)に相当する部位に、前記部品(21〜23、40)を搭載する工程と、
    前記板状素材(100)の一方の板面のうち各々の前記アイランド部(10)に相当する部位および隣り合う前記アイランド部(10)の間に相当する部位を、前記部品(21〜23、40)とともに前記モールド樹脂(30)により封止するとともに、前記板状素材(100)の前記一方の板面とは反対側の他方の板面は前記モールド樹脂(30)より露出させる工程と、
    前記板状素材(100)の前記他方の板面に、各々の前記アイランド部(10)の配置パターンと同一の平面パターンを有する絶縁膜(200)を形成する工程と、
    前記各工程の後、前記絶縁膜(200)をマスクとして、前記板状素材(100)の前記他方の板面側から前記一方の板面側の前記モールド樹脂(30)まで到達するように前記板状素材(100)を厚さ方向にエッチングすることによって、前記板状素材(100)を前記複数個のアイランド部(10)に分割する工程とを実行するものであり、
    前記板状素材(100)を前記複数個のアイランド部(10)に分割する工程では、分割された各々の前記アイランド部(10)の間に形成される溝(11)について、深さ方向の断面形状が前記板状素材(100)の前記他方の板面から前記一方の板面に拡がるテーパ状をなすものとなるように、前記エッチングを行い、
    前記板状素材(100)を前記複数個のアイランド部(10)に分割する工程の後、前記溝(11)に、電気絶縁性の部材(60)を充填し、前記溝(11)を当該電気絶縁性の部材(60)にて埋めるようにしたことを特徴とする電子装置の製造方法。
  2. 前記板状素材(100)のうち各々の前記アイランド部(10)に相当する部位に、前記板状素材(100)の前記一方の板面から前記他方の板面に貫通する貫通穴(10b)を形成しておき、
    前記モールド樹脂(30)の封止工程では、前記貫通穴(10b)に前記モールド樹脂(30)を入り込ませるように前記モールド樹脂(30)の封止を行うことを特徴とする請求項1に記載の電子装置の製造方法。
  3. 互いに電気的に分離され平面的に配置された複数個の板状のアイランド部(10)と、
    各々の前記アイランド部(10)の一方の板面に搭載された部品(21〜23、40)と、
    各々の前記アイランド(10)の前記一方の板面側にて前記部品(21〜23、40)とともに各々の前記アイランド部(10)を封止するモールド樹脂(30)とを備える電子装置において、
    各々の前記アイランド部(10)の間は、各々の前記アイランド部(10)における前記一方の板面とは反対側の他方の板面から当該一方の板面まで到達する溝(11)として構成されており、
    この溝(11)には、各々の前記アイランド部(10)の前記一方の板面側に位置する前記モールド樹脂(30)は、入り込まず、当該一方の板面側に留まっており、
    各々の前記アイランド部(30)の他方の面には、電気絶縁性の絶縁膜(200)が設けられており、
    前記溝(11)は、深さ方向の断面形状が前記アイランド部(10)の前記他方の板面から前記一方の板面に拡がるテーパ状をなすものとされており、
    前記溝(11)には電気絶縁性の部材(60)が充填され、前記溝(11)は当該電気絶縁性の部材(60)によって埋められていることを特徴とする電子装置。
  4. 前記溝(11)以外の部位にて、各々の前記アイランド部(10)には、当該アイランド部(10)の前記一方の板面から前記他方の板面に貫通する貫通穴(10b)が設けられており、
    前記モールド樹脂(30)は、前記貫通穴(10b)に入り込んでいることを特徴とする請求項に記載の電子装置。
JP2008069462A 2008-03-18 2008-03-18 電子装置およびその製造方法 Expired - Fee Related JP5109740B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008069462A JP5109740B2 (ja) 2008-03-18 2008-03-18 電子装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008069462A JP5109740B2 (ja) 2008-03-18 2008-03-18 電子装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2009224674A JP2009224674A (ja) 2009-10-01
JP5109740B2 true JP5109740B2 (ja) 2012-12-26

Family

ID=41241124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008069462A Expired - Fee Related JP5109740B2 (ja) 2008-03-18 2008-03-18 電子装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP5109740B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08255867A (ja) * 1996-03-11 1996-10-01 Hitachi Ltd 面実装型ic
JP3913397B2 (ja) * 1999-03-30 2007-05-09 三洋電機株式会社 半導体装置の製造方法
JP2001250887A (ja) * 2000-03-08 2001-09-14 Sanyo Electric Co Ltd 回路装置の製造方法
JP4166097B2 (ja) * 2003-02-03 2008-10-15 三洋電機株式会社 混成集積回路装置
JP4353853B2 (ja) * 2004-05-20 2009-10-28 三洋電機株式会社 回路装置の製造方法および板状体
JP2007227503A (ja) * 2006-02-22 2007-09-06 Sanyo Electric Co Ltd 板状体およびそれを用いた回路装置の製造方法

Also Published As

Publication number Publication date
JP2009224674A (ja) 2009-10-01

Similar Documents

Publication Publication Date Title
US11056458B2 (en) Package comprising chip contact element of two different electrically conductive materials
JP6619356B2 (ja) 電力用半導体装置およびその製造方法
WO2008091742A2 (en) Pre-molded clip structure
JP2002151554A (ja) 半導体装置
US9305829B2 (en) Semiconductor package with an indented portion and manufacturing method thereof
JP4967701B2 (ja) 電力半導体装置
JP5262983B2 (ja) モールドパッケージおよびその製造方法
TWI631677B (zh) 封裝結構及其製造方法
KR102548231B1 (ko) 반도체 모듈 및 이에 사용되는 반도체 장치
JP2009164240A (ja) 半導体装置
JP2021072329A (ja) パワー半導体装置
JP5109740B2 (ja) 電子装置およびその製造方法
JP2013258354A (ja) モールドパッケージおよびその製造方法
JP2010103231A (ja) 電子装置
JP2015153987A (ja) モールドパッケージ
JP4942452B2 (ja) 回路装置
WO2020189508A1 (ja) 半導体モジュールおよびこれに用いられる半導体装置
JP2014220305A (ja) 多層基板およびこれを用いた電子装置、電子装置の製造方法
JP4527292B2 (ja) 半導体パワーモジュール
JP2011003818A (ja) モールドパッケージ
JP5056429B2 (ja) 半導体装置の製造方法
JP4946959B2 (ja) 半導体装置の製造方法
JP5499437B2 (ja) モールドパッケージ
JP5286948B2 (ja) 基板および電子装置の製造方法
JP4400575B2 (ja) 電子装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120911

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120924

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5109740

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees