JP5109740B2 - 電子装置およびその製造方法 - Google Patents
電子装置およびその製造方法 Download PDFInfo
- Publication number
- JP5109740B2 JP5109740B2 JP2008069462A JP2008069462A JP5109740B2 JP 5109740 B2 JP5109740 B2 JP 5109740B2 JP 2008069462 A JP2008069462 A JP 2008069462A JP 2008069462 A JP2008069462 A JP 2008069462A JP 5109740 B2 JP5109740 B2 JP 5109740B2
- Authority
- JP
- Japan
- Prior art keywords
- plate
- plate surface
- island
- electronic device
- island portions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
板状素材(100)を複数個のアイランド部(10)に分割する工程では、分割された各々のアイランド部(10)の間に形成される溝(11)について、深さ方向の断面形状が板状素材(100)の他方の板面から一方の板面に拡がるテーパ状をなすものとなるように、エッチングを行い、
板状素材(100)を複数個のアイランド部(10)に分割する工程の後、溝(11)に、電気絶縁性の部材(60)を充填し、溝(11)を当該電気絶縁性の部材(60)にて埋めるようにしたことを特徴とする。
溝(11)は、深さ方向の断面形状がアイランド部(10)の他方の板面から一方の板面に拡がるテーパ状をなすものとされており、溝(11)には電気絶縁性の部材(60)が充填され、溝(11)は当該電気絶縁性の部材(60)によって埋められていることを特徴とする。
図1は、本発明の第1実施形態に係る電子装置S1の概略断面構成を示す図である。この電子装置S1は大きくは、複数個のアイランド部10のそれぞれに、部品21、22、23、40を搭載し、これら部品21〜23、40とともに各々のアイランド部10をモールド樹脂30で封止したものである。
図5は、本発明の第2実施形態に係る電子装置の概略断面構成を示す図である。本実施形態では、各々のアイランド部10の間の部位である溝11について、その深さ方向の断面形状がアイランド部10の他方の板面から一方の板面に拡がるテーパ状をなすものとしたことが上記第1実施形態との相違点である。
図6は、本発明の第3実施形態に係る電子装置におけるアイランド部10の種々の配置構成を示す概略平面図である。
図7は、本発明の第4実施形態に係る電子装置の概略断面構成を示す図である。各々のアイランド部10の一方の板面に搭載される部品としては、上記した表面実装部品21〜23やボンディングワイヤ40に限定されるものではなく、セラミック基板などの回路基板24であってもよい。ここでは、回路基板24には、さらに各部品21、23が搭載されている。
図8は、本発明の第5実施形態に係る電子装置の概略断面構成を示す図である。本実施形態の電子装置は、上記図7に示される電子装置を一部変形したものである。
図9は、本発明の第6実施形態に係る電子装置の概略断面構成を示す図である。本実施形態の電子装置では、上記第1実施形態の電子装置に対して、さらに、溝11に、電気絶縁性の部材である充填部材60が充填され、溝11を当該充填部材60によって埋めたものであるところが相違する。
図10は、本発明の第7実施形態に係る電子装置の概略断面構成を示す図である。本実施形態では、上記第1実施形態の電子装置のように、溝11を露出させたものに対して適用する。
図11は、本発明の第8実施形態に係る電子装置の製造方法の要部工程を示す工程図である。本実施形態では、アイランド部10をディプレス加工する場合の加工方法の例を示すもので、図11(a)、(b)、(c)は第1の方法、図11(d)、(e)は第2の方法を示している。
図12は、本発明の第9実施形態に係る電子装置の製造方法の要部工程を示す工程図である。
図13は、本発明の第10実施形態に係る電子装置の製造方法における樹脂封止工程の種々の例を示す工程図である。樹脂封止工程においては、上記したトランスファーモールド成形以外でもよく、図13(a)に示されるような印刷用マスクM1とスキージM2を用いた印刷や、図13(b)に示されるような滴下治具M3を用いたポッティングでもよい。
10b 貫通穴
11 溝
21 ICチップ
22 パワー素子
23 受動素子
30 モールド樹脂
40 ボンディングワイヤ
60 充填部材
100 板状素材
200 絶縁膜
Claims (4)
- 互いに電気的に分離され平面的に配置された複数個の板状のアイランド部(10)と、
各々の前記アイランド部(10)の一方の板面に搭載された部品(21〜23、40)と、
各々の前記アイランド部(10)の前記一方の板面側にて前記部品(21〜23、40)とともに各々の前記アイランド部(10)を封止するモールド樹脂(30)とを備える電子装置を製造する電子装置の製造方法において、
前記複数個のアイランド部(10)が連結されてなる板状素材(100)を用意し、
前記板状素材(100)の一方の板面のうち各々の前記アイランド部(10)に相当する部位に、前記部品(21〜23、40)を搭載する工程と、
前記板状素材(100)の一方の板面のうち各々の前記アイランド部(10)に相当する部位および隣り合う前記アイランド部(10)の間に相当する部位を、前記部品(21〜23、40)とともに前記モールド樹脂(30)により封止するとともに、前記板状素材(100)の前記一方の板面とは反対側の他方の板面は前記モールド樹脂(30)より露出させる工程と、
前記板状素材(100)の前記他方の板面に、各々の前記アイランド部(10)の配置パターンと同一の平面パターンを有する絶縁膜(200)を形成する工程と、
前記各工程の後、前記絶縁膜(200)をマスクとして、前記板状素材(100)の前記他方の板面側から前記一方の板面側の前記モールド樹脂(30)まで到達するように前記板状素材(100)を厚さ方向にエッチングすることによって、前記板状素材(100)を前記複数個のアイランド部(10)に分割する工程とを実行するものであり、
前記板状素材(100)を前記複数個のアイランド部(10)に分割する工程では、分割された各々の前記アイランド部(10)の間に形成される溝(11)について、深さ方向の断面形状が前記板状素材(100)の前記他方の板面から前記一方の板面に拡がるテーパ状をなすものとなるように、前記エッチングを行い、
前記板状素材(100)を前記複数個のアイランド部(10)に分割する工程の後、前記溝(11)に、電気絶縁性の部材(60)を充填し、前記溝(11)を当該電気絶縁性の部材(60)にて埋めるようにしたことを特徴とする電子装置の製造方法。 - 前記板状素材(100)のうち各々の前記アイランド部(10)に相当する部位に、前記板状素材(100)の前記一方の板面から前記他方の板面に貫通する貫通穴(10b)を形成しておき、
前記モールド樹脂(30)の封止工程では、前記貫通穴(10b)に前記モールド樹脂(30)を入り込ませるように前記モールド樹脂(30)の封止を行うことを特徴とする請求項1に記載の電子装置の製造方法。 - 互いに電気的に分離され平面的に配置された複数個の板状のアイランド部(10)と、
各々の前記アイランド部(10)の一方の板面に搭載された部品(21〜23、40)と、
各々の前記アイランド(10)の前記一方の板面側にて前記部品(21〜23、40)とともに各々の前記アイランド部(10)を封止するモールド樹脂(30)とを備える電子装置において、
各々の前記アイランド部(10)の間は、各々の前記アイランド部(10)における前記一方の板面とは反対側の他方の板面から当該一方の板面まで到達する溝(11)として構成されており、
この溝(11)には、各々の前記アイランド部(10)の前記一方の板面側に位置する前記モールド樹脂(30)は、入り込まず、当該一方の板面側に留まっており、
各々の前記アイランド部(30)の他方の面には、電気絶縁性の絶縁膜(200)が設けられており、
前記溝(11)は、深さ方向の断面形状が前記アイランド部(10)の前記他方の板面から前記一方の板面に拡がるテーパ状をなすものとされており、
前記溝(11)には電気絶縁性の部材(60)が充填され、前記溝(11)は当該電気絶縁性の部材(60)によって埋められていることを特徴とする電子装置。 - 前記溝(11)以外の部位にて、各々の前記アイランド部(10)には、当該アイランド部(10)の前記一方の板面から前記他方の板面に貫通する貫通穴(10b)が設けられており、
前記モールド樹脂(30)は、前記貫通穴(10b)に入り込んでいることを特徴とする請求項3に記載の電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008069462A JP5109740B2 (ja) | 2008-03-18 | 2008-03-18 | 電子装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008069462A JP5109740B2 (ja) | 2008-03-18 | 2008-03-18 | 電子装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009224674A JP2009224674A (ja) | 2009-10-01 |
JP5109740B2 true JP5109740B2 (ja) | 2012-12-26 |
Family
ID=41241124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008069462A Expired - Fee Related JP5109740B2 (ja) | 2008-03-18 | 2008-03-18 | 電子装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5109740B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08255867A (ja) * | 1996-03-11 | 1996-10-01 | Hitachi Ltd | 面実装型ic |
JP3913397B2 (ja) * | 1999-03-30 | 2007-05-09 | 三洋電機株式会社 | 半導体装置の製造方法 |
JP2001250887A (ja) * | 2000-03-08 | 2001-09-14 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
JP4166097B2 (ja) * | 2003-02-03 | 2008-10-15 | 三洋電機株式会社 | 混成集積回路装置 |
JP4353853B2 (ja) * | 2004-05-20 | 2009-10-28 | 三洋電機株式会社 | 回路装置の製造方法および板状体 |
JP2007227503A (ja) * | 2006-02-22 | 2007-09-06 | Sanyo Electric Co Ltd | 板状体およびそれを用いた回路装置の製造方法 |
-
2008
- 2008-03-18 JP JP2008069462A patent/JP5109740B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009224674A (ja) | 2009-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11056458B2 (en) | Package comprising chip contact element of two different electrically conductive materials | |
JP6619356B2 (ja) | 電力用半導体装置およびその製造方法 | |
WO2008091742A2 (en) | Pre-molded clip structure | |
JP2002151554A (ja) | 半導体装置 | |
US9305829B2 (en) | Semiconductor package with an indented portion and manufacturing method thereof | |
JP4967701B2 (ja) | 電力半導体装置 | |
JP5262983B2 (ja) | モールドパッケージおよびその製造方法 | |
TWI631677B (zh) | 封裝結構及其製造方法 | |
KR102548231B1 (ko) | 반도체 모듈 및 이에 사용되는 반도체 장치 | |
JP2009164240A (ja) | 半導体装置 | |
JP2021072329A (ja) | パワー半導体装置 | |
JP5109740B2 (ja) | 電子装置およびその製造方法 | |
JP2013258354A (ja) | モールドパッケージおよびその製造方法 | |
JP2010103231A (ja) | 電子装置 | |
JP2015153987A (ja) | モールドパッケージ | |
JP4942452B2 (ja) | 回路装置 | |
WO2020189508A1 (ja) | 半導体モジュールおよびこれに用いられる半導体装置 | |
JP2014220305A (ja) | 多層基板およびこれを用いた電子装置、電子装置の製造方法 | |
JP4527292B2 (ja) | 半導体パワーモジュール | |
JP2011003818A (ja) | モールドパッケージ | |
JP5056429B2 (ja) | 半導体装置の製造方法 | |
JP4946959B2 (ja) | 半導体装置の製造方法 | |
JP5499437B2 (ja) | モールドパッケージ | |
JP5286948B2 (ja) | 基板および電子装置の製造方法 | |
JP4400575B2 (ja) | 電子装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100618 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120911 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120924 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5109740 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |