JP4400575B2 - 電子装置の製造方法 - Google Patents
電子装置の製造方法 Download PDFInfo
- Publication number
- JP4400575B2 JP4400575B2 JP2006002695A JP2006002695A JP4400575B2 JP 4400575 B2 JP4400575 B2 JP 4400575B2 JP 2006002695 A JP2006002695 A JP 2006002695A JP 2006002695 A JP2006002695 A JP 2006002695A JP 4400575 B2 JP4400575 B2 JP 4400575B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated
- lead frame
- mold resin
- tape member
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
図1は、本発明の第1実施形態に係る電子装置100の表面側の概略平面構成を示す図であり、モールド樹脂70内の各部を透過して示してある。
図9は、本発明の第2実施形態に係る製造方法を示す概略平面図であり、モールド樹脂70の外形を一点鎖線、テープ部材400を破線にて示してある。このように、リードフレーム420が多連の場合であっても、テープ部材400を用いて、上記実施形態と同様の製造方法を行うことができる。
図10は、本発明の第3実施形態に係る電子装置の概略背面構成を示す図であり、図11は、本電子装置の製造方法を示す概略平面図である。なお、図11では、モールド樹脂70の外形を一点鎖線、テープ部材400を破線にて示してある。
また、本実施形態では、この支持部材としての被覆テープ430を、リードフレーム420の各リード50、51だけでなく、上述したように、ヒートシンク41、42、および、パワーMOS素子21〜24に接続されるリード61〜63を共通のフレーム部410に連結してなるものに対しても適用し、同様の効果を発揮している。
本発明の第4実施形態は、配線基板30の一面上に第1の電子素子11〜14を搭載し、ヒートシンク41、42の一面上に第2の電子素子21〜24を搭載するとともに、配線基板30の周囲にリードフレーム420を配置し、両電子素子11〜14、21〜24、配線基板30およびリードフレーム420を電気的に接続した後、両電子素子11〜14、21〜24、配線基板30、ヒートシンク41、42およびリードフレーム420をモールド樹脂70にて封止してなる電子装置を、2個製造する電子装置の製造方法を提供する。
本発明の第5実施形態も、上記第4実施形態と同様に、当該電子装置100を2個製造する電子装置の製造方法を提供する。
図16、図17、図18は、本発明における種々の他の実施形態を示す概略断面である。
12…第1の電子素子としての制御IC、
13…第1の電子素子としてのICチップ、
14…第1の電子素子としてのコンデンサ、
21、22、23、24…第2の電子素子としてのパワーMOS素子、
30…配線基板、41、42…ヒートシンク、70…モールド樹脂、
400…テープ部材、401…テープ部材の開口部、420…リードフレーム。
Claims (6)
- 配線基板(30)の一面上に第1の電子素子(11〜14)を搭載し、ヒートシンク(41、42)の一面上に第2の電子素子(21〜24)を搭載するとともに、前記配線基板(30)の周囲にリードフレーム(420)を配置し、前記両電子素子(11〜14、21〜24)、前記配線基板(30)および前記リードフレーム(420)を電気的に接続した後、
前記両電子素子(11〜14、21〜24)、前記配線基板(30)、前記ヒートシンク(41、42)および前記リードフレーム(420)をモールド樹脂(70)にて封止してなる電子装置の製造方法であって、
前記配線基板(30)の他面側、前記ヒートシンク(41、42)の他面側および前記リードフレーム(420)を、共通のテープ部材(400)に貼り付けて一体化した後、前記モールド樹脂(70)による封止を行い、続いて、前記テープ部材(400)を剥がすことを特徴とする電子装置の製造方法。 - 前記テープ部材(400)に開口部(401)を設け、
前記ヒートシンク(41、42)の他面の一部を、前記テープ部材(400)の厚さ分、前記開口部(401)にはめ込んで当該他面の一部を前記開口部(401)から露出させた状態で、前記ヒートシンク(41、42)を前記テープ部材(400)に貼り付けることを特徴とする請求項1に記載の電子装置の製造方法。 - 前記リードフレーム(420)として、フレーム部(421)に連結された複数本のリード(50、51)を有するものを用い、
このリードフレーム(420)における前記複数本のリード(50、51)同士を、支持部材(430)により連結した後、
前記複数本のリード(50、51)のうち当該電子装置における前記モールド樹脂(70)の端面よりも内周側に位置する部位にて、前記複数本のリード(50、51)を前記フレーム部(421)から切り離すとともに、切り離された前記複数本のリード(50、51)同士が前記支持部材(430)によって連結された状態とし、
続いて、前記配線基板(30)、前記ヒートシンク(41、42)および前記リードフレーム(420)への前記テープ部材(400)の貼り付けを行うことを特徴とする請求項1または2に記載の電子装置の製造方法。 - 配線基板(30)の一面上に第1の電子素子(11〜14)を搭載し、ヒートシンク(41、42)の一面上に第2の電子素子(21〜24)を搭載するとともに、前記配線基板(30)の周囲にリードフレーム(420)を配置し、前記両電子素子(11〜14、21〜24)、前記配線基板(30)および前記リードフレーム(420)を電気的に接続した後、前記両電子素子(11〜14、21〜24)、前記配線基板(30)、前記ヒートシンク(41、42)および前記リードフレーム(420)をモールド樹脂(70)にて封止してなる電子装置を、2個製造する電子装置の製造方法であって、
前記配線基板(30)の他面側、前記ヒートシンク(41、42)の他面側および前記リードフレーム(420)を、共通のテープ部材(400)の一面に貼り付けて一体化した一体化部材(500、500’)を2個用意し、
一方の前記一体化部材(500)における前記テープ部材(400)の他面と、他方の前記一体化部材(500’)における前記テープ部材(400)の他面とを貼り合わせて、これら2個の前記一体化部材(500、500’)を連結した後、
各々の前記一体化部材(500、500’)における前記テープ部材(400)の一面側を前記モールド樹脂(70)によって封止し、
続いて、各々の前記一体化部材(500、500’)における前記テープ部材(400)の他面同士を剥がして前記一体化部材(500、500’)同士を分離するとともに、分離された各々の前記一体化部材(500、500’)から前記テープ部材(400)を剥がすことを特徴とする電子装置の製造方法。 - 配線基板(30)の一面上に第1の電子素子(11〜14)を搭載し、ヒートシンク(41、42)の一面上に第2の電子素子(21〜24)を搭載するとともに、前記配線基板(30)の周囲にリードフレーム(420)を配置し、前記両電子素子(11〜14、21〜24)、前記配線基板(30)および前記リードフレーム(420)を電気的に接続した後、前記両電子素子(11〜14、21〜24)、前記配線基板(30)、前記ヒートシンク(41、42)および前記リードフレーム(420)をモールド樹脂(70)にて封止してなる電子装置を、2個製造する電子装置の製造方法であって、
前記配線基板(30)の他面側、前記ヒートシンク(41、42)の他面側および前記リードフレーム(420)を、共通のテープ部材(400)の一面に貼り付けて一体化した一体化部材(500、500’)を2個用意し、
これら2個の一体化部材(500、500’)を、それぞれの前記テープ部材(400)の一面側にて対向するように配置するとともに、前記両一体化部材(500、500’)の間に隙間部材(600)を介在させることで前記両一体化部材(500、500’)を隙間を持って保持した後、
前記両一体化部材(500、500’)の隙間へ前記モールド樹脂(70)を充填することで当該隙間を封止し、
続いて、前記隙間部材(600)を除去するとともに、各々の前記一体化部材(500、500’)より前記テープ部材(400)を剥がすことを特徴とする電子装置の製造方法。 - 前記隙間部材(600)を、その一端部が各々の前記一体化部材(500、500’)毎に前記テープ部材(400)の一面に貼り付けられるとともに、他端部が相手側の隙間部材(600)の他端部と接着テープ(700)により貼り付けられた状態で、前記両一体化部材(500、500’)の間に介在させるとともに、
各々の前記一体化部材(500、500’)における前記モールド樹脂(70)の封止領域を、これら隙間部材(600)および接着テープ(700)により区画するようにしたことを特徴とする請求項5に記載の電子装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006002695A JP4400575B2 (ja) | 2005-10-06 | 2006-01-10 | 電子装置の製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005293219 | 2005-10-06 | ||
JP2006002695A JP4400575B2 (ja) | 2005-10-06 | 2006-01-10 | 電子装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007129175A JP2007129175A (ja) | 2007-05-24 |
JP4400575B2 true JP4400575B2 (ja) | 2010-01-20 |
Family
ID=38151553
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006002695A Expired - Fee Related JP4400575B2 (ja) | 2005-10-06 | 2006-01-10 | 電子装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4400575B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3536582B1 (en) * | 2011-04-07 | 2022-08-10 | Mitsubishi Electric Corporation | Mold module and electric power steering apparatus |
JP6240795B2 (ja) * | 2017-01-18 | 2017-11-29 | 日立オートモティブシステムズ株式会社 | 熱式流量計 |
-
2006
- 2006-01-10 JP JP2006002695A patent/JP4400575B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007129175A (ja) | 2007-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101149298B1 (ko) | 4개의 모스펫 풀 브릿지 모듈 | |
US8358514B2 (en) | Electronic control device | |
US20070075419A1 (en) | Semiconductor device having metallic lead and electronic device having lead frame | |
JP4270095B2 (ja) | 電子装置 | |
WO2021005916A1 (ja) | 半導体装置及び電子装置 | |
JP2008141140A (ja) | 半導体装置 | |
JP5603489B2 (ja) | 自動車用の密閉型のコントロールモジュール | |
JP5262983B2 (ja) | モールドパッケージおよびその製造方法 | |
JP4552810B2 (ja) | 半導体装置 | |
JP5267021B2 (ja) | 半導体装置およびそれを用いたインバータ回路 | |
JP5257229B2 (ja) | 半導体装置およびヒートシンク | |
JP2017017109A (ja) | 半導体装置 | |
JP4400575B2 (ja) | 電子装置の製造方法 | |
JP2008218688A (ja) | 半導体装置 | |
JP4333505B2 (ja) | 半導体装置 | |
JP2009206406A (ja) | パワー半導体装置 | |
JPH09181253A (ja) | 半導体素子用のパッケージング装置 | |
US20170354036A1 (en) | Electronic Assembly and Method for the Production thereof | |
JP5147295B2 (ja) | 半導体装置 | |
JP2007158288A (ja) | 負荷駆動用電子装置 | |
JP2011009643A (ja) | 電子装置 | |
JP2017028131A (ja) | パッケージ実装体 | |
JPH10173085A (ja) | 電子モジュール及び電子モジュールの製造方法 | |
US20230245948A1 (en) | Semiconductor device and manufacturing method thereof | |
JP4225246B2 (ja) | 電子装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091001 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091006 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091019 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131106 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |