JP4400575B2 - 電子装置の製造方法 - Google Patents

電子装置の製造方法 Download PDF

Info

Publication number
JP4400575B2
JP4400575B2 JP2006002695A JP2006002695A JP4400575B2 JP 4400575 B2 JP4400575 B2 JP 4400575B2 JP 2006002695 A JP2006002695 A JP 2006002695A JP 2006002695 A JP2006002695 A JP 2006002695A JP 4400575 B2 JP4400575 B2 JP 4400575B2
Authority
JP
Japan
Prior art keywords
integrated
lead frame
mold resin
tape member
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006002695A
Other languages
English (en)
Other versions
JP2007129175A (ja
Inventor
豊 福田
斎藤  光弘
利博 永谷
幸宏 前田
典久 今泉
浅井  康富
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2006002695A priority Critical patent/JP4400575B2/ja
Publication of JP2007129175A publication Critical patent/JP2007129175A/ja
Application granted granted Critical
Publication of JP4400575B2 publication Critical patent/JP4400575B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48095Kinked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、それぞれに電子素子が搭載された配線基板およびヒートシンクと、リードフレームとをモールド樹脂にて一体に封止してなる電子装置の製造方法に関する。
この種の電子装置として、本出願人は先に、特願2004−291398号にて、リードフレーム、電子素子を搭載した配線基板およびヒートシンクをモールド樹脂で封止してなる電子装置を提案している。
このような電子装置を製造するにあたっては、モールド樹脂による封止を行う前に、これらリードフレーム、配線基板およびヒートシンクの三者を、一体化して固定する必要がある。
そこで、この先願のものでは、パワー素子やマイコンなど、種類の異なる電子素子を、それぞれの機能毎に別々の配線基板に搭載したうえで、さらに、これら配線基板をヒートシンクに搭載し、このヒートシンクとリードフレームとをかしめ固定することで一体化を行っている。
なお、このヒートシンクとリードフレームとを、かしめ固定することで一体化する方法は、特許文献1に提案されている。
特許第3473525号公報
しかしながら、上記した先願のものでは、種類の異なる電子素子をすべて配線基板を介して、ヒートシンクに搭載するため、たとえば、ヒートシンクに搭載することが不要な発熱の小さい電子素子までも、ヒートシンクに搭載することになり、結果的に、ヒートシンクが不必要に大きくなってしまう。
そこで、本発明者は、電子素子を、配線基板に搭載するものと、ヒートシンクに搭載するものとに区別することを検討した。
つまり、配線基板の一面、ヒートシンクの一面にそれぞれ電子素子を搭載するとともに、配線基板の周囲にリードフレームを配置し、各電子素子、配線基板およびリードフレームを電気的に接続した後、これら配線基板、ヒートシンクおよびリードフレームの三者をモールド樹脂にて封止することとした。
しかし、この場合、やはりモールド樹脂による封止を行う前に、配線基板、ヒートシンク、リードフレームの三者を一体に保持する必要がある。この場合、従来のように、かしめ固定を行うと、かしめを行う部位を、配線基板、ヒートシンクおよびリードフレームに設ける必要が生じ、これらの形状に制約を加えることになる。
本発明は、上記問題に鑑みてなされたものであり、種類の異なる電子素子をそれぞれ配線基板、ヒートシンクに搭載し、これらをリードフレームとともにモールド樹脂にて封止するにあたって、かしめ固定によることなく、モールド樹脂封止前におけるこれら三者の一体化を実現することを目的とする。
上記目的を達成するため、本発明は、配線基板(30)およびヒートシンク(41、42)における電子素子(11〜14、21〜24)の搭載面とは反対の面側、すなわち配線基板(30)の他面側、ヒートシンク(41、42)の他面側およびリードフレーム(420)を、共通のテープ部材(400)に貼り付けて一体化した後、モールド樹脂(70)による封止を行い、続いて、テープ部材(400)を剥がすことを、第1の特徴とする。
それによれば、配線基板(30)およびヒートシンク(41、42)さらにリードフレーム(420)が、テープ部材(400)により一体化されるため、かしめ固定によることなく、モールド樹脂(70)の封止前におけるこれら三者の一体化を実現することができる。
このような製造方法においては、テープ部材(400)に開口部(401)を設け、ヒートシンク(41、42)の他面の一部を、テープ部材(400)の厚さ分、開口部(401)にはめ込んで当該他面の一部を開口部(401)から露出させた状態で、ヒートシンク(41、42)をテープ部材(400)に貼り付けるようにしてもよい。
それによれば、この電子装置(100)を、外部基材(200)に対してヒートシンク(41、42)の他面を向けてはんだ実装するとき、この他面の一部がテープ部材(400)の厚さ分、モールド樹脂(70)から突出し、この突出部が電子装置(100)の実装時におけるはんだ(210)の厚さを確保するスペーサとして機能する。
また、この製造方法においては、リードフレーム(420)として、フレーム部(421)に連結された複数本のリード(50、51)を有するものを用いた場合、複数本のリード(50、51)同士を支持部材(430)により連結した後、複数本のリード(50、51)のうち当該電子装置における前記モールド樹脂(70)の端面よりも内周側に位置する部位にて、複数本のリード(50、51)をフレーム部(421)から切り離し、切り離し後の複数本のリード(50、51)同士を支持部材(430)によって連結された状態とし、続いて、配線基板(30)、ヒートシンク(41、42)およびリードフレーム(420)にテープ部材(400)に貼り付けて一体化するようにしてもよい。
それによれば、複数本のリード(50、51)同士を支持部材(430)により連結した状態で、フレーム部(421)から切り離しても複数本のリード(50、51)同士は、ばらばらにならずに連結された状態を維持し、モールド樹脂(70)の封止後において、複数本のリード(50、51)の端部は、モールド樹脂(70)の端面よりも内周側に位置させることができる。
また、本発明者は、種類の異なる電子素子をそれぞれ配線基板、ヒートシンクに搭載し、これらをリードフレームとともにモールド樹脂にて封止してなる電子装置を2個製造する製造方法についても検討を行った。
すなわち、本発明は、当該電子装置を2個製造する製造方法において、配線基板(30)の他面側、ヒートシンク(41、42)の他面側およびリードフレーム(420)を、共通のテープ部材(400)の一面に貼り付けて一体化した一体化部材(500、500’)を2個用意し、一方の一体化部材(500)におけるテープ部材(400)の他面と、他方の一体化部材(500’)におけるテープ部材(400)の他面とを貼り合わせて、2個の一体化部材(500、500’)を連結した後、各々の一体化部材(500、500’)におけるテープ部材(400)の一面側をモールド樹脂(70)によって封止し、続いて、各々の一体化部材(500、500’)におけるテープ部材(400)の他面同士を剥がして一体化部材(500、500’)同士を分離するとともに、分離された各々の一体化部材(500、500’)からテープ部材(400)を剥がすことを、第2の特徴とする。
それによれば、上記第1の特徴を有する製造方法と同様に、上記目的を達成できるとともに、2個の一体化部材(500、500’)をテープ部材(400)を境として対称的に配置できるため、モールド樹脂(70)封止時などにおける各部の熱膨張の影響や、モールド樹脂(70)の硬化収縮の影響を極力回避でき、装置の反りなどの変形を抑制することができる。
また、本発明は、当該電子装置を2個製造する製造方法において、配線基板(30)の他面側、ヒートシンク(41、42)の他面側およびリードフレーム(420)を、共通のテープ部材(400)の一面に貼り付けて一体化した一体化部材(500、500’)を2個用意し、これら2個の一体化部材(500、500’)を、それぞれのテープ部材(400)の一面側にて対向するように配置するとともに、両一体化部材(500、500’)の間に隙間部材(600)を介在させることで両一体化部材(500、500’)を隙間を持って保持した後、両一体化部材(500、500’)の隙間へモールド樹脂(70)を充填することで当該隙間を封止し、続いて、隙間部材(600)を除去するとともに、各々の一体化部材(500、500’)よりテープ部材(400)を剥がすことを、第3の特徴とする。
それによれば、上記第1の特徴を有する製造方法と同様に、上記目的を達成できるとともに、2個の一体化部材(500、500’)を隙間部材(600)を挟んで対称的に配置できるため、モールド樹脂(70)封止時などにおける各部の熱膨張の影響や、モールド樹脂(70)の硬化収縮の影響を極力回避でき、装置の反りなどの変形を抑制することができる。
そして、この場合、隙間部材(600)を、その一端部が各々の一体化部材(500、500’)毎にテープ部材(400)の一面に貼り付けられるとともに、他端部が相手側の隙間部材(600)の他端部と接着テープ(700)により貼り付けられた状態で、両一体化部材(500、500’)の間に介在させるとともに、各々の一体化部材(500、500’)におけるモールド樹脂(70)の封止領域を、これら隙間部材(600)および接着テープ(700)により区画するようにできる。
それにより、各一体化部材(500、500’)におけるモールド樹脂(70)の封止領域を適切に形成し、モールド樹脂(70)の充填を適切に行うことができる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1は、本発明の第1実施形態に係る電子装置100の表面側の概略平面構成を示す図であり、モールド樹脂70内の各部を透過して示してある。
また、図2は、図1中のA−A線に沿った概略断面図、図3は、本電子装置100の背面図、すなわち図1とは反対側の裏面側の概略平面構成を示す図である。
限定するものではないが、本実施形態では、電子装置100は、自動車のパワーウィンドウの駆動モータを駆動するHICに適用されるものとして説明する。なお、図2は、本電子装置100を当該モータのケース200に搭載した状態を示している。
図1、図2に示されるように、第1の電子素子11〜14が、配線基板30の一面上に搭載され、第2の電子素子21〜24が、ヒートシンク41、42の一面上に搭載されている。
第1の電子素子11〜14は、制御素子としてのマイコン11および制御IC12、さらに、その他のICチップ13、コンデンサ14からなる。これらは、半導体分野で通常採用されるものであり、発熱が比較的小さいものである。
これら第1の電子素子11〜14は、図2に示されるように、配線基板30の一面上にはんだや導電性接着剤などのマウント材15を介して接続され、必要に応じて金やアルミニウムなどからなるボンディングワイヤ16を介して配線基板30に電気的に接続されている。
ここで、配線基板30としては、3層以上の層が積層されたセラミック積層基板またはプリント配線基板などを採用することができる。具体的には、配線基板30は、アルミナからなるアルミナ基板であることが好ましく、本例では、アルミナからなる積層配線基板としている。
また、図1に示されるように、配線基板30の周囲には、リード50、51が設けられており、これらリード50、51と配線基板30の一面とは、ボンディングワイヤ16を介して電気的に接続されている。
このリード50、51は、後述するリードフレーム420(後述の図7参照)の一部として構成されるもので、通常のリードフレーム材料、すなわち銅や42アロイなどの板材から作られたものである。
ここで、図1中の左側のリード50は、本電子装置100の入力端子50であり、外部のECUなどからマイコン11などへ入力を行うためのものである。本例では、入力端子50は12本示されている。
また、図1中の上下に13本ずつ示されているリード51は、上記マイコン11の動作をチェックするためなどに用いられる検査端子51である。
モールド樹脂70による封止後は、マイコン11の動作特性などの検査は、入出力端子を検査しただけでは、検査しきれないため、この検査端子51によって途中の信号を検査できるようにしている。なお、検査後はこの検査端子51は使用する必要はない。
第2の電子素子21〜24は、第1の電子素子11〜14よりも大きい電流が流れ且つ大きい発熱を行うものであり、パワーMOS素子やIGBT素子などのパワー素子からなるものである。
本例では、第2の電子素子21〜24は、パワー素子としての4個のパワーMOS素子21〜24から構成されており、2個ずつに別れて、第1のヒートシンク41、第2のヒートシンク42に搭載されている。
そして、これらパワーMOS素子21〜24は、上記制御素子11、12によって制御されるものであるとともに上記パワーウィンドウのモータを駆動する駆動素子として構成されている。
これらパワーMOS素子21〜24は、ヒートシンク41、42の一面に対して図示しないはんだなどを介して接続されている。これらのヒートシンク41、42は、鉄系金属からなる矩形板状のものであり、その外周部には突出した形状をなすモータ端子41a、42aを有している。このモータ端子41a、42aは、上記モータと接続される端子である。
ここで、ヒートシンク41、42は、図示しないパワーMOS素子21〜24のドレイン電極と電気的に接続されて電極として機能するとともに、パワーMOS素子21〜24の放熱を行う機能を持つ。
また、図1、図2に示されるように、各パワーMOS素子21〜24と配線基板30の一面とは、ボンディングワイヤ16を介して電気的に接続されている。このボンディングワイヤ16は、図示しないパワーMOS素子21〜24のゲート電極と電気的に接続されており、いる。
また、図1、図2に示されるように、各パワーMOS素子21〜24に、鉄系金属からなるリード61、62、63が、図示しないはんだなどを介して接続されている。このリード61〜63は、リボンリードタイプのもので、パワーMOS素子21〜24は、ヒートシンク41、42とリード61〜63との間に挟まれている。
このリード61〜63は、パワーMOS素子21〜24の図示しないソース電極と電気的に接続されている。このリード61〜63は、後述する外部電源310(図5参照)に接続されて、パワーMOS素子21〜24に電力を供給するものである。
ここで、図1に示されるように、4個のパワーMOS素子21〜24のうち中央の2個のパワーMOS素子21、23に接続されたリード61は電源端子(Vdd端子)61であり、上下の2個のパワーMOS素子22、24に接続されたリード62、63は、それぞれGND端子62、63である。
そして、図1〜図3に示されるように、これら電子素子11〜14、21〜24、配線基板30、ヒートシンク41、42、ボンディングワイヤ16、各リード50、61〜63は、モールド樹脂70により封止されている。
このモールド樹脂70は、通常の半導体パッケージに用いられるエポキシ系樹脂などのモールド材料からなり、成形金型を用いたトランスファーモールド法などにより成形されるものである。
ここで、図3に示されるように、配線基板30の他面、ヒートシンク41、42の他面、各リード50、61〜63におけるボンディングワイヤ16やパワーMOS素子21〜24との接続面とは反対側の面は、モールド樹脂70から露出している。
そして、本電子装置100は、図2に示されるように、外部基材としてのモータのケース200に対して、配線基板30の他面およびヒートシンク41、42の他面を向けた状態で、はんだ実装される。
すなわち、本電子装置100は、ヒートシンク41、42のモータ端子41a、42a、リード50、61〜63におけるモールド樹脂70からの露出面にて、はんだ210を介してケース200に電気的に接続される。それにより、電子装置100と外部との電気的なやりとりが可能となっている。
ここで、本例では、配線基板30の他面およびリード50、61〜63の露出面については、モールド樹脂70の表面と同一平面の関係、いわゆる面一(つらいち)の位置関係となっている。
また、ヒートシンク41、42の他面のうちモータ端子41a、42aの部分は、同じくモールド樹脂70の表面と同一平面の関係となっているが、それ以外の矩形部分は、モールド樹脂70から突出している。
ここで、図4(a)は、図3中のB−B断面図、図4(b)は図3中のC−C断面図である。本例のヒートシンク41、42については、矩形部分をモータ端子41、42の部分よりも、モールド樹脂70から突出する分すなわち後述するテープ部材400の厚さ分、厚くしたものとなっている。なお、図4(a)にはテープ部材400を破線にて示してある。
そして、このモールド樹脂70から突出するヒートシンク41、42の矩形部分は、電気絶縁性を有し且つ熱伝導性に優れたグリス(図示せず)などを介在させて、ケース200に接しており、ヒートシンク41、42からの熱がケース200に放熱されるようになっている。
また、このモールド樹脂70から突出するヒートシンク41、42の一部すなわち矩形部分は、モータ端子41a、42a、リード50、61〜63の露出面をはんだ210を介してケース200する際の、はんだ210の高さを確保する機能を有する。
次に、本電子装置100の回路構成について、図5も参照して述べる。図5は、本電子装置100の回路の主要部を示す等価回路図である。
上記した第1の電子素子11〜14のうちマイコン11と、制御回路12a、駆動回路12b、コンパレータ12cを含む制御IC12とが、主要部をなしている。なお、他のICチップ13やコンデンサ14はノイズ除去などのために設けられており、図5では省略してある。
また、4個のパワーMOS素子21〜24は、Hブリッジ回路を構成している。また、本電子装置100に対して、窓ガラスを駆動させるための上記パワーウィンドウのモータ300や外部電源310が設けられている。
このような回路構成においては、図示しないマイコンから通信(たとえばLIN)によってマイコン11に信号を伝え、その指示に従い、マイコン11は制御回路12aと駆動回路12bを介して、各パワーMOS素子21〜24を制御する。駆動回路12bの出力は、各パワーMOS素子21〜24のゲートに入力される。
また、パワーMOS素子21、23はPチャネルMOSトランジスタであり、パワーMOS素子22、24はNチャネルMOSトランジスタである。そして、それぞれのパワーMOS素子21〜24のソース電極が上記電源端子61やGND端子62、63を介して、外部電源310に電気的に接続されている。
また、パワーMOS素子21、22のドレイン電極は、これに導通する第1のヒートシンク41のモータ端子41aを介して、モータ300の一方の端子301に電気的に接続され、パワーMOS素子23、24のドレイン電極は、これに導通する第2のヒートシンク42のモータ端子42aを介して、モータ300の他方の端子302に電気的に接続される。
ここで、車の窓ガラスを上昇・下降するのがモータ300である。モータ停止時では、4個のパワーMOS素子21〜24のすべてがOFF状態である。
窓ガラスの上昇時では、Hブリッジにおける一方の対角線上に位置する2個のパワーMOS素子21、24がON状態、他方の対角線上に位置する2個のパワーMOS素子22、23がOFF状態となり、モータ300において一方の端子301から他方の端子302へ電流が流れる。
また、下降時では、Hブリッジにおける一方の対角線上に位置する2個のパワーMOS素子21、24がOFF状態、他方の対角線上に位置する2個のパワーMOS素子22、23がON状態となり、モータ300において他方の端子302から一方の端子301へ電流が流れる。つまり、上昇時と下降時とでは、Hブリッジ回路によってモータ300へ流れる電流が逆転し、モータ300の回転も逆転する。
また、窓ガラスを上昇させ、上昇しきった時にパワーMOS素子21、24がON状態を保持すると、モータ300に過大な電流が流れるので、モータ300に大きなトルクが発生し、挟み込み状態となる。
このとき、モータ300の回転を、たとえば図示しないホールセンサなどにより検出して、検出されたモータ回転状態とマイコン11の指令とを比較し、コンパレータ12cにて挟み込み状態と判断する。すると、制御回路12aによって、信号が切り替えられ、モータ300のトルクは下がり、窓ガラスによる挟み込みを防止できる。
次に、図6〜図8を参照して、本電子装置100の製造方法について述べる。図6は、本製造方法に用いるテープ部材400の単体の概略平面構成を示す図である。また、図7、図8は、それぞれ、テープ部材400をワークに貼り付けた状態を示す概略平面図、概略断面図である。これら図7、図8においては、モールド樹脂70の外形を一点鎖線にて示してあり、図7においては、テープ部材400は破線にて示してある。
まず、配線基板30の一面上に第1の電子素子11〜14を搭載し、これら第1の電子素子11〜14のうち必要な部分にワイヤボンディングを行う。また、ヒートシンク41、42の一面上に第2の電子素子としてのパワーMOS素子21〜24を搭載するとともに、このパワーMOS素子21〜24とリード61〜63との接続を行う。
ここで、図7に示されるように、ヒートシンク41、42、および、パワーMOS素子21〜24に接続されるリード61〜63は、共通のフレーム部410に一体に連結されている。
そして、ヒートシンク41、42およびリード61〜63とフレーム部410との連結部のバネ弾性を利用して、パワーMOS素子21〜24は、ヒートシンク41、42とリード61〜63との間に挟まれる。
また、配線基板30の周囲に、上記入力端子50および検査端子51を有するリードフレーム420を配置する。このリードフレーム420は、上記入力端子50および検査端子51が、コの字型のフレーム部421に一体に連結されたものである。
続いて、配線基板30の他面側、ヒートシンク41、42の他面側、リードフレーム420の他面側にテープ部材400を配置する。つまり、図7に示されるように各部材30、41、42、410、420が配置されたワークにおいて、その背面側にテープ部材400を貼り付け、これら各部材30、41、42、410、420を一体化する。
このテープ部材400は、図7に示されるように、各部材30、41、42、410、420が、最終的な配置とされた状態において、これら各部材のすべてに重なるような大きさをもつシート状のものである。本例では、図6、図7に示されるように、テープ部材400は矩形板状のものである。
また、テープ部材400は、後述するモールド樹脂70の封止工程に耐えうる耐熱性を有するものであり、ポリイミドなどからなる粘着テープが用いられる。そして、その貼り付けは圧着などにより行うことができる。
図6に示されるように、テープ部材400は、モールド樹脂70から突出するヒートシンク41、42の矩形部分に対応した矩形状の開口部401を有している。また、上述したが、テープ部材400の厚さは、ヒートシンク41、42の矩形部分がモールド樹脂70から突出する寸法と同一である。
本例では、ヒートシンク41、42の他面のうち上記矩形部分を、テープ部材400の厚さ分、開口部401にはめ込んで当該矩形部分を開口部401から露出させた状態で、ヒートシンク41、42の他面のうちモータ端子41a、42aの部分をテープ部材400に貼り付ける(図4、図8参照)。
こうして、図7、図8に示されるように、配線基板30の他面、ヒートシンク41、42の他面およびリードフレーム420を、共通のテープ部材400に貼り付けて一体に保持する。
そして、この状態で、配線基板30とリードフレーム420の各端子50、51との間、および、配線基板30とパワーMOS素子21〜24との間にワイヤボンディングを行い、ワイヤ16による電気的な接続を行う。
この両電子素子11〜14、21〜24、配線基板30およびリードフレーム420が電気的に接続されるとともにテープ部材400による一体化がなされた状態のワークを、樹脂成形用の図示しない金型に設置する。
このとき、テープ部材400を下側とし、当該金型に押しつけるようにワークの設置を行う。そして、金型内に樹脂を注入・充填し、モールド樹脂70による封止を行う。そして、モールド樹脂70の硬化が完了したら、ワークを金型から取り出し、続いて、テープ部材400を剥がす。
その後は、モールド樹脂70の外部にてリードカットを行い、各リード50、51、61〜63およびモータ端子41a、42aを、フレーム部410、421から切り離す。こうして、本実施形態の電子装置100ができあがる。
このように、上記製造方法によれば、配線基板30およびヒートシンク41、42さらにリードフレーム420が、テープ部材400により一体化されるため、かしめ固定によることなく、モールド樹脂70の封止前におけるこれら三者の一体化を実現することができる。
また、本実施形態では、テープ部材400に開口部401を設け、ヒートシンク41、42の他面の一部を、テープ部材400の厚さ分、開口部401にはめ込んで開口部401から露出させるように、テープ部材400の貼り付けを行っているため、上記したモールド樹脂70からの突出部が形成され、この突出部により、はんだ210の厚さを確保することができる。
また、モールド樹脂70による封止の際、各リード50、51、61〜63、およびヒートシンク41、42のモータ端子41a、42aは、テープ部材400により被覆された状態となっており、モールド樹脂70が付かないため、これら部分の樹脂バリが防止され、導通性、はんだ実装性に優れたものにできる。
(第2実施形態)
図9は、本発明の第2実施形態に係る製造方法を示す概略平面図であり、モールド樹脂70の外形を一点鎖線、テープ部材400を破線にて示してある。このように、リードフレーム420が多連の場合であっても、テープ部材400を用いて、上記実施形態と同様の製造方法を行うことができる。
(第3実施形態)
図10は、本発明の第3実施形態に係る電子装置の概略背面構成を示す図であり、図11は、本電子装置の製造方法を示す概略平面図である。なお、図11では、モールド樹脂70の外形を一点鎖線、テープ部材400を破線にて示してある。
上記実施形態では、矩形板状のモールド樹脂70の端面にリード50、51、61〜63およびモータ端子41a、42aが存在する(上記図1、図2参照)。このような構成の場合、はんだ接合時などにおいて、このモールド樹脂70の端面にてリード間でリークやブリッジが生じやすい。
このことを考慮して、本実施形態では、図10に示されるように、矩形板状のモールド樹脂70の端面にリード50、51、61〜63およびモータ端子41a、42aを存在させない構成としている。具体的には、上記実施形態に比べてリード50、51、61〜63およびモータ端子41a、42aを短くし、その端部を矩形板状のモールド樹脂70の端面よりも内側に位置させている。
このようなリードの構成を形成するための本実施形態の製造方法について、図11を参照して述べる。
上記実施形態と同様に、配線基板30、ヒートシンク41、42に対し、それぞれ電子素子11〜14、21〜24を実装し、また、パワーMOS素子21〜24とリード61〜63との接続を行う。そして、配線基板30の周囲に、上記入力端子50および検査端子51を有するリードフレーム420を配置する。
次に、本実施形態では、図11に示されるように、リード50、51、61〜63およびモータ端子41a、42aにおけるテープ部材400の貼り付け面とは反対側の面に対して、枠状の被覆テープ430を貼り付ける。
この被覆テープ430は、その外周形状がモールド樹脂70の外形よりも一回り小さいものである。本例では、被覆テープ430は矩形枠状のものである。なお、図11では、テープ部材430の表面に、便宜上ハッチングを施し、わかりやすくしてある。
そして、この被覆テープ430の外側の辺部に沿って、リード50、51、61〜63およびヒートシンク41、42のモータ端子41a、42aをフレーム部410、421から切り離す。
これにより、リード50、51、61〜63およびヒートシンク41、42は、被覆テープ430により固定されてその配置状態を維持するとともに、切断された端部がモールド樹脂70の外形すなわちモールド樹脂70の端面よりも内側に位置するような短いものとなる。
次に、このワークにおける被覆テープ430とは反対側すなわち背面側に対して、上記実施形態と同様に、テープ部材400を貼り付ける。そして、この状態で、上記実施形態と同様に、ワイヤボンディングを行い、その後、モールド樹脂70による封止、テープ部材400の剥離を行うことにより、本実施形態の電子装置ができあがる。
このように本実施形態によれば、リードフレーム420として、フレーム部421に連結された複数本のリード50、51を有するものを用いた場合において、複数本のリード50、51同士を支持部材としての被覆テープ430により連結した後、複数本のリード50、51のうち電子装置におけるモールド樹脂70の端面よりも内周側に位置する部位にて、複数本のリード50、51をフレーム部421から切り離し、切り離し後の複数本のリード50、51同士を被覆テープ430によって連結された状態とし、続いて、テープ部材400の貼り付けを行うようにしている。
それにより、複数本のリード50、51同士を支持部材430により連結した状態で、フレーム部421から切り離しても複数本のリード50、51同士は、ばらばらにならずに連結された状態を維持し、モールド樹脂70の封止後において、複数本のリード50、51の端部は、モールド樹脂70の端面よりも内周側に位置させることができる
また、本実施形態では、この支持部材としての被覆テープ430を、リードフレーム420の各リード50、51だけでなく、上述したように、ヒートシンク41、42、および、パワーMOS素子21〜24に接続されるリード61〜63を共通のフレーム部410に連結してなるものに対しても適用し、同様の効果を発揮している。
(第4実施形態)
本発明の第4実施形態は、配線基板30の一面上に第1の電子素子11〜14を搭載し、ヒートシンク41、42の一面上に第2の電子素子21〜24を搭載するとともに、配線基板30の周囲にリードフレーム420を配置し、両電子素子11〜14、21〜24、配線基板30およびリードフレーム420を電気的に接続した後、両電子素子11〜14、21〜24、配線基板30、ヒートシンク41、42およびリードフレーム420をモールド樹脂70にて封止してなる電子装置を、2個製造する電子装置の製造方法を提供する。
図12、図13、図14は、本実施形態に係る製造方法を示す図であり、図12は、テープ部材400をワークに貼り付けた状態すなわち一体化部材500を示す概略断面図であり、図13は、2個の一体化部材500、500’を連結した状態を示す概略断面図であり、図14は、図13に示されるものをさらにモールド樹脂70にて封止した状態を示す概略断面図である。
本実施形態は、上記第1実施形態の電子装置100すなわち図1〜図4等に示されている電子装置100と同一構成の電子装置100を、2個製造する製造方法を提供するものである。
まず、本実施形態の製造方法では、上記第1実施形態と同様に、配線基板30の一面上に第1の電子素子11〜14を搭載してワイヤボンディングを行うとともに、ヒートシンク41、42の一面上にパワーMOS素子21〜24を搭載してリード61〜63の接続を行う。
続いて、上記第1実施形態と同様に、配線基板30の他面側、ヒートシンク41、42の他面側、リードフレーム420の他面側にテープ部材400を配置し、上記図7に示されるように、各部材30、41、42、410、420の背面側に貼り付けられたテープ部材400によって、これら各部材を一体化する。
ここまでの工程において、図12に示されるように、テープ部材400により一体化された一体化部材500ができあがる。なお、この一体化部材500は、上記第1実施形態において図7、図8に示されるものと同様である。そして、本実施形態では、この一体化部材500、500’を2個作製する。
次に、図13に示されるように、2個の一体化部材500、500’において、一方の一体化部材500におけるテープ部材400の他面と、他方の一体化部材500’におけるテープ部材400の他面とを貼り合わせて、2個の一体化部材500、500’を連結する。
その後、この連結された2個の一体化部材500、500’を樹脂成形用の図示しない金型に設置し、図14に示されるように、各々の一体化部材500、500’におけるテープ部材400の一面側をモールド樹脂70によって封止する。
続いて、各々の一体化部材500、500’におけるテープ部材400の他面同士を剥がして一体化部材500、500’同士を分離し、これら分離された各々の一体化部材500、500’からテープ部材400を剥がす。その後は、上記第1実施形態と同様にリードカットなどを行うことにより、2個の電子装置100ができあがる。
本実施形態の製造方法によれば、上記第1実施形態の製造方法と同様に、かしめ固定によることなく、モールド樹脂封止前における配線基板、ヒートシンク、リードフレームの三者の一体化を実現できるとともに、2個の一体化部材500、500’をテープ部材400を境として極力対称的に配置した状態でモールド樹脂70による封止を行うことができる。
そのため、1個ずつ樹脂封止を行う場合に比べて、モールド樹脂70の封止時などにおける各部の熱膨張の影響や、モールド樹脂70の硬化収縮の影響を極力回避でき、電子装置100の反りなどの変形を抑制できる。
なお、本実施形態の製造方法に対して、上記第2実施形態および上記第3実施形態の製造方法を適用してもよい。
(第5実施形態)
本発明の第5実施形態も、上記第4実施形態と同様に、当該電子装置100を2個製造する電子装置の製造方法を提供する。
図15は、本実施形態に係る製造方法を示す図であり、2個の一体化部材500、500’を隙間部材600を介して連結した状態を示す概略断面図である。本実施形態も、上記第1実施形態の電子装置100に示されている電子装置100と同一構成の電子装置100を、2個製造する製造方法を提供するものである。
まず、本製造方法においても、上記第1実施形態と同様に、配線基板30の一面上、ヒートシンク41、42の一面上への各電子素子11〜14、21〜24の搭載などを行い、配線基板30の他面側、ヒートシンク41、42の他面側、リードフレーム420の他面側にテープ部材400を貼り付けることで、図15に示されるように、テープ部材400により一体化された一体化部材500、500’を2個作製する。
そして、本実施形態では、図15に示されるように、これら2個の一体化部材500、500’を、それぞれのテープ部材400の一面側にて対向するように配置する。
つまり、上記第4実施形態では、両一体化部材500、500’をテープ部材400側にて背中合わせの状態で貼り付けて連結したが、本実施形態では、それとは反対向きに、両一体化部材500、500’を対向させる。
また、両一体化部材500、500’の間に隙間部材600を介在させることで両一体化部材500、500’を隙間を持って保持する。この隙間部材600は、セラミックや樹脂、あるいは金属などからなる柱状のものである。
そして、図15に示されるように、隙間部材600は、その一端部が各々の一体化部材500、500’毎にテープ部材400の一面に貼り付けられるとともに、その他端部が相手側の隙間部材600の他端部と接着テープ700により貼り付けられた状態となっている。
このような状態で、隙間部材600は、両一体化部材500、500’の間に介在し、また、それぞれの一体化部材500、500’におけるモールド樹脂70の充填空間すなわちモールド樹脂70の封止領域は、隙間部材600および接着テープ700により、区画されている。
そして、本実施形態では、この図15の状態のものを、樹脂成形用の図示しない金型に設置し、両一体化部材500、500’の隙間へモールド樹脂70を充填することで当該隙間を封止する。
続いて、接着テープ700および隙間部材600を除去するとともに、各々の一体化部材500、500’よりテープ部材400を剥がす。その後は、上記第1実施形態と同様にリードカットなどを行うことにより、2個の電子装置100ができあがる。
本実施形態の製造方法によっても、上記第1実施形態の製造方法と同様に、かしめ固定によることなく、モールド樹脂封止前における配線基板、ヒートシンク、リードフレームの三者の一体化を実現できるとともに、2個の一体化部材500、500’を隙間部材600を挟んでテープ部材400を境として極力対称的に配置した状態でモールド樹脂70による封止を行うことがができる。
そのため、1個ずつ樹脂封止を行う場合に比べて、モールド樹脂70の封止時などにおける各部の熱膨張の影響や、モールド樹脂70の硬化収縮の影響を極力回避でき、電子装置100の反りなどの変形を抑制できる。
ここで、本実施形態においては、各々の一体化部材500、500’におけるモールド樹脂70の封止領域を、隙間部材600および接着テープ700により区画したが、たとえば、両一体化部材500、500’の間に何らかの仕切部材を設けることにより、当該封止領域を形成してもよい。
なお、本実施形態の製造方法に対して、上記第2実施形態および上記第3実施形態の製造方法を適用してもよい。
また、これら第4および第5の実施形態は、それぞれが電子素子を搭載する第1の配線基板および第2の配線基板を、共通の1枚の鉄製ヒートシンクの上面に実装し、これら電子素子、2枚の配線基板およびヒートシンクを、モールド樹脂によって封止するとともに、ヒートシンクの下面をモールド樹脂から露出させるようにした電子装置に対しても、適用が可能である。
特に、このような構成の電子装置の場合、鉄製のヒートシンクの厚さ方向を考慮すると熱膨張係数バランスを確保することは難しい。また モールド樹脂自体の硬化収縮も数%あるのでパッケージ全体のそりが発生してしまう。しかし、この場合も、上記第4または第5実施形態の適用により、反り等の発生しないパッケージを実現できる。
(他の実施形態)
図16、図17、図18は、本発明における種々の他の実施形態を示す概略断面である。
上記実施形態では、ヒートシンク41、42において、ヒートシンク41、42の他面の一部すなわち矩形部分を、モータ端子41、42の部分よりもテープ部材400の厚さ分、厚くして、テープ部材400の開口部401にはめ込むことにより、当該開口部401から露出させた。
それに対してが、図16に示されるように、テープ部材400には上記開口部を設けず、ヒートシンク41、42の他面全体を平坦面として、当該他面全体にテープ部材400を貼り付けてもよい。この場合、テープ部材400の剥離後は、ヒートシンク41、42の他面全体がモールド樹脂70の表面と同一平面の関係となる。
また、上記実施形態では、モールド樹脂70から突出するヒートシンク41、42の矩形部分は、電気絶縁性を有し且つ熱伝導性に優れたグリスなどを介在させて、ケース200に接するが、当該部分をケース200にはんだ付けしてもよい。
この場合、図17に示されるように、ヒートシンク41、42の他面において矩形部分に、はんだ付け用の凹み部43を形成し、この凹み部43にはんだを配設して、ケース200にはんだ付けすればよい。
また、上記実施形態では、リボンリードタイプのリード61〜63を用いて、パワーMOS素子21〜24の図示しないソース電極と電気的な接続を行っていたが、図18に示されるように、これらリード61〜63は、上記入力端子50や検査端子51と同様にリードフレーム420の一部として構成し、ボンディングワイヤ16による接続を行ってもよい。
また、上記実施形態では、電子装置100を外部基材としてのモータのケース200に対して、はんだ実装したが、導電性接着剤やさらには溶接などによって実装を行ってもよい。
また、電子素子、配線基板、ヒートシンクおよびリードフレームは、上記実施形態に限定されるものではなく、その種類や数、形状、材質など、適宜設計変更可能である。
また、テープ部材についても、配線基板、ヒートシンクおよびリードフレームの構成に応じて適宜変形してもよく、配線基板の他面側、ヒートシンクの他面側およびリードフレームに貼り付けられこれらを一体に保持可能なものであれば、上記実施形態に限定されるものではない。
なお、このような本発明のテープ部材の厚みは、特に限定するものではないが、たとえば0.1mmである。
本発明の第1実施形態に係る電子装置の概略平面図である。 図1中のA−A概略断面図である。 図1に示される電子装置の概略背面図である。 (a)は図3中のB−B断面図、(b)は図3中のC−C断面図である。 図1に示される電子装置の等価回路図である。 上記第1実施形態に係る製造方法に用いるテープ部材の単体の概略平面図である。 図6に示されるテープ部材をワークに貼り付けた状態を示す概略平面図である。 図6に示されるテープ部材をワークに貼り付けた状態を示す概略断面図である。 本発明の第2実施形態に係る製造方法を示す概略平面図である。 本発明の第3実施形態に係る電子装置の概略背面図である。 図10に示される電子装置の製造方法を示す概略平面図である。 本発明の第4実施形態に係る電子装置の製造方法においてテープ部材をワークに貼り付けた状態を示す概略断面図である。 上記第4実施形態の製造方法において2個の一体化部材を連結した状態を示す概略断面図である。 上記第4実施形態の製造方法において図13に示されるものをモールド樹脂にて封止した状態を示す概略断面図である。 本発明の第5実施形態に係る電子装置の製造方法において2個の一体化部材を隙間部材を介して連結した状態を示す概略断面図である。 本発明の他の実施形態を示す概略断面である。 本発明の他の実施形態を示す概略断面である。 本発明の他の実施形態を示す概略断面である。
符号の説明
11…第1の電子素子としてのマイコン、
12…第1の電子素子としての制御IC、
13…第1の電子素子としてのICチップ、
14…第1の電子素子としてのコンデンサ、
21、22、23、24…第2の電子素子としてのパワーMOS素子、
30…配線基板、41、42…ヒートシンク、70…モールド樹脂、
400…テープ部材、401…テープ部材の開口部、420…リードフレーム。

Claims (6)

  1. 配線基板(30)の一面上に第1の電子素子(11〜14)を搭載し、ヒートシンク(41、42)の一面上に第2の電子素子(21〜24)を搭載するとともに、前記配線基板(30)の周囲にリードフレーム(420)を配置し、前記両電子素子(11〜14、21〜24)、前記配線基板(30)および前記リードフレーム(420)を電気的に接続した後、
    前記両電子素子(11〜14、21〜24)、前記配線基板(30)、前記ヒートシンク(41、42)および前記リードフレーム(420)をモールド樹脂(70)にて封止してなる電子装置の製造方法であって、
    前記配線基板(30)の他面側、前記ヒートシンク(41、42)の他面側および前記リードフレーム(420)を、共通のテープ部材(400)に貼り付けて一体化した後、前記モールド樹脂(70)による封止を行い、続いて、前記テープ部材(400)を剥がすことを特徴とする電子装置の製造方法。
  2. 前記テープ部材(400)に開口部(401)を設け、
    前記ヒートシンク(41、42)の他面の一部を、前記テープ部材(400)の厚さ分、前記開口部(401)にはめ込んで当該他面の一部を前記開口部(401)から露出させた状態で、前記ヒートシンク(41、42)を前記テープ部材(400)に貼り付けることを特徴とする請求項1に記載の電子装置の製造方法。
  3. 前記リードフレーム(420)として、フレーム部(421)に連結された複数本のリード(50、51)を有するものを用い、
    このリードフレーム(420)における前記複数本のリード(50、51)同士を、支持部材(430)により連結した後、
    前記複数本のリード(50、51)のうち当該電子装置における前記モールド樹脂(70)の端面よりも内周側に位置する部位にて、前記複数本のリード(50、51)を前記フレーム部(421)から切り離すとともに、切り離された前記複数本のリード(50、51)同士が前記支持部材(430)によって連結された状態とし、
    続いて、前記配線基板(30)、前記ヒートシンク(41、42)および前記リードフレーム(420)への前記テープ部材(400)の貼り付けを行うことを特徴とする請求項1または2に記載の電子装置の製造方法。
  4. 配線基板(30)の一面上に第1の電子素子(11〜14)を搭載し、ヒートシンク(41、42)の一面上に第2の電子素子(21〜24)を搭載するとともに、前記配線基板(30)の周囲にリードフレーム(420)を配置し、前記両電子素子(11〜14、21〜24)、前記配線基板(30)および前記リードフレーム(420)を電気的に接続した後、前記両電子素子(11〜14、21〜24)、前記配線基板(30)、前記ヒートシンク(41、42)および前記リードフレーム(420)をモールド樹脂(70)にて封止してなる電子装置を、2個製造する電子装置の製造方法であって、
    前記配線基板(30)の他面側、前記ヒートシンク(41、42)の他面側および前記リードフレーム(420)を、共通のテープ部材(400)の一面に貼り付けて一体化した一体化部材(500、500’)を2個用意し、
    一方の前記一体化部材(500)における前記テープ部材(400)の他面と、他方の前記一体化部材(500’)における前記テープ部材(400)の他面とを貼り合わせて、これら2個の前記一体化部材(500、500’)を連結した後、
    各々の前記一体化部材(500、500’)における前記テープ部材(400)の一面側を前記モールド樹脂(70)によって封止し、
    続いて、各々の前記一体化部材(500、500’)における前記テープ部材(400)の他面同士を剥がして前記一体化部材(500、500’)同士を分離するとともに、分離された各々の前記一体化部材(500、500’)から前記テープ部材(400)を剥がすことを特徴とする電子装置の製造方法。
  5. 配線基板(30)の一面上に第1の電子素子(11〜14)を搭載し、ヒートシンク(41、42)の一面上に第2の電子素子(21〜24)を搭載するとともに、前記配線基板(30)の周囲にリードフレーム(420)を配置し、前記両電子素子(11〜14、21〜24)、前記配線基板(30)および前記リードフレーム(420)を電気的に接続した後、前記両電子素子(11〜14、21〜24)、前記配線基板(30)、前記ヒートシンク(41、42)および前記リードフレーム(420)をモールド樹脂(70)にて封止してなる電子装置を、2個製造する電子装置の製造方法であって、
    前記配線基板(30)の他面側、前記ヒートシンク(41、42)の他面側および前記リードフレーム(420)を、共通のテープ部材(400)の一面に貼り付けて一体化した一体化部材(500、500’)を2個用意し、
    これら2個の一体化部材(500、500’)を、それぞれの前記テープ部材(400)の一面側にて対向するように配置するとともに、前記両一体化部材(500、500’)の間に隙間部材(600)を介在させることで前記両一体化部材(500、500’)を隙間を持って保持した後、
    前記両一体化部材(500、500’)の隙間へ前記モールド樹脂(70)を充填することで当該隙間を封止し、
    続いて、前記隙間部材(600)を除去するとともに、各々の前記一体化部材(500、500’)より前記テープ部材(400)を剥がすことを特徴とする電子装置の製造方法。
  6. 前記隙間部材(600)を、その一端部が各々の前記一体化部材(500、500’)毎に前記テープ部材(400)の一面に貼り付けられるとともに、他端部が相手側の隙間部材(600)の他端部と接着テープ(700)により貼り付けられた状態で、前記両一体化部材(500、500’)の間に介在させるとともに、
    各々の前記一体化部材(500、500’)における前記モールド樹脂(70)の封止領域を、これら隙間部材(600)および接着テープ(700)により区画するようにしたことを特徴とする請求項5に記載の電子装置の製造方法。
JP2006002695A 2005-10-06 2006-01-10 電子装置の製造方法 Expired - Fee Related JP4400575B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006002695A JP4400575B2 (ja) 2005-10-06 2006-01-10 電子装置の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005293219 2005-10-06
JP2006002695A JP4400575B2 (ja) 2005-10-06 2006-01-10 電子装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007129175A JP2007129175A (ja) 2007-05-24
JP4400575B2 true JP4400575B2 (ja) 2010-01-20

Family

ID=38151553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006002695A Expired - Fee Related JP4400575B2 (ja) 2005-10-06 2006-01-10 電子装置の製造方法

Country Status (1)

Country Link
JP (1) JP4400575B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3536582B1 (en) * 2011-04-07 2022-08-10 Mitsubishi Electric Corporation Mold module and electric power steering apparatus
JP6240795B2 (ja) * 2017-01-18 2017-11-29 日立オートモティブシステムズ株式会社 熱式流量計

Also Published As

Publication number Publication date
JP2007129175A (ja) 2007-05-24

Similar Documents

Publication Publication Date Title
KR101149298B1 (ko) 4개의 모스펫 풀 브릿지 모듈
US8358514B2 (en) Electronic control device
US20070075419A1 (en) Semiconductor device having metallic lead and electronic device having lead frame
JP4270095B2 (ja) 電子装置
WO2021005916A1 (ja) 半導体装置及び電子装置
JP2008141140A (ja) 半導体装置
JP5603489B2 (ja) 自動車用の密閉型のコントロールモジュール
JP5262983B2 (ja) モールドパッケージおよびその製造方法
JP4552810B2 (ja) 半導体装置
JP5267021B2 (ja) 半導体装置およびそれを用いたインバータ回路
JP5257229B2 (ja) 半導体装置およびヒートシンク
JP2017017109A (ja) 半導体装置
JP4400575B2 (ja) 電子装置の製造方法
JP2008218688A (ja) 半導体装置
JP4333505B2 (ja) 半導体装置
JP2009206406A (ja) パワー半導体装置
JPH09181253A (ja) 半導体素子用のパッケージング装置
US20170354036A1 (en) Electronic Assembly and Method for the Production thereof
JP5147295B2 (ja) 半導体装置
JP2007158288A (ja) 負荷駆動用電子装置
JP2011009643A (ja) 電子装置
JP2017028131A (ja) パッケージ実装体
JPH10173085A (ja) 電子モジュール及び電子モジュールの製造方法
US20230245948A1 (en) Semiconductor device and manufacturing method thereof
JP4225246B2 (ja) 電子装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091006

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091019

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131106

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees