JP2010073994A - ウインドウ型ｂｇａパッケージ及びその製造方法 - Google Patents

ウインドウ型ｂｇａパッケージ及びその製造方法 Download PDF

Info

Publication number
JP2010073994A
JP2010073994A JP2008241434A JP2008241434A JP2010073994A JP 2010073994 A JP2010073994 A JP 2010073994A JP 2008241434 A JP2008241434 A JP 2008241434A JP 2008241434 A JP2008241434 A JP 2008241434A JP 2010073994 A JP2010073994 A JP 2010073994A
Authority
JP
Japan
Prior art keywords
die attach
chip
substrate
recess
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008241434A
Other languages
English (en)
Other versions
JP5063542B2 (ja
Inventor
Chin-Ti Chen
錦弟 陳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powertech Technology Inc
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to JP2008241434A priority Critical patent/JP5063542B2/ja
Publication of JP2010073994A publication Critical patent/JP2010073994A/ja
Application granted granted Critical
Publication of JP5063542B2 publication Critical patent/JP5063542B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】側面の剥離や断裂等を抑制するウインドウ型ＢＧＡパッケージを提供する。
【解決手段】基板２１０、第一チップ２２０、ダイアタッチ部材２３０、複数の第一ボンディングワイヤ２４０、封止体２５０及び複数の外接端子２６０を備える。基板２１０はダイアタッチ凹部２１３及びスロット２１４を有する。第一チップ２２０は、ダイアタッチ凹部２１３に設置され、側面２２３を有する。ダイアタッチ部材２３０はダイアタッチ凹部２１３の内に形成される。ダイアタッチ凹部２１３はダイアタッチ部材２３０の形状を制限し、ダイアタッチ部材２３０が側面２２３群と周縁２１３Ａとの間の間隙に充填され、且つ側面２２３群の一部を被覆する。第一ボンディングワイヤ２４０群はスロット２１４を通過して第一チップ２２０と基板２１０とを電気接続する。封止体２５０は第一チップ２２０と第一ボンディングワイヤ２４０群とを密封する。
【選択図】図２

Description

本発明は半導体装置に関し、特に一種のウインドウ型ＢＧＡパッケージ及びその製造方法に関する。
様々な半導体装置のパッケージ形態においては、ウインドウ型ＢＧＡパッケージはチップ搭載する基板に貫通する１つのスロットを設け、基板と基板の上方にあるチップとを電気接続するように用いるボンディングワイヤはスロットを通過し、且つウインドウ型ＢＧＡパッケージは外部と電気接続ができるように外接端子用の半田ボールを基板の下方に接合する。チップを基板上に貼り付けることに用いる液体や稠密なダイアタッチ部材は、ダイアタッチ時の加熱と加圧の過程において流動的であるためオーバーフロー現象が発生し、更にチップのボンディングパッドにまで広がってワイヤボンディングを行うことができなくなる。よって、現在のウインドウ型ＢＧＡパッケージには、オーバーフローの不具合を避けるため液体や稠密なダイアタッチ部材の代わりにダイアタッチテープしか用いることができないが、コストが高くなる。チップのダイアタッチテープに貼り付けられる部位はチップの主面だけであり且つ平面状となって応力の影響を受け易いので、チップの側面には剥離や断裂等の問題が起き、従来のウインドウ型ＢＧＡパッケージに対する信頼性や品質は低くなる。
図１に示すように、周知のウインドウ型ＢＧＡパッケージ１００は主要に１つの基板１１０、１つのチップ１２０、１つのダイアタッチテープ１３０、複数のボンディングワイヤ１４０、１つの封止体１５０及び複数の外接端子１６０を備える。基板１１０は１つの内部表面１１１、１つの外部表面１１２及び内部表面１１１と外部表面１１２とを貫通する１つのスロット１１４を有する。チップ１２０は１つの主面１２１と主面１２１上にある複数のボンディングパッド１２４とを有する。チップ１２０を基板１１０上に設置するため、ダイアタッチテープ１３０はチップ１２０の主面１２１と基板１１０の内部表面１１１とを貼り付け、ダイアタッチの後にスロット１１４を露出する。チップ１２０の主面１２１上に１つの不活性化層１２５を形成する。ボンディングワイヤ１４０群はスロット１１４を通過してボンディングパッド１２４群を基板１１０に電気接続する。封止体１５０はチップ１２０とボンディングワイヤ１４０群とを密封する。外接端子１６０群は基板１１０の外部表面１１２に設置される。図１の拡大図に示すように、ダイアタッチテープ１３０がチップ１２０の主面１２１上にある不活性化層１２５の一部だけに貼り付けられることにより、封止と熱サイクル試験過程において生じた熱応力に起因するチップ１２０の側面の不活性化層１２５の剥離や断裂等の問題が容易に発生する。
本発明の主な目的は、一種のウインドウ型ＢＧＡパッケージ及びその製造方法を提供することである。該パッケージは、パッケージ全体の厚みを薄くすることが可能になるとともに、従来のウインドウ型ＢＧＡパッケージに対するチップの側面の剥離や断裂等の問題を有効に解決することができる。
上記目的を達成するため、本発明に係るウインドウ型ＢＧＡパッケージは、主要に１つの基板、１つの第一チップ、１つのダイアタッチ部材、複数の第一ボンディングワイヤ、１つの封止体及び複数の外接端子を備える。基板は、１つの内部表面、１つの外部表面、内部表面に形成した１つのダイアタッチ凹部及び外部表面からダイアタッチ凹部までを貫通する１つのスロットを有する。第一チップは、ダイアタッチ凹部に照準を合わせ基板の内部表面に設置されて、１つの第一主面、１つの第一背面及び第一主面と第一背面との間にある複数の側面を有する。ダイアタッチ部材は、ダイアタッチ凹部の内に形成されて第一チップの第一主面を貼り付ける。ダイアタッチ凹部はダイアタッチ部材の形状を制限することにより、ダイアタッチ部材が第一チップの側面群とダイアタッチ凹部の周縁との間の間隙に充填され、且つ第一チップの側面群の一部を被覆する。第一ボンディングワイヤ群はスロットを通過して第一チップと基板とを電気接続する。封止体は基板の内部表面上に形成されかつスロットに十分に充填されて、第一チップと第一ボンディングワイヤ群とを密封する。外接端子群は基板の外部表面に設置される。
さらに、第一チップは第一主面を被覆する１つの不活性化層を有してもよく、この不活性化層はダイアタッチ凹部の内に完全に埋め込まれることにより、不活性化層の周辺縁部はダイアタッチ部材に密封される。
またさらに、ダイアタッチ凹部の深さはダイアタッチ部材と不活性化層との厚み合計より大きく、第一チップの厚みより小さくなってもよく、第一チップの一部はダイアタッチ凹部の内に埋め込まれる。
またさらに、ダイアタッチ凹部の周縁は第一チップの外に位置してよいが、第一チップの側面群に緊密接近してもよい。
またさらに、ダイアタッチ部材はスロットの内に拡散してもよい。
またさらに、ダイアタッチ部材は第一ボンディングワイヤ群を第一チップの一端に密封してもよい。
またさらに、第一チップは第一主面に形成した複数の第一ボンディングパッドを有してもよく、この第一ボンディングパッド群はスロットに照準を合わせて第一ボンディングワイヤ群の接合用に用いられる。
またさらに、基板は１つの梯形ギャップを有してもよく、この梯形ギャップは外部表面とスロットとの側辺に形成される。
またさらに、外接端子群は複数の半田ボールを有してもよい。
またさらに、１つの第二チップを有してもよく、この第二チップは背中合わせに第一チップ上に積層されて複数の第二ボンディングパッドを有する。
またさらに、複数の第二ボンディングワイヤを有してもよく、この第二ボンディングワイヤ群は第二ボンディングパッド群を基板に電気接続する。
またさらに、封止体は第一チップの第一背面を被覆してもよい。
さらに本発明に係るウインドウ型ＢＧＡパッケージの製造方法は、先ず、１つの基板を提供し、この基板は１つの内部表面、１つの外部表面、内部表面に形成される１つのダイアタッチ凹部及び外部表面からダイアタッチ凹部までを貫通する１つのスロットを有する。そして、ダイアタッチ凹部の内に１つのダイアタッチ部材を形成する。次に、１つの第一チップを設置し、この第一チップはダイアタッチ凹部に照準を合わせて基板の内部表面に仮に貼り付けられる。第一チップは１つの第一主面、１つの第一背面及び第一主面と第一背面との間にある複数の側面を有する。ダイアタッチ部材は第一チップの第一主面を仮に貼り付け、そして、ワイヤボンディングを行って複数の第一ボンディングワイヤを形成し、この第一ボンディングワイヤ群はスロットを通過して第一チップと基板とを電気接続する。次に、ダイアタッチ拡散ステップを実施し、第一チップに圧力を印加することによりダイアタッチ部材の形状はダイアタッチ凹部に制限されるため、ダイアタッチ部材は拡散して第一チップの側面群とダイアタッチ凹部の周縁との間の間隙に充填され、第一チップの側面群の一部を被覆する。その後、１つの封止体を基板の外部表面上に形成しかつスロットに十分充填することにより第一チップと第一ボンディングワイヤ群とを密封する。最後に、基板の外部表面に複数の外接端子を設置する。
以上に述べたように、本発明のウインドウ型ＢＧＡパッケージ及びその製造方法は下記の利点と効果を有する。
（１）基板の内部表面にダイアタッチ凹部を形成しかつダイアタッチ凹部に第一チップの一部を埋め込むことにより、パッケージ全体の厚みを薄くすることが可能となる。
（２）ダイアタッチ部材を用いてダイアタッチ凹部と第一チップとの間の間隙を充填しかつ第一チップの側面の一部を被覆することにより、非平面のダイアタッチ区域を提供してダイアタッチ強度を増強する。
（３）ダイアタッチ部材を用いて第一チップの不活性化層の周辺縁部を密封することにより、第一チップの受ける応力が減少し、チップと不活性化層の剥離及び第一チップの側面の断裂の発生を避ける。
（４）ダイアタッチ部材を用いて第一ボンディングワイヤ群を第一チップの一端に密封することにより、封止過程において第一ボンディングワイヤ群がモールド流れの衝撃を受けることによる断線の発生を防止する。
（５）基板の梯形ギャップは基板の外部表面より低くすることにより、低いワイヤボンディング区域を提供し、比較的細いボンディングワイヤを用いてワイヤボンディング接合を行うことができ、ボンディングワイヤ露出のリスクを抑える。
（第1実施形態）
本発明の第１実施形態によるウインドウ型ＢＧＡパッケージを図２の断面図を参照して説明する。
図２に示すように、ウインドウ型ＢＧＡパッケージ２００は、主に１つの基板２１０、１つの第一チップ２２０、１つのダイアタッチ部材２３０、複数の第一ボンディングワイヤ２４０、１つの封止体２５０及び複数の外接端子２６０より構成されている。基板２１０は１つの内部表面２１１、１つの外部表面２１２、内部表面２１１に形成した１つのダイアタッチ凹部２１３及び外部表面２１２からダイアタッチ凹部２１３までを貫通する１つのスロット２１４を有する。内部表面２１１は封止体２５０に露出しない基板２１０の１つの表面であり、第一チップ２２０の設置に用いられる。外部表面２１２は封止体２５０から露出する基板２１０の１つの表面であり、外接端子２６０群の設置に用いられる。スロット２１４は、中央スロットであってもよく、第一チップ２２０の複数の第一ボンディングパッド２２４を露出して第一ボンディングワイヤ２４０群の通過をさせる。第１実施形態において、基板２１０は１つの梯形ギャップ２１５を有し、この梯形ギャップ２１５は外部表面２１２とスロット２１４との側辺に形成されて第一ボンディングワイヤ２４０群の円弧高さを低くすることができる。具体的に言えば、図２に示すように、基板２１０は更に外部表面２１２に形成した複数の外接パッド２１７と複数の第一フィンガー２１６を有し、第一フィンガー２１６群は梯形ギャップ２１５に形成かつ排列されて第一ボンディングワイヤ２４０群と電気接続することに提供される。外接パッド２１７群はマトリックス排列或いは多列の周辺排列になってもよく、外接端子２６０群と接合することに提供される。基板２１０は更に１つのはんだマスク層２１８を有してもよく、このはんだマスク層２１８は外部表面２１２に形成されるが、外接パッド２１７群を露出する。第１実施形態において、はんだマスク層２１８は更に第一フィンガー２１６群を露出し梯形ギャップ２１５を形成する。一般に、基板２１０は一種の配線基板であり、例えば、印刷回路基板又はセラミック回路基板が有る。
図２に示すように、第一チップ２２０はダイアタッチ凹部２１３に照準を合わせて基板２１０の内部表面２１１上に設置され、１つの第一主面２２１、１つの第一背面２２２及び第一主面２２１と第一背面２２２との間の複数の側面２２３を有する。具体的に言えば、第一チップ２２０は、ダイアタッチ凹部２１３よりサイズがやや小さくなってもよい。また、第一チップ２２０の一部は第一主面２２１が基板２１０に向かうようにダイアタッチ凹部２１３に埋め込まれる。ダイアタッチ凹部２１３の周縁２１３Ａは第一チップ２２０の外に位置してもよいが、第一チップ２２０の側面２２３群に緊密接近し、よって、側面２２３群とダイアタッチ凹部２１３の周縁２１３Ａとの間に１つの間隙Ｓが形成される。第一チップ２２０の第一主面２２１に形成された第一ボンディングパッド２２４群はスロット２１４の内に照準を合わせて第一ボンディングワイヤ２４０群と接合するのに用いられる。第１実施形態において、第一ボンディングパッド２２４群は第一主面２２１の中央辺りに位置し、即ち、中央ボンディングパッドと見なされることができる。また、第一ボンディングパッド２２４群は第一チップ２２０の内部にある集積回路が外部と接続する電極となり、材質としてアルミ、銅又はアルミ合金を採用してもよい。図２の拡大図に示すように、第一チップ２２０は更に第一主面２２１を被覆する１つの不活性化層２２５を有し、この不活性化層２２５は第一ボンディングパッド２２４群を露出し、ポリイミド（Polyimide、ＰＩ）、ＢＣＢ樹脂（Benzocyclobutene、ＢＣＢ）、シリサイド（Silicide）の中から何れかを用いることができ、ここで、シリサイドはシリカ（Silica）又は窒化シリコン（Silicone Nitride）を含む。
再び図２を参照する。ダイアタッチ部材２３０はダイアタッチ凹部２１３の内に形成されて第一チップ２２０の第一主面２２１を貼り付ける。ダイアタッチ凹部２１３によりダイアタッチ部材２３０の形状は制限されるので、ダイアタッチ部材２３０は第一チップ２２０の側面２２３群とダイアタッチ凹部２１３の周縁２１３Ａとの間の間隙Ｓに充填され、且つ第一チップ２２０の側面２２３群の一部までを被覆することによって、ダイアタッチ部材２３０の接着範囲が増加するとともに、ダイアタッチ区域を非平面（ほぼＵ字形の断面となる）にさせ、第一チップ２２０と基板２１０との接着力を増強できる。また、ダイアタッチ凹部２１３の深さＤが、ダイアタッチ部材２３０と不活性化層２２５との厚み合計Ｔより大きくなって第一チップ２２０の厚みより小さくなることが好ましく、それにより、第一チップ２２０の一部をダイアタッチ凹部２１３の内に埋め込ませてパッケージ全体の厚みを薄くすることが可能となる。ここで、ダイアタッチ部材２３０の厚みは不活性化層２２５からダイアタッチ凹部２１３の底面までのダイアタッチ部材２３０最短距離とみなされる。好ましくは、第一チップ２２０の不活性化層２２５がダイアタッチ凹部２１３の内に完全に埋め込まれ、それにより、不活性化層２２５の周辺縁部はダイアタッチ部材２３０に密封されて不活性化層２２５の第一チップ２２０から剥離現象の発生を避ける。ダイアタッチ部材２３０はＢ‐ステージ接着剤（B-stage adhesive）を採用することができ、このＢ‐ステージ接着剤はマルチステージ硬化特性を有して第一チップ２２０の側面２２３群を被覆する効果を調整する。
図２を再び参照する。第一ボンディングワイヤ２４０群はスロット２１４を通過して第一チップ２２０の第一ボンディングパッド２２４群を基板２１０の第一フィンガー２１６群に電気接続して第一チップ２２０と基板２１０との間を電気的に相互接続する。第一ボンディングワイヤ２４０群はワイヤボンディング方法で形成されることができ、材質としては金又は銅等の導電材料が適当である。第一フィンガー２１６群は梯形ギャップ２１５に位置するため、基板２１０と第一チップ２２０との間は比較的短いワイヤボンディング高度差を有し、第一ボンディングワイヤ２４０群の円弧高さが低くなり、比較的細いボンディングワイヤを採用してワイヤボンディング接合を行うことができる。また、ダイアタッチ部材２３０は更にスロット２１４の内まで拡散し、好ましくは、ダイアタッチ拡散を介し第一チップ２２０の一端に第一ボンディングワイヤ２４０群を更に密封してモールド流れの衝撃によるボンディングワイヤの断線を防止する。
図２に示すように、封止体２５０は基板２１０の内部表面２１１に形成されるだけでなく、スロット２１４に十分に充填されて第一チップ２２０と第一ボンディングワイヤ２４０群を密封する。第１実施形態では、封止体２５０は第一チップ２２０の第一背面２２２を被覆することができるが、他の実施形態では、第一チップ２２０の第一背面２２２を露出して放熱効果を増加してもよい（図示せず）。
図２に示すように、外接端子２６０群は基板２１０の外部表面２１２にある外接パッド２１７に設置され、ウインドウ型ＢＧＡパッケージ２００の入力端及び／或は出力端として利用されて外部の装置（例えば、外部の印刷回路基板）と電気接続する。外接端子２６０群は半田ボール、金属ボール、ソルダペースト、接触パッド又は接触ピンを有していてもよい。
従って、ダイアタッチ凹部２１３によって、ダイアタッチ部材２３０のダイアタッチ拡散が有効に制御されるようになるため、第一チップ２２０の側面２２３群の一部までが被覆され、ダイアタッチ面積を有効に増加することができるとともに、ダイアタッチ区域を非平面にすることもできる。その結果、パッケージ全体の厚みを薄くすることが可能となり、ダイアタッチ強度を増強することもでき、且つ不活性化層２２５は第一チップ２２０から剥離することなく、第一チップ２２０の側面２２３群が断裂することを避けることができる。また、ダイアタッチ凹部２１３により、ダイアタッチ部材２３０は基板２１０の周縁に拡散することがないので、ダイアタッチ部材２３０は封止体２５０に完全密封されて良好な耐湿性を確保する。ダイアタッチ部材２３０は更に第一チップ２２０の一端に第一ボンディングワイヤ２４０群を密封すれば好ましく、それにより、封止過程における第一ボンディングワイヤ２４０群がモールド流れの衝撃を受けて断線することも防止する。
次に、図３及び図４Ａから図４Ｅを参照しながら本発明の第１実施形態によるウインドウ型ＢＧＡパッケージの製造方法を説明する。図３は製造のフローチャートを示し、図４Ａから図４Ｅは製造過程における素子の断面図を示す。
図３に示すように、ウインドウ型ＢＧＡパッケージの製造過程は、主要に「基板を提供する」ステップ１、「仮にダイアタッチする」ステップ２、「電気接続」ステップ３、「ダイアタッチ拡散」ステップ４、「封止体を形成する」ステップ５及び「外接端子を設置する」ステップ６等を含む。
先ず、「基板を提供する」ステップ１を実施する。すなわち、図４Ａに示すように、基板２１０を提供する。基板２１０の内部表面２１１にはダイアタッチ凹部２１３とスロット２１４とが形成される。スロット２１４は外部表面２１２からダイアタッチ凹部２１３までを貫通し、ダイアタッチ凹部２１３の内にダイアタッチ部材２３０を形成する。ここで、ダイアタッチ凹部２１３を機械的に形成する時に基板２１０の内部にある配線構成を破壊することがないようにダイアタッチ凹部２１３の底面には配線層を設けない。ダイアタッチ部材２３０はマルチステージ硬化の稠密接着剤を採用すれば好ましく、基板２１０形成の時にダイアタッチ部材２３０は優れた流動性を有するため、スクリーン印刷又は鋼板印刷の方法でダイアタッチ凹部２１３に形成されることができる。ダイアタッチ部材２３０は、スロット２１４を露出させるためダイアタッチ凹部２１３に十分充填されず、且つ基板２１０の内部表面２１１と同一平面又は内部表面２１１よりやや高くなる。基板２１０の第一フィンガー２１６群は外接パッド２１７群と同一配線層になる。基板２１０は更に１つのはんだマスク層２１８を有し、はんだマスク層２１８は外部表面２１２に形成されて外接パッド２１７群を露出し、更に１つの梯形ギャップ２１５を構成し、梯形ギャップ２１５は第一フィンガー２１６群を露出する。
次に、「仮にダイアタッチする」ステップ２を実施する。すなわち、図４Ｂに示すように、第一チップ２２０は、ダイアタッチ凹部２１３に照準を合わせて基板２１０の内部表面２１１にダイアタッチ部材２３０で仮に貼り付けられる。第一チップ２２０はダイアタッチ凹部２１３の内にわずかに落ち込んでもダイアタッチ部材２３０が変形しすぎることがなく、ダイアタッチ部材２３０のオーバーフロー範囲も変わらない。ここで、ダイアタッチ部材２３０は第一チップ２２０の第一主面２２１を仮に貼り付け、第一チップ２２０の第一ボンディングパッド２２４群はスロット２１４の内に照準を合わせる。具体的に言えば、ステップ２において、基板２１０をバーンイン（burn-in）する必要が有り、それにより、ダイアタッチ部材２３０は室温で半硬化状態になって粘着性を有して第一チップ２２０を貼り付けるのに用いられる。この時、ダイアタッチ温度を利用してダイアタッチ部材２３０を比較的低い流動性に調整するため、ダイアタッチ部材２３０は窪み易くならない外形を有して第一ボンディングワイヤ２４０群まで流れかつ被覆することにより、ワイヤボンディングを行えなくなる問題を避ける。
次に、「電気接続」ステップ３を実施する。すなわち、図４Ｃに示すように、ワイヤボンディング法で形成した第一ボンディングワイヤ２４０群はスロット２１４を通過して第一チップ２２０の第一ボンディングパッド２２４群を基板２１０の第一フィンガー２１６群に電気接続する。
次に、「ダイアタッチ拡散」ステップ４を実施する。すなわち、図４Ｄに示すように、第一チップ２２０に加熱加圧することにより、ダイアタッチ部材２３０は拡散し、第一チップ２２０はダイアタッチ凹部２１３の内により落ち込む。このステップ４における加熱温度と印加圧力はステップ２における操作温度と圧力より高くなる。第一チップ２２０がダイアタッチ凹部２１３に押圧及び貼着される時、温度の上昇によってダイアタッチ部材２３０に優れた流動性を与えることになるが、ダイアタッチ部材２３０の形状はダイアタッチ凹部２１３に制限されるため、ダイアタッチ部材２３０は拡散して第一チップ２２０の側面２２３群とダイアタッチ凹部２１３の周縁との間の間隙Ｓ（図２参照）に流れ込み、更に第一チップ２２０の側面２２３群の一部を被覆することとなる。なお、ダイアタッチ部材２３０は第一ボンディングワイヤ２４０群の形成後に拡張変形を起こし始めるので、たとえダイアタッチ部材２３０が第一ボンディングワイヤ２４０群へ流れ込んでもワイヤボンディング実行不可の問題にならないだけでなく、第一ボンディングワイヤ２４０群の固定にも役立つ。ステップ４において、ダイアタッチ部材２３０は更にスロット２１４の内に拡散すれば好ましく、第一ボンディングワイヤ２４０群の一端を被覆してもよく、ダイアタッチ部材２３０が硬化した後に第一ボンディングワイヤ２４０群の一端が固定封止されることにより、後続の封止過程における第一ボンディングワイヤ２４０群がモールド流れの衝撃を受けて断線することを防止する。第１実施形態において、ダイアタッチ部材２３０の硬化を「ダイアタッチ拡散」ステップ４と同時に又はその後に実施してもよいし、又は「封止体を形成する」ステップ５の過程において完成しても構わない。また、図２及び図３に示すように、より具体的に言えば、「ダイアタッチ拡散」ステップ４において、第一チップ２２０の不活性化層２２５はダイアタッチ凹部２１３の内に完全埋め込まれるため、不活性化層２２５の周辺縁部はダイアタッチ部材２３０に密封される。
その後、「封止体を形成する」ステップ５を実施する。すなわち、図４Ｅに示すように、トランスファモールド（transfer mold）技術を用い封止体２５０を基板２１０の内部表面２１１上に形成し、更にスロット２１４に十分充填して第一チップ２２０と第一ボンディングワイヤ２４０群とを密封する。ダイアタッチ凹部２１３がダイアタッチ部材２３０の形状を制限することにより、ダイアタッチ部材２３０は基板２１０の周辺へ拡散しないので、封止体２５０に完全密封されることができる。
最後に、「外接端子を設置する」ステップ６を実施する。すなわち、リフロー技術を用いて外接端子２６０群を外接パッド２１７群に設置すると、図２に示すようなウインドウ型ＢＧＡパッケージ２００の構成になる。尚、他の実施形態において、ウインドウ型ＢＧＡパッケージ２００の製造方法は更に１つの第二チップ（図示せず）の設置ステップを含み、第二チップは背中合わせに第一チップ２２０の第一背面２２２上に積層されてもよい。
（第２実施形態）
本発明の第２実施形態によるウインドウ型ＢＧＡパッケージを図５の断面図を参照しながら説明する。第２実施形態のウインドウ型ＢＧＡパッケージの構成は第１実施形態と基本的に同じであるが、より多いチップを積層することができる。
図５に示すように、ウインドウ型ＢＧＡパッケージ３００は、主要に１つの基板２１０、１つの第一チップ２２０、１つのダイアタッチ部材２３０、複数の第一ボンディングワイヤ２４０、１つの封止体２５０及び複数の外接端子２６０より構成されている。基板２１０は１つの内部表面２１１、１つの外部表面２１２、内部表面２１１に形成した１つのダイアタッチ凹部２１３及び外部表面２１２からダイアタッチ凹部２１３までを貫通する１つのスロット２１４を有する。基板２１０は１つの梯形ギャップ２１５を有してもよく、この梯形ギャップ２１５は外部表面２１２とスロット２１４の側辺とに形成される。第２実施形態において、梯形ギャップ２１５の両側にある外部表面２１２に複数の第一フィンガー２１６を形成してもよく、そして、ダイアタッチ凹部２１３の外部にある内部表面２１１にも複数の第二フィンガー３１９を形成してよい。基板２１０は多層印刷回路基板を用いることができ、それにより、第一フィンガー２１６群と第二フィンガー３１９群とを外部表面２１２の複数の外接パッド２１７に電気接続させることが可能となる。第一チップ２２０はダイアタッチ凹部２１３に照準を合わせて基板２１０の内部表面２１１上に設置される。第一チップ２２０は１つの第一主面２２１、１つの第一背面２２２及び第一主面２２１と第一背面２２２との間にある複数の側面２２３を有する。図５に示すように、ダイアタッチ部材２３０はダイアタッチ凹部２１３の内に形成されて第一チップ２２０の第一主面２２１を貼り付ける。ダイアタッチ部材２３０の形状はダイアタッチ凹部２１３に制限されるため、ダイアタッチ部材２３０は第一チップ２２０の側面２２３群とダイアタッチ凹部２１３の周縁２１３Ａとの間の間隙に充填されるとともに、第一チップ２２０の側面２２３群までを被覆することにより、第一チップ２２０の一部はダイアタッチ凹部２１３の内に埋め込まれてパッケージ全体の厚みを薄くする。
図５に示すように、第一チップ２２０は第一主面２２１に形成した複数の第一ボンディングパッド２２４を有し、この第一ボンディングパッド２２４群はスロット２１４の内に照準を合わせている。第一ボンディングワイヤ２４０群はスロット２１４を通過して第一チップ２２０の第一ボンディングパッド２２４群を基板２１０の第一フィンガー２１６群に電気接続する。第２実施形態において、ウインドウ型ＢＧＡパッケージ３００は更に１つの第二チップ３７０を備え、この第二チップ３７０は１つの第二主面３７１及び第二主面３７１に相対する一つの第二背面３７２を有する。第二チップ３７０は背中合わせに第一チップ２２０の第一背面２２２上に設置され、即ち、第二チップ３７０の第二背面３７２は第一チップ２２０の第一背面２２２に貼り付けられ、第二主面３７１は上に向かっている。第二チップ３７０は更に第二主面３７１に形成した複数の第二ボンディングパッド３７４を有する。第２実施形態において、第二チップ３７０は実質的に第一チップ２２０と同じチップであり、例えば、チップサイズ、電気機能及びボンディングパッド配置は皆一致し、且つ第二ボンディングパッド３７４群は中央ボンディングパッドにもなるので、チップ種類が減少し、チップの製造と管理コストを下げることができる。また、複数の第二ボンディングワイヤ３４１を用い第二ボンディングパッド３７４群を基板２１０の第二フィンガー３１９群に電気接続することにより、第二チップ３７０と基板２１０との間を電気的に相互接続する。封止体２５０は基板２１０の内部表面２１１上に形成されかつスロット２１４に十分充填されて第一チップ２２０、第二チップ３７０、第一ボンディングワイヤ２４０群及び第二ボンディングワイヤ３４１群を密封する。外接端子２６０群は外部と接合するため基板２１０の外部表面２１２にある外接パッド２１７群に設置される。
ダイアタッチ部材２３０の形状はダイアタッチ凹部２１３に制限されるため、ダイアタッチ部材２３０が伸びて第一チップ２２０の側面２２３群の一部までを被覆しても基板２１０の内部表面２１１の周辺へ流れ込むことがなく、第二フィンガー３１９群の汚染が避けられる。その結果、ウインドウ型ＢＧＡパッケージ３００にとって、内部表面２１１にオーバーフロー誤差許容値を用意する必要がない故にパッケージ全体のサイズを縮小することが可能となる。以上述べたように、ウインドウ型ＢＧＡパッケージ３００は、パッケージ全体の厚みを薄くするだけでなくダイアタッチ強度が増強されることでチップ剥離も避けられ、更にパッケージ全体のサイズを縮小することができる。
以上、本発明をその好適な実施形態に基づいて説明したが、本発明の保護範囲は特許申請範囲で限定されて、この保護範囲に基準して、本発明の精神と範囲内に触れるどんな変更や修正は本発明の保護範囲に属する。
周知のウインドウ型ＢＧＡパッケージを示す断面図及びその一部を拡大した部分断面図である。 本発明の第１実施形態によるウインドウ型ＢＧＡパッケージを示す断面図及びその一部を拡大した部分断面図である。 本発明の第１実施形態によるウインドウ型ＢＧＡパッケージの製造方法を示すフローチャートである。 本発明の第１実施例形態によるウインドウ型ＢＧＡパッケージの製造過程を示す断面図である。 本発明の第１実施例形態によるウインドウ型ＢＧＡパッケージの製造過程を示す断面図である。 本発明の第１実施例形態によるウインドウ型ＢＧＡパッケージの製造過程を示す断面図である。 本発明の第１実施例形態によるウインドウ型ＢＧＡパッケージの製造過程を示す断面図である。 本発明の第１実施例形態によるウインドウ型ＢＧＡパッケージの製造過程を示す断面図である。 本発明の第２実施形態によるウインドウ型ＢＧＡパッケージを示す断面図である。
符号の説明
Ｓ：第一チップの側面とダイアタッチ凹部の周縁との間の間隙、Ｄ：ダイアタッチ凹部の深さ、Ｔ：ダイアタッチ部材と不活性化層との厚み合計、２００：ウインドウ型ＢＧＡパッケージ、２１０：基板、２１１：内部表面、２１２：外部表面、２１３：ダイアタッチ凹部、２１３Ａ：周縁、２１４：スロット、２１５：梯形ギャップ、２１６：第一フィンガー、２１７：外接パッド、２１８：はんだマスク層、２２０：第一チップ、２２１：第一主面、２２２：第一背面、２２３：側面、２２４：第一ボンディングパッド、２２５：不活性化層、２３０：ダイアタッチ部材、２４０：第一ボンディングワイヤ、２５０：封止体、２６０：外接端子、３００：ウインドウ型ＢＧＡパッケージ、３１９：第二フィンガー、３４１：第二ボンディングワイヤ、３７０：第二チップ、３７１：第二主面、３７２：第二背面、３７４：第二ボンディングパッド

Claims (12)

  1. 内部表面、外部表面、前記内部表面に形成したダイアタッチ凹部及び前記外部表面から前記ダイアタッチ凹部までを貫通するスロットを有する基板と、
    前記ダイアタッチ凹部に照準を合わせて前記基板の前記内部表面上に設置され、第一主面、第一背面及び前記第一主面と前記第一背面との間の複数の側面を有する第一チップと、
    前記ダイアタッチ凹部の内に形成されて前記第一チップの前記第一主面を貼り付け、前記ダイアタッチ凹部により形状が制限されるので、前記第一チップの前記側面群と前記ダイアタッチ凹部の周縁との間の間隙に充填可能であり、且つ前記第一チップの前記側面群の一部までを被覆するダイアタッチ部材と、
    前記スロットを通過して前記第一チップと前記基板とを電気接続する複数の第一ボンディングワイヤと、
    前記基板の前記内部表面に形成されるだけでなく、前記スロットに十分に充填されて前記第一チップと前記第一ボンディングワイヤ群とを密封する封止体と、
    前記基板の前記外部表面に設置される複数の外接端子と、
    を備えることを特徴とするウインドウ型ＢＧＡパッケージ。
  2. 前記第一チップは更に前記第一主面を被覆する不活性化層を有し、前記不活性化層は前記ダイアタッチ凹部の内に完全に埋め込まれ、且つ前記ダイアタッチ凹部の周縁は前記第一チップの外に位置するとともに、前記第一チップの前記側面群に緊密接近することにより、前記不活性化層の周辺縁部は前記ダイアタッチ部材に密封されることを特徴とする請求項１に記載のウインドウ型ＢＧＡパッケージ。
  3. 前記ダイアタッチ凹部の深さが前記ダイアタッチ部材と前記不活性化層との厚み合計より大きくなって前記第一チップの厚みより小さくなることにより、前記第一チップの一部はダイアタッチ凹部の内に埋め込まれることを特徴とする請求項２に記載のウインドウ型ＢＧＡパッケージ。
  4. 前記ダイアタッチ部材は更に前記スロットの内に拡散することを特徴とする請求項１に記載のウインドウ型ＢＧＡパッケージ。
  5. 前記ダイアタッチ部材は更に前記第一ボンディングワイヤ群を前記第一チップの一端に密封することを特徴とする請求項４に記載のウインドウ型ＢＧＡパッケージ。
  6. 前記基板は梯形ギャップを有し、前記梯形ギャップは前記外部表面と前記スロットとの側辺に形成されることを特徴とする請求項１に記載のウインドウ型ＢＧＡパッケージ。
  7. 前記第一チップは前記第一主面に形成した第一ボンディングパッド群を有し、前記第一ボンディングパッド群は前記スロットの内に照準を合わせて前記第一ボンディングワイヤ群と接合するのに用いられ、
    背中合わせに前記第一チップの前記第一背面上に設置されて複数の第二ボンディングパッドを有する第二チップと、
    前記第二ボンディングパッド群を前記基板に電気接続する第二ボンディングワイヤと、
    をさらに備えることを特徴とする請求項１に記載のウインドウ型ＢＧＡパッケージ。
  8. 基板を提供し、前記基板は内部表面、外部表面、前記内部表面に形成したダイアタッチ凹部及び前記外部表面から前記ダイアタッチ凹部までを貫通するスロットを有し、且つ前記ダイアタッチ凹部の内にダイアタッチ部材を形成するステップと、
    第一チップを設置し、前記第一チップは第一主面、第一背面及び前記第一主面と前記第一背面との間の複数の側面を有し、前記ダイアタッチ凹部に照準を合わせて前記ダイアタッチ部材で前記第一チップの前記第一主面を前記基板の前記内部表面に仮に貼り付けるステップと、
    ワイヤボンディングを行って複数の第一ボンディングワイヤを形成し、前記第一ボンディングワイヤ群を前記スロットを通過させて前記第一チップを前記基板に電気接続するステップと、
    前記第一チップに圧力を印加し、前記ダイアタッチ部材の形状をダイアタッチ凹部により制限することにより、前記ダイアタッチ部材が拡散して前記第一チップの側面群とダイアタッチ凹部の周縁との間の間隙に流れ込み、更に前記第一チップの前記側面群の一部までを被覆するダイアタッチ拡散ステップと、
    封止体を形成し、前記封止体は前記基板の前記内部表面に形成されかつ前記スロットに十分に充填されて前記第一チップと前記第一ボンディングワイヤ群とを密封するステップと、
    複数の外接端子を設置し、前記外接端子群は前記基板の前記外部表面に設置されるステップと、
    を含むことを特徴とするウインドウ型ＢＧＡパッケージの製造方法。
  9. 前記第一チップは更に前記第一主面を被覆する不活性化層を有し、前記ダイアタッチ拡散ステップにおいて、前記不活性化層は前記ダイアタッチ凹部の内に完全に埋め込まれ、且つ前記ダイアタッチ凹部の周縁は前記第一チップの外に位置するが、前記第一チップの前記側面群に緊密接近することにより、前記不活性化層の周辺縁部は前記ダイアタッチ部材に密封されることを特徴とする請求項８に記載のウインドウ型ＢＧＡパッケージの製造方法。
  10. 前記ダイアタッチ拡散ステップにおいて、前記ダイアタッチ部材は更に前記スロットの内に拡散することを特徴とする請求項８に記載のウインドウ型ＢＧＡパッケージの製造方法。
  11. 前記ダイアタッチ部材は更に前記第一ボンディングワイヤ群を前記第一チップの一端に密封することを特徴とする請求項８に記載のウインドウ型ＢＧＡパッケージの製造方法。
  12. 前記第一チップは前記第一主面に形成した第一ボンディングパッド群を有し、前記第一ボンディングパッド群は前記スロットの内に照準を合わせて前記第一ボンディングワイヤ群と接合するのに用いられ、
    更に、第二チップを設置し、前記第二チップは背中合わせに前記第一チップの前記第一背面上に設置されて複数の第二ボンディングパッドを有し、且つ複数の第二ボンディングワイヤを形成し、前記第二ボンディングワイヤ群は前記第二ボンディングパッド群を前記基板に電気接続するステップを含むことを特徴とする請求項８に記載のウインドウ型ＢＧＡパッケージの製造方法。
JP2008241434A 2008-09-19 2008-09-19 ウインドウ型ｂｇａパッケージ及びその製造方法 Expired - Fee Related JP5063542B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008241434A JP5063542B2 (ja) 2008-09-19 2008-09-19 ウインドウ型ｂｇａパッケージ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008241434A JP5063542B2 (ja) 2008-09-19 2008-09-19 ウインドウ型ｂｇａパッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010073994A true JP2010073994A (ja) 2010-04-02
JP5063542B2 JP5063542B2 (ja) 2012-10-31

Family

ID=42205494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008241434A Expired - Fee Related JP5063542B2 (ja) 2008-09-19 2008-09-19 ウインドウ型ｂｇａパッケージ及びその製造方法

Country Status (1)

Country Link
JP (1) JP5063542B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101819960A (zh) * 2010-05-07 2010-09-01 日月光半导体制造股份有限公司 基板及应用其的半导体封装件与其制造方法
CN109257872A (zh) * 2018-10-23 2019-01-22 广东晶科电子股份有限公司 一种Mini LED模组及其制作方法
CN113327899A (zh) * 2021-04-22 2021-08-31 成都芯源系统有限公司 倒装芯片封装单元及封装方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61149334U (ja) * 1985-03-05 1986-09-16
JPH02125628A (ja) * 1988-11-04 1990-05-14 Fujitsu Ltd 半導体装置の製造方法
JPH08264679A (ja) * 1995-03-28 1996-10-11 Mitsui High Tec Inc 半導体装置
JP2002208656A (ja) * 2001-01-11 2002-07-26 Mitsubishi Electric Corp 半導体装置
JP2006073652A (ja) * 2004-08-31 2006-03-16 Shinko Electric Ind Co Ltd 半導体装置
JP2006344677A (ja) * 2005-06-07 2006-12-21 Toshiba Corp 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61149334U (ja) * 1985-03-05 1986-09-16
JPH02125628A (ja) * 1988-11-04 1990-05-14 Fujitsu Ltd 半導体装置の製造方法
JPH08264679A (ja) * 1995-03-28 1996-10-11 Mitsui High Tec Inc 半導体装置
JP2002208656A (ja) * 2001-01-11 2002-07-26 Mitsubishi Electric Corp 半導体装置
JP2006073652A (ja) * 2004-08-31 2006-03-16 Shinko Electric Ind Co Ltd 半導体装置
JP2006344677A (ja) * 2005-06-07 2006-12-21 Toshiba Corp 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101819960A (zh) * 2010-05-07 2010-09-01 日月光半导体制造股份有限公司 基板及应用其的半导体封装件与其制造方法
CN101819960B (zh) * 2010-05-07 2012-04-18 日月光半导体制造股份有限公司 基板及应用其的半导体封装件与其制造方法
CN109257872A (zh) * 2018-10-23 2019-01-22 广东晶科电子股份有限公司 一种Mini LED模组及其制作方法
CN109257872B (zh) * 2018-10-23 2024-03-26 广东晶科电子股份有限公司 一种Mini LED模组及其制作方法
CN113327899A (zh) * 2021-04-22 2021-08-31 成都芯源系统有限公司 倒装芯片封装单元及封装方法

Also Published As

Publication number Publication date
JP5063542B2 (ja) 2012-10-31

Similar Documents

Publication Publication Date Title
KR100532179B1 (ko) 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이
TWI628750B (zh) 功率覆蓋結構及其製造方法
TWI613774B (zh) 功率覆蓋結構及其製造方法
JP2833996B2 (ja) フレキシブルフィルム及びこれを有する半導体装置
JP4110189B2 (ja) 半導体パッケージ
CN108109927A (zh) 半导体器件及其制造方法
US7786568B2 (en) Window BGA semiconductor package
JP5063542B2 (ja) ウインドウ型ｂｇａパッケージ及びその製造方法
CN101635280B (zh) 窗口型球栅阵列封装构造及其制造方法
JP5097174B2 (ja) 半導体集積回路装置の製造方法
JP3899755B2 (ja) 半導体装置
JP3293202B2 (ja) 半導体装置及びその製造方法
JP2008235492A (ja) 半導体装置および半導体装置の製造方法
JP2002324873A (ja) 半導体装置及びその製造方法
JP2005093635A (ja) 樹脂封止型半導体装置
JPH10233417A (ja) 半導体装置及びその製造方法
JPH0974149A (ja) 小型パッケージ及びその製造方法
JP2000150696A (ja) 半導体パッケージの製造方法
JP3589093B2 (ja) 放熱板兼補強板付きｔａｂテープ及び半導体装置
JPH1022411A (ja) 半導体装置及びその製造方法
JP4872736B2 (ja) 電子デバイスの接続方法
US7868433B2 (en) Low stress cavity package
JP4397920B2 (ja) 半導体集積回路装置の製造方法
JP2006351607A (ja) 回路基板及びその製造方法、並びに半導体パッケージの製造方法
JP3257931B2 (ja) 半導体パッケージとその製造方法および半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120629

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120702

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120807

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees