JPH02125628A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH02125628A
JPH02125628A JP63279607A JP27960788A JPH02125628A JP H02125628 A JPH02125628 A JP H02125628A JP 63279607 A JP63279607 A JP 63279607A JP 27960788 A JP27960788 A JP 27960788A JP H02125628 A JPH02125628 A JP H02125628A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
adhesive
recess
substrate
adhesive agent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63279607A
Other languages
English (en)
Inventor
Katsuya Kaburagi
鏑木　克弥
Katsuro Hiraiwa
克朗 平岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63279607A priority Critical patent/JPH02125628A/ja
Publication of JPH02125628A publication Critical patent/JPH02125628A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 半導体装置の製造方法、特に、半導体基板を搭載基板に
接着する方法に関し、 半導体基板が大型化しても、半導体基板と搭載基板の熱
膨張係数の差による熱応力の悪影響を小さく留め得るよ
うにし、併せて接着層に接着強度を低下させる程のボイ
ドが発生しないようにすることを目的とし、 半導体基板が適宜の余裕をもって収まる大きさの窪みを
搭載基板に設け、揮発成分を含まず固化してゼリー状に
なり且つ比重が半導体基板より大なる接着剤を、該窪み
にその深さより浅く且つ半導体基板を該窪みの底面より
適宜の高さに浮かせる厚さに注入し、半導体基板を該接
着剤上に載せて該接着剤を固化させる、或いは、半導体
基板が適宜の余裕をもって収まる大きさで底面にその深
さより低い高さを有する？３［数の突起を設けた窪みを
搭載基板に設け、揮発成分を含まず固化してゼリー状に
なる接着剤を該窪みに該突起が丁度隠れる程度に注入し
、半導体基板を該接着剤上に載せて該接着剤を固化させ
るように構成する。
（産業上の利用分野） 本発明は半導体装置の製造方法に係り、特に、半導体基
板を搭載基板に接着する方法に関する。
近年、半導体装置の集積化が進むに従って半導体基板の
サイズが大型化してきており、半導体基板をウェーハサ
イズにすることも検討の対象となっている。
そして半導体基板が大型になると、半導体基板を搭！！
基板に接着する方法にも工夫が必要になってくる。
〔従来の技術〕
半導体基板を搭載基板に接着する従来の方法は、両者の
間に金属ろう材または銀ペーストの接合材を介在させて
接着するものである。そして接着後は、接合材が硬質で
あることから両者の間が相互にずれ難い状態になる。
半導体基板は１０１１ａ角程度以下の大きさであり、搭
載基板となるものは、リードフレームやセラミックパッ
ケージなどである。
半導体装置の製造では、この接着の後にワイヤボンディ
ングや封止など加熱を伴う工程が存在する。
そして、半導体基板と搭載基板との間には熱膨張係数に
差があることから、上記接合材を用いた場合には上記７
］Ｑ熱の際に面方向の熱応力が生ずる。
しかし、半導体基板が上記のように小さい場合には、そ
の熱応力を内部に保留し得て半導体基板や搭！３！基板
にクランクが入るといったような大事に至らない。
〔発明が解決しようとする課題〕
しかしながら、より大型の半導体基板に上記従来の接着
方法を採用すると、上記熱応力を内部に保留することが
できなくなって半導体基板や搭載基板にクランクが入る
といった具合に、半導体基板と搭載基板の熱膨張係数の
差による熱応力の悪影響が大きく顕在化する問題がある
。
また、上記接合材を根ペーストにした場合には、接着層
に発生したボイドが外部に抜は得なくなって接着強度を
著しく低下させる問題も生ずる。
そこで本発明は、半導体基板を搭！！基板に接着する方
法において、半導体基）反が大型化しても、半導体基板
と搭載基板の熱膨張係数の差による熱応力の悪影響を小
さく留め得るようにし、併せて接着層に接着強度を低下
させる程のボイドが発生しないようにすることを目的と
する。
〔課題を解決するための手段〕
上記目的は、半導体基板が適宜の余裕をもって収まる大
きさの窪みを搭載基板に設け、揮発成分を含まず固化し
てゼリー状になり且つ比重が半導体基板より大なる接着
剤を、該窪みにその深さより浅く且つ半導体基板を該窪
みの底面より適宜の高さに浮かせる厚さに注入し、半導
体基板を該接着剤上に載せて該接着剤を固化させる、或
いは、半導体基板が適宜の余裕をもって収まる大きさで
底面にその深さより低い高さを存する複数の突起を設け
た窪みを搭載基板に設け、揮発成分を含まず固化してゼ
リー状になる接着剤を該窪みに該突起が丁度隠れる程度
に注入し、半導体基板を該接着剤上に載せて該接着剤を
固化させる本発明の接着方法によって解決される。
〔作　用〕
この方法によれば、接着層がゼリー状を呈して上記適宜
の高さまたは上記突起の高さの厚さを有していることか
ら、半導体基板と搭載基板との間が上記余裕の範囲内で
相互にずれ得るようになり、両者の間に熱膨張係数の差
があうでも先に述べた加熱により生ずる熱応力は極めて
小さなものとなる。
このことから、半導体基板と搭載基板の熱膨張係数の差
による熱応力の悪影響を小さく留め得るようになる。
また、接着層を形成する接着材が揮発成分を含まないも
のであることから、接着層には接着強度を低下させる程
のボイドが発生しなくなる。
〔実施例〕
以下本発明による四つの実施例について第１図〜第４図
を用いて説明する。
第１図ｆａｔ〜ｆｄｌは第１の実施例の工程順側断面図
、第２図（８１〜＋ｄｌは第２の実施例の工程順側断面
図、第３図＋８）〜ｆｄｌは第３の実施例の工程順側断
面図、第４図（ａｌ〜（ｄｌは第４の実施例の工程順側
断面図、であり、全図の通じ同一符号は同一対象物を示
す。
第１図において、１１は半導体基板、１２は搭載基板、
１３は搭載基板に設けた窪み、１４は接着材、１５は接
続ワイヤ、１６は保護レジン、である。
半導体基板１１は、６インチサイズで厚さ約０．５麟−
のＳｉウェーへの表面に半導体回路を形成したものであ
り、搭載基板１２は、厚さ約３１のガラスエポキシ基板
の表面に半導体基板１１の回路を導出する配線を設けた
ものである。
窪み１３は、大きさが半導体基板１１の全周外側に約２
ａｍの余裕を取った寸法で、深さが約０．５１である。
接着材１４は、揮発成分を含まず固化してゼリー状にな
り且つ比重が半導体基板１１より大なる接着材で、ここ
では、東し社製の東しシリコーンＪＣＲ６１１０に、大
きさ０．１＋ａ＋ａ以下の銅粉末をフィシとして１；ｌ
　（重量）の割合で添加したものを用いる。このフィう
により比重が半導体基板１１より大となる。
そして製造工程は次のようである。即ち第１図において
、 先ずｔａ＋を参照して、切削加工により搭載基＋Ｆｉ、
Ｉ２の半導体基板１１接着位置に窪み１３を形成する。
次いで中）を参照して、窪み１３の中へ接着材１４を厚
さ約０．２ｍｍに注入する。
次いでｔｃ＋を参照して、接着材１４上に半導体基板１
１を載せる。さすれば、半導体基板１１は窪み１３の側
面に案内されて窪み１３から逸脱することなく接着材１
４に浮いて、接着材１４の厚さが約Ｑ、ｌｓ＋ｓとなる
。そしてその状態で１５０℃（時間の熱処理を行って接
着材１４を固化させる。接着材１４は、揮発成分を含ま
ないので固化する際にボイドを発生することが殆どなく
、均質のゼリー状を呈して厚さ約０．１１の接着層を形
成する。これで所望の接着を完了する。
次いで（ｄｉを参照して、半導体基板１１と搭載基板１
２との間を接続ワイヤ１５で接続するワイヤボンディン
グや、表面を保護する保護レジン１６の塗布などの工程
を経て半導体装置を完成する。そしてこれらの工程の中
に加熱を伴うものがあっても、先に述べた理由により半
導体基板ｌｌと搭載基板１２との間は熱応力による悪影
響が殆ど発生しない。
第２図に示す第２の実施例は、ウエーノ１から切り出し
た大型の半導体基板２１をセラミックパッケージの搭載
基板２２に搭載する場合であるが、相互の接着に用いる
技術が上述した第１の実施例と同様のものである。
同図において、半導体基板２１は、表面に半導体回路が
形成されて大きさが約２０ｍｍ角、厚さが約０．５ｍ＋
＊である。
搭！！２基板２２は、第２図［ａ）に示すように、厚さ
約５１大きさ約４０ｍｍ角で表面の中央部に窪み２３を
有するセラミック板で、裏面に設けられた不図示の外部
導出端子に接続されて半導体基板２１の回路を導出する
配線が表面の周辺部に設けられている。
そして、窪み２３部分に半導体基板２１を搭載した後は
、環状のスペーサ２６を介し蓋２７が被せられて半導体
基板２１を封止する。
窪み２３は、大きさが半導体基板２１の全周外側に約ｌ
＋１Ｉ１１の余裕を取った寸法で、深さが約０．５ｍｎ
＋である。
そして製造工程は次のようである。即ち第２図において
、 先ず（ｂｌを参照して、窪み２３の中へ接着材１４を厚
さ約０．２＋＋＋ｗ＋に注入する。
次いでｔｃ＋を参照して、接着材１４上に半導体基板２
１を載せる。さすれば、第１の実施例の場合と同様に、
半導体基板２１が窪み２３から逸脱することなく浮いて
、接着材１４の厚さが約０．ｆａｌｍとなる。そしてそ
の状態で接着材１４を固化させる。接着材１４は、均質
のゼリー状を呈して厚さ約０．１ｍ＋ａの接着層を形成
する。これで所望の接着を完了する。
次いで（ｄｉを参照して、ワイヤボンディングにより半
導体基板２１と搭載基板２２との間を接続ワイヤ１５で
接続し、接着によりスペーサ２６を固定し蓋２７を被せ
るなどの工程を経て半導体装置を完成する。
そしてこれらの工程の中に加熱を伴うものがあっても、
先に述べた理由により半導体基板２１と搭載基板２２と
の間は熱応力による悪影響が殆ど発生しない。
第３図に示す第３の実施例は、第１の実施例において接
着材１４の代わりに比重のみが半導体基板１１より小な
る接着材３４を用いた場合である。
即ち、接着材３４は、揮発成分を含まず固化してゼリー
状になもので、ここでは、東し社製の東しシリコーンＪ
ＣＲ６１１０であり、第１の実施例の場合のようなフィ
シの添加をしていない。
このため、半導体基板１１を接着材３４に載せ際に半導
体基板１１が沈下してしまうので、窪み１３の底面に柱
状で高さ約０．１ｍｍの複数の突起３８を設けて上記沈
下を防止している。
そして製造工程は次のようである。即ち第３図において
、 先ずｆａｌを参照して、切削加工により搭載基板１２の
半導体基板１１接着位置に窪み１３を形成する。突起３
８はこの切削加工の際に同時に削り出す。
次いでｆｂｌを参照して、窪み１３の中へ接着材３４を
突起３８がＴ度隠れる程度に注入する。
次いで（Ｑｌを参照して、接着材３４上に半導体基板１
１を載せる。さすれば、半導体基板１１は窪み１３の側
面に案内されて窪み１３から逸脱することなく突起３８
に支えられて、接着材３４の厚さが約０．１ｍｍとなる
。そしてその状態で１５０’ｃ１時間の熱処理を行って
接着材圭４を固化させる。接着材３４は、揮発成分を含
まないので固化する際にボイドを発生することが殆どな
く、均質のゼリー状を呈して厚さ約０．１ｍｍの接着層
を形成する。これで所望の接着を完了する。
次いで（ｄｉを参照して、第１の実施例の場合と同様の
工程を経て半導体装置を完成する。そしてその際の工程
の中に加熱を伴うものがあっても、第１の実施例の場合
と同様に半導体基板１１と搭載基板１２との間は熱応力
による悪影響が殆ど発生しない。
第４図に示す第４の実施例は、第２の実施例において接
着）れ４の代わりに第３の実施例と同様に比重のみが半
導体基板１１より小なる接着材３４を用いた場合であり
、半導体基板２１と搭載基板２２の接着に用いる技術が
上述した第３の実施例と同様のものである。
そこでは、窪み２３の底面に柱状で高さ約０．１ｍｍの
複数の突起４８を設けて第３の実施例の突起３８と同様
に機能・させている。
そして製造工程は次のようである。即ち第４図において
、 先ずｌａｌを参照して、搭載基板２２を窪み２３の底面
にメタライズ膜を設けたものにし、この膜にＦｅＮｉ合
金からなる突起４８をろう付けして固定する。
或いは、突起４８をセラミックにして搭載基板２２と一
体に形成しても良い。
次いで（ｂｌを参照して、窪み２３の中へ接着材３４を
突起４８が丁度呼れる程度に注入する。
次いで（ｃｌを参照して、接着材３４上に半導体基板２
１を載せる。さすれば、第３の実施例の場合と同様に、
半導体基板２１が窪み２３から逸脱することなく突起４
８に支えられて、接着材３４の厚さが約０．１ｍ＋ｓと
なる。そしてその状態で接着材３４を固化させる。接着
材３４は、均質のゼリー状を呈して厚さ約０．１ｍｍの
接着層を形成する。これで所望の接着を完了する。
次いでｆｄ＋を参照して、第３の実施例の場合と同様の
工程を経て半導体装置を完成する。そしてその際の工程
の中に加熱を伴うものがあっても、第２の実施例の場合
と同様に半導体基板２１と搭載基板２２との間は熱応力
による悪影響が殆ど発生しない。
なお、接着材の種類は先に述べた条件を満たせば良く、
また、搭載基板に設ける窪みの大きさの半導体基板に対
する余裕寸法、及びゼリー状を呈する接着層の厚さは、
両者の熱膨張係数の差による面方向の伸縮ずれを吸収す
るものであれば良いので、これらは実施例に限定される
ものではない。
〔発明の効果〕
以上説明したように本発明の構成によれば、半導体装置
の製造方法、特に、半導体基板を搭載基板に接着する方
法において、半導体基板が大型化しても、半導体基板と
搭載基板の熱膨張係数の差による熱応力の悪影響を小さ
く留め得るようにし、併せて接着層に接着強度を低下さ
せる程のボイドが発生しないようにすることができて、
半導体基板の大型化を容易にさせる効果がある。
【図面の簡単な説明】
第１図（ａｌ〜（ｄｌは第１の実施例の工程順側断面図
、第２図（ａ）〜ｆｄｌは第２の実施例の工程順側断面
図、第３図（ａｌ〜＋ｄ＋は第３の実施例の工程順側断
面図、第４図体）〜（ｄｌは第４の実施例の工程順側断
面図、である。 図において、 １１．２１は↑′−導体基板、 １２．２２は１６載基板、 １３．２３は窪み、 １４．３４は接着材、 ３Ｂ、４８は突起、 である。 ’１ｙｔｔ＞　ソと折イＦ＋／）Ｉ−一才ｆ、、）ｆ、
イｕｌｌ＃ｉ　ａｌ　／　図 回 Ｋ　３　　／）’ｉ！＄Ｉ　Ｉフエａ・＋Ａ（ａ’１４
ｉｉ冨　３　図 ￥ 図

Claims (2)

    【特許請求の範囲】
  1. （１）半導体基板を搭載基板に接着するに際して、半導
    体基板が適宜の余裕をもって収まる大きさの窪みを搭載
    基板に設け、揮発成分を含まず固化してゼリー状になり
    且つ比重が半導体基板より大なる接着剤を、該窪みにそ
    の深さより浅く且つ半導体基板を該窪みの底面より適宜
    の高さに浮かせる厚さに注入し、半導体基板を該接着剤
    上に載せて該接着剤を固化させることを特徴とする半導
    体装置の製造方法。
  2. （２）半導体基板を搭載基板に接着するに際して、半導
    体基板が適宜の余裕をもって収まる大きさで底面にその
    深さより低い高さを有する複数の突起を設けた窪みを搭
    載基板に設け、揮発成分を含まず固化してゼリー状にな
    る接着剤を該窪みに該突起が丁度隠れる程度に注入し、
    半導体基板を該接着剤上に載せて該接着剤を固化させる
    ことを特徴とする半導体装置の製造方法。
JP63279607A 1988-11-04 1988-11-04 半導体装置の製造方法 Pending JPH02125628A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63279607A JPH02125628A (ja) 1988-11-04 1988-11-04 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63279607A JPH02125628A (ja) 1988-11-04 1988-11-04 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH02125628A true JPH02125628A (ja) 1990-05-14

Family

ID=17613343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63279607A Pending JPH02125628A (ja) 1988-11-04 1988-11-04 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH02125628A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006329960A (ja) * 2005-05-30 2006-12-07 Oki Electric Ind Co Ltd 半導体加速度センサ装置及びその製造方法
JP2009064835A (ja) * 2007-09-04 2009-03-26 Denso Corp ベアチップの実装構造
JP2009094293A (ja) * 2007-10-09 2009-04-30 Toyota Motor Corp 半導体装置
JP2010073994A (ja) * 2008-09-19 2010-04-02 Powertech Technology Inc ウインドウ型ｂｇａパッケージ及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006329960A (ja) * 2005-05-30 2006-12-07 Oki Electric Ind Co Ltd 半導体加速度センサ装置及びその製造方法
JP2009064835A (ja) * 2007-09-04 2009-03-26 Denso Corp ベアチップの実装構造
JP2009094293A (ja) * 2007-10-09 2009-04-30 Toyota Motor Corp 半導体装置
JP2010073994A (ja) * 2008-09-19 2010-04-02 Powertech Technology Inc ウインドウ型ｂｇａパッケージ及びその製造方法

Similar Documents

Publication Publication Date Title
US6983537B2 (en) Method of making a plastic package with an air cavity
KR100288385B1 (ko) 반도체장치 및 그의 제조방법
US4654966A (en) Method of making a dimensionally stable semiconductor device
US4558510A (en) Method of producing a semiconductor device
JPWO2018092251A1 (ja) 半導体パッケージ
JP4385324B2 (ja) 半導体モジュールおよびその製造方法
US5814882A (en) Seal structure for tape carrier package
JPH02125628A (ja) 半導体装置の製造方法
JP2003170465A (ja) 半導体パッケージの製造方法およびそのための封止金型
JPH0491458A (ja) 半導体装置
JP2836219B2 (ja) 樹脂封止型半導体パッケージ
EP0711104B1 (en) Semiconductor device and method for making same
JP2002100710A (ja) 半導体装置および半導体装置の製造方法
JPH09246430A (ja) 半導体装置
KR100225597B1 (ko) 반도체 패키지의 히트싱크 제조방법
KR100290785B1 (ko) 칩 사이즈 패키지의 제조방법
JPH07307350A (ja) 半導体リードフレ−ムおよびパッケージ
JP3180686B2 (ja) 半導体装置及びその製造方法
JP6981192B2 (ja) 半導体装置の製造方法
JP2710207B2 (ja) 半導体装置およびその製造方法
JP2000124401A (ja) 半導体装置
JPS61258435A (ja) 樹脂封止型半導体装置の製造方法
JPH02246143A (ja) リードフレーム
JPS5835377B2 (ja) 電子機器の製造方法
JPH06252279A (ja) 半導体素子収納用パッケージの製造方法