JPH06252279A - 半導体素子収納用パッケージの製造方法 - Google Patents

半導体素子収納用パッケージの製造方法

Info

Publication number
JPH06252279A
JPH06252279A JP5033087A JP3308793A JPH06252279A JP H06252279 A JPH06252279 A JP H06252279A JP 5033087 A JP5033087 A JP 5033087A JP 3308793 A JP3308793 A JP 3308793A JP H06252279 A JPH06252279 A JP H06252279A
Authority
JP
Japan
Prior art keywords
resin
insulative substrate
external lead
insulating substrate
rod
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5033087A
Other languages
English (en)
Other versions
JP2784126B2 (ja
Inventor
Shogo Matsuo
省吾 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP5033087A priority Critical patent/JP2784126B2/ja
Publication of JPH06252279A publication Critical patent/JPH06252279A/ja
Application granted granted Critical
Publication of JP2784126B2 publication Critical patent/JP2784126B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】 【目的】絶縁基体に反りが発生するのを有効に防止した
半導体素子収納用パッケージの製造方法を提供する。 【構成】上面に半導体素子3を収容する凹部1aを有
し、且つ複数個の外部リード端子7が取着されている長
方形状の樹脂製絶縁基体1を下記(1)(2)の工程で
製造する。 (1)金型内に熱膨張係数が絶縁基体1と成る樹脂の熱
膨張係数より小さく、断面積が0.1乃至1.0mm2
で且つ長さが絶縁基体の長辺側長さの50%以上である
棒状部材5と複数個の外部リード端子7とを設置する工
程。 (2)前記金型内に液状樹脂を圧入硬化させ、凹部1a
下方で長辺側の辺に沿って棒状部材5を埋設するととも
に、凹部1a周辺から外部に露出するよう外部リード端
子7を取着する工程。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体素子を収容するた
めの半導体素子収納用パッケージの製造方法に関するも
のである。
【0002】
【従来の技術】従来、半導体素子を収容するための半導
体素子収納用パッケージ、例えば光を電気に変換する固
体撮像素子を収容するパッケージは通常、エポキシ等の
樹脂より成り、その上面略中央部に固体撮像素子を収容
するための凹部を有している長方形状の絶縁基体と、前
記絶縁基体の凹部周辺から外部にかけて導出され、内部
に収容する固体撮像素子を外部電気回路に接続する42
アロイ等の金属材料より成る複数個の外部リード端子
と、ガラス、サファイア等の透光材料から成る蓋体とか
ら構成されており、絶縁基体の凹部底面に固体撮像素子
を接着材を介して接着固定するとともに該固体撮像素子
の各電極をボンディングワイヤを介して外部リード端子
に接続させ、しかる後、絶縁基体の上部接合部に蓋体を
エポキシ樹脂から成る封止材を介して接合させ、固体撮
像素子を内部に気密に封止することによって製品として
の固体撮像装置となる。
【0003】尚、前記従来の半導体素子収納用パッケー
ジにおけるエポキシ樹脂製絶縁基体は、内部に外部リー
ド端子が予め設置された金型内に、エポキシ系液状樹脂
を約50〜100kgf/cm2 の圧力で圧入するとと
もにこれに約150〜200℃の温度を印加し、熱硬化
させることによって製作されている。
【0004】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージは、絶縁基体の上面に
固体撮像素子等の半導体素子を収容する凹部が設けられ
ていること及び絶縁基体の凹部周辺にエポキシ樹脂より
熱膨張係数が小さい42アロイ等から成る外部リード端
子が配されていること等から内部に外部リード端子が設
置された金型内にエポキシ系液状樹脂を圧入するととも
にこれを熱硬化させて絶縁基体を製作する際、絶縁基体
の上方である凹部周辺の熱収縮が外部リード端子で抑制
されて下方より小さくなり、更に絶縁基体の上方が下方
に比べてエポキシ樹脂の量が少なく、下方が上方に比し
大きく熱収縮することから絶縁基体の上方と下方との間
に熱収縮量の相違に起因する大きな応力が発生し、これ
によって、絶縁基体の長辺側が下方に約100μm程度
反ってしまうという欠点を有していた。
【0005】従ってこの従来の半導体素子収納用パッケ
ージは絶縁基体の凹部底面に半導体素子を強固に接着固
定することが不可となるとともに絶縁基体に蓋体を強固
に接合させることができず絶縁基体と蓋体とから成る容
器の気密封止の信頼性が低いものとなる欠点を招来し
た。
【0006】また内部に収容される半導体素子が固体撮
像素子であり蓋体が透明部材から成る場合、絶縁基体に
反りがあるため、絶縁基体に蓋体を平行に接合できず、
その結果、外部から蓋体を通して固体撮像素子に像を結
像させ、固体撮像素子に結像した像に対応する光電変換
を起こさせる際、固体撮像素子への結像に歪みが発生
し、固体撮像素子に正確な光電変換を起こさせることが
できないという欠点も招来した。
【0007】
【発明の目的】本発明は上記欠点に鑑みて案出されたも
ので、その目的は絶縁基体に反りが発生するのを有効に
防止し、絶縁基体への半導体素子の接着固定及び、絶縁
基体と蓋体との接合を強固とすることができる半導体素
子収納用パッケージの製造方法を提供することにある。
【0008】
【課題を解決するための手段】本発明は上面に半導体素
子を収容する凹部を有し、且つ複数個の外部リード端子
が一端を前記凹部周辺に、他端が外部に露出した状態で
取着されている長方形状の樹脂製絶縁基体と蓋体とから
成る半導体素子収納用パッケージであって、前記長方形
状の樹脂製絶縁基体が下記(1)及び(2)の工程で製
造されることを特徴とする半導体素子収納用パッケージ
の製造方法。
【0009】(1)金型内に熱膨張係数が絶縁基体と成
る樹脂の熱膨張係数より小さく、断面積が0.1乃至
1.0mm2 で且つ長さが絶縁基体の長辺側長さの50
%以上である棒状部材と複数個の外部リード端子とを設
置する工程。
【0010】(2)前記金型内に液状樹脂を圧入硬化さ
せ、凹部下方で長辺側の辺に沿って棒状部材を埋設させ
るとともに、凹部周辺から外部に露出するよう外部リー
ド端子を取着する工程。
【0011】
【実施例】次に本発明を添付図面に基づき詳細を説明す
る。
【0012】図1は本発明の製造方法によって製作され
た固体撮像素子を収容する半導体素子収納用パッケージ
の一実施例を示し、1は絶縁基体、2は蓋体である。こ
の絶縁基体1と蓋体2とで固体撮像素子3を収容するた
めの容器4が構成される。
【0013】前記絶縁基体1は、エポキシ等の電気絶縁
材料から成り、その上面略中央部に固体撮像素子3を収
容するための凹部1aが設けてあり、該凹部1a底面に
は固体撮像素子3が接着材を介し接着固定される。
【0014】前記絶縁基体1には凹部1a周辺から外部
にかけて導出する複数個の外部リード端子7が取着され
ており、該外部リード端子7は内部に収容する固体撮像
素子3を外部電気回路に電気的に接続する作用を為し、
その一端には固体撮像素子3の各電極がボンディングワ
イヤ6を介して接続され、また外部に導出された他端
は、外部電気回路に半田等のロウ材を介し接続される。
【0015】前記外部リード端子7はコバール金属(F
e−Ni−Co合金)や42アロイ(Fe−Ni合金)
等の金属材料で形成されている。
【0016】尚、前記外部リード端子7は、その露出表
面にニッケル、金等のロウ材と濡れ性がよい金属を従来
周知のメッキ法により0. 1乃至20. 0μmの厚みに
層着させておけば外部リード端子7を外部電気回路に確
実、強固に接続することができる。従って、前記外部リ
ード端子7はその露出する表面にもニッケル、金等を
0. 1乃至20. 0μmの厚みに層着させておくことが
好ましい。
【0017】また前記外部リード端子7が取着された絶
縁基体1はその上面に透光性の蓋体2が封止材を介して
接合され、これによって絶縁基体1と蓋体2とから成る
容器4内部に固体撮像素子3が気密に封止される。
【0018】前記蓋体2はサファイアやガラス、石英等
の透光性材料から成り、外部レンズ部材(不図示)で縮
小された光学的画像を容器4内部に収容した固体撮像素
子3上に照射結像させる作用をなす。
【0019】前記蓋体2は例えば、ガラスから成る場
合、シリカ(SiO2 )、アルミナ(Al2 3 )、カ
ルシア(CaO)、酸化バリウム(BaO)等のガラス
成分粉末を溶融冷却し平板状に成形することによって製
作される。
【0020】かくして上述のパッケージによれば絶縁基
体1の凹部1a底面に固体撮像素子3を接着剤を介して
取着するとともに固体撮像素子3の各電極をボンディン
グワイヤ6を介して外部リード端子7に接続させ、しか
る後、絶縁基体1の上面に蓋体2を樹脂等の封止材によ
り接合させ、絶縁基体1と蓋体2とから成る容器4の内
部に固体撮像素子3を気密に封止することによって製品
としての固体撮像装置となる。
【0021】次に上述の半導体素子収納用パッケージに
おける絶縁基体1の製造方法について図2及び図3に基
づき説明する。
【0022】まず、図2(a)に示す絶縁基体1を製作
するための上下一対の金型8、9を準備する。この金型
8、9は上下に重ね合わせた時、内部に絶縁基体1に対
応した形状の空間が形成される。
【0023】次に図2(b)に示す如く、前記金型8と
9を重ね合わせた時に形成される内部空間に棒状部材5
を絶縁基体1の凹部1a下方で長辺側の辺に沿った位置
となるように設置するとともに複数個の外部リード端子
7をその一端が凹部1a周辺となるような位置に設置す
る。
【0024】前記棒状部材5は絶縁基体1と成る樹脂の
熱膨張係数より小さい熱膨張係数を有する42アロイ等
の材料から成り、例えば42アロイ等のインゴット
(塊)を圧延加工や打ち抜き加工等、従来周知の金属加
工法を採用することによって所定の棒状に形成される。
【0025】また前記複数個の外部リード端子7は42
アロイ等の金属材料から成り、棒状部材5と同様に42
アロイ等のインゴット(塊)に従来周知の金属加工法を
施すことによって所定の板状に形成される。
【0026】尚、前記複数個の外部リード端子7は図3
に示す如くその一端を連結部材10に共通に連結させて
おくと複数個の外部リード端子7を一対の金型8、9内
に設置する時、その設置の作業性が良好となる。従っ
て、前記複数個の外部リード端子7はその各々の一端を
連結部材10に共通に連結させておくことが好ましい。
【0027】また前記複数個の外部リード端子7が共通
に連結されている連結部材10に棒状部材5を更に連結
させておくと棒状部材5の金型8、9内への設置が外部
リード端子7の設置の時に同時に行うことができ棒状部
材5の設置の作業性がより良好となる。従って、外部リ
ード端子7が共通に連結されている連結部材10には更
に棒状部材5も連結させておくことが好ましい。
【0028】更に前記一対の金型8、9内への棒状部材
5及び複数個の外部リード端子7の設置は金型8上に棒
状部材5と外部リード端子7を載置し、しかる後、金型
8上に金型9を重ね合わせることによって行われる。
【0029】次に図2(c)に示す如く、内部に棒状部
材5及び外部リード端子7が設置された金型8、9の内
部空間に注入口11を通して液状樹脂を圧入し、該液状
樹脂を硬化させ、しかる後、これを金型8、9から取り
出せば、上面に半導体素子を収容する凹部1aを有し、
複数個の外部リード端子7が一端を前記凹部1a周辺
に、他端が外部に露出した状態で取着され、且つ凹部1
a下方で長辺側の辺に沿って棒状部材5が埋設されてい
る製品としての長方形状の樹脂製絶縁基体1となる。
【0030】前記金型8、9の内部空間に圧入される樹
脂はエポキシ等の熱硬化性樹脂、或いはポリフェニレン
スルファイド等の熱可塑性樹脂が好適に使用され、例え
ばエポキシ等の熱硬化性樹脂から成る場合はエポキシ樹
脂粉末原料に硬化剤、充填剤を添加混合するとともにこ
れに約150〜200℃の温度を加え、加熱溶融させて
一旦液状樹脂とし、次に前記液状樹脂を金型8、9の内
部空間に注入口11を通し、約50〜100kgf/c
2 の圧力で圧入させるとともに金型8、9の内部空間
内で熱硬化させることによって絶縁基体1となり、また
ポリフェニレンスルファイド等に熱可塑性樹脂から成る
場合はポリフェニレンスルファイド樹脂に約40〜12
0℃の熱を加え、軟化させて液状樹脂とし、次にこれを
金型8、9の内部空間に注入口11を通し、1000〜
2000kgf/cm2 の圧力で圧入させるとともに金
型8、9の内部空間内で固化させることによって絶縁基
体1となる。
【0031】また金型8、9の内部空間に液状樹脂を圧
入し、硬化させることによって絶縁基体1とする際、絶
縁基体1の下方が凹部1aの形成される上方に比し大き
く熱収縮しようとしてもその熱収縮は絶縁基体1となる
樹脂の熱膨張係数より小さい熱膨張係数を有する棒状部
材5によって抑制され、その結果、絶縁基体1全体の熱
収縮がほぼ均一となり応力の発生が有効に防止されて絶
縁基体を反りのない平坦なものとなすことができる。そ
のため、この絶縁基体1は反りの発生がなく平坦である
ことから凹部1a底面に固体撮像素子3を強固に接着固
定することができるとともに絶縁基体1に蓋体2を強固
に接合することができ、これによって内部に収容する固
体撮像素子3を長期間にわたり、正常、且つ安定に作動
させることが可能となる。
【0032】また、絶縁基体1は反りが発生がなく平坦
であることから絶縁基体1に蓋体2を平行に接合させる
ことができ、その結果、外部から蓋体2を通して固体撮
像素子3に像を正確に結像させることが可能となるとと
もに固体撮像素子3に極めて正確な光電変換を起こさせ
ることができる。
【0033】尚、前記棒状部材5はその断面積が1.0
mm2 を越えると、絶縁基体1を製作する際、棒状部材
5による絶縁基体1下方の樹脂の熱収縮を抑制する力が
大きくなりすぎて絶縁基体1に反りが発生してしまい、
また断面積が0.1mm2 未満になると、棒状部材5に
よる絶縁基体1下方の樹脂の熱収縮を充分抑制すること
ができず、絶縁基体1に反りが発生してしまう。従っ
て、前記棒状部材5はその断面積が0.1乃至1.0m
2 の範囲に特定される。
【0034】また前記棒状部材5はその長さが絶縁基体
1の長辺側長さの50%未満になると、絶縁基体1を製
作する際、棒状部材5による絶縁基体1下方の樹脂の熱
収縮を抑制する力が絶縁基体1の長辺方向全域に及ばな
くなり、絶縁基体1の一部に反りが発生してしまう。従
って、前記棒状部材5はその長さが絶縁基体1の長辺側
長さの50%以上に特定される。
【0035】更に前記棒状部材5はその幅及び厚みを
0.1mm以上にしておくと、棒状部材5の機械的強度
が強くなり、絶縁基体1を製作する際、棒状部材5に絶
縁基体1となる樹脂の熱収縮に伴う圧力が印加されても
変形を起こすことはなく、絶縁基体1下方の樹脂の熱収
縮を有効に抑制することができる。従って、前記棒状部
材5はその幅及び厚みを0.1mm以上としておくこと
が好ましい。
【0036】本発明は前述の実施例に限定されるもので
はなく、本発明の要旨を逸脱しない範囲であれば種々の
変更は可能であり、例えば、上述の実施例では固体撮像
素子を収容するパッケージを例にとって説明したが他の
半導体素子を収容するパッケージにも適用可能である。
【0037】また上述の実施例では棒状部材5として断
面四角形状の棒材を使用したが、これにかえて断面円形
の円柱状棒材を使用してもよい。この場合、棒状部材5
は機械的強度を強くするため直径を0.1mm以上とな
すことが好ましい。
【0038】更に前記棒状部材5は絶縁基体1の凹部1
a真下に1個配したが、絶縁基体1の下方に複数個配し
てもよい。
【0039】
【発明の効果】本発明の半導体素子収納用パッケージの
製造方法によれば、絶縁基体を製作する金型内に熱膨張
係数が絶縁基体と成る樹脂の熱膨張係数より小さく、断
面積が0.1乃至1.0mm2 、長さが絶縁基体の長辺
側長さの50%以上である棒状部材を設置しておいたこ
とから、金型の内部空間に液状樹脂を注入し硬化させる
ことによって絶縁基体とする際、絶縁基体の下方が凹部
の形成される上方に比し大きく熱収縮しようとしてもそ
の熱収縮は絶縁基体となる樹脂の熱膨張係数より小さい
熱膨張係数を有する棒状部材によって抑制され、その結
果、絶縁基体全体の熱収縮がほぼ均一となり応力の発生
が有効に防止されて、絶縁基体を反りのない平坦なもの
となすことができる。そのため、この絶縁基体は反りの
発生がなく平坦であることから凹部底面に固体撮像素子
を強固に接着固定することができるとともに絶縁基体に
蓋体を強固に接合することができ、これによって内部に
収容する固体撮像素子を長期間にわたり、正常、且つ安
定に作動させることが可能となる。
【0040】また、絶縁基体は反りの発生がなく平坦で
あることから絶縁基体に蓋体を平行に接合させることが
でき、その結果、外部から蓋体を通して固体撮像素子に
像を正確に結像させることが可能となるとともに、固体
撮像素子に極めて正確な光電変換を起こさせることがで
きる。
【図面の簡単な説明】
【図1】本発明の製造方法によって製作された固体撮像
素子を収容する半導体素子収納用パッケージの一実施例
を示す断面図である。
【図2】(a)乃至(c)は図1に示すパッケージの絶
縁基体の製造方法を説明するための各工程毎の断面図で
ある。
【図3】図2に示す製造方法に使用される外部リード端
子の平面図である。
【符号の説明】
1・・・絶縁基体 2・・・蓋体 3・・・半導体素子 4・・・容器 5・・・棒状部材 7・・・外部リード端子 8・・・金型 9・・・金型

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】上面に半導体素子を収容する凹部を有し、
    且つ複数個の外部リード端子が一端を前記凹部周辺に、
    他端が外部に露出した状態で取着されている長方形状の
    樹脂製絶縁基体と蓋体とから成る半導体素子収納用パッ
    ケージであって、前記長方形状の樹脂製絶縁基体が下記
    (1)及び(2)の工程で製造されることを特徴とする
    半導体素子収納用パッケージの製造方法。 (1)金型内に熱膨張係数が絶縁基体と成る樹脂の熱膨
    張係数より小さく、断面積が0.1乃至1.0mm2
    且つ長さが絶縁基体の長辺側長さの50%以上である棒
    状部材と複数個の外部リード端子とを設置する工程。 (2)前記金型内に液状樹脂を圧入硬化させ、凹部下方
    で長辺側の辺に沿って棒状部材を埋設するとともに、凹
    部周辺から外部に露出するよう外部リード端子を取着す
    る工程。
JP5033087A 1993-02-23 1993-02-23 半導体素子収納用パッケージの製造方法 Expired - Fee Related JP2784126B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5033087A JP2784126B2 (ja) 1993-02-23 1993-02-23 半導体素子収納用パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5033087A JP2784126B2 (ja) 1993-02-23 1993-02-23 半導体素子収納用パッケージの製造方法

Publications (2)

Publication Number Publication Date
JPH06252279A true JPH06252279A (ja) 1994-09-09
JP2784126B2 JP2784126B2 (ja) 1998-08-06

Family

ID=12376909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5033087A Expired - Fee Related JP2784126B2 (ja) 1993-02-23 1993-02-23 半導体素子収納用パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP2784126B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002533926A (ja) * 1998-12-21 2002-10-08 インテル・コーポレーション 埋込みフレームを有する窓付き非セラミック・パッケージ
KR101149486B1 (ko) * 2010-07-15 2012-05-24 엘지이노텍 주식회사 복층 인쇄 회로 기판 및 이를 구비한 카메라 모듈
EP3982403A1 (en) * 2020-10-07 2022-04-13 Murata Manufacturing Co., Ltd. Moulded chip package having mechanical support within

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0287653A (ja) * 1988-09-26 1990-03-28 Nec Corp 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0287653A (ja) * 1988-09-26 1990-03-28 Nec Corp 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002533926A (ja) * 1998-12-21 2002-10-08 インテル・コーポレーション 埋込みフレームを有する窓付き非セラミック・パッケージ
KR101149486B1 (ko) * 2010-07-15 2012-05-24 엘지이노텍 주식회사 복층 인쇄 회로 기판 및 이를 구비한 카메라 모듈
EP3982403A1 (en) * 2020-10-07 2022-04-13 Murata Manufacturing Co., Ltd. Moulded chip package having mechanical support within
US11659663B2 (en) 2020-10-07 2023-05-23 Murata Manufacturing Co., Ltd. Mechanical support within moulded chip package

Also Published As

Publication number Publication date
JP2784126B2 (ja) 1998-08-06

Similar Documents

Publication Publication Date Title
EP0645805B1 (en) Method for mounting a semiconductor device on a circuit board, and a circuit board with a semiconductor device mounted thereon
US6861683B2 (en) Optoelectronic component using two encapsulating materials and the method of making the same
KR100806479B1 (ko) 반도체 장치 및 그 제조 방법
US6358773B1 (en) Method of making substrate for use in forming image sensor package
US20060035415A1 (en) Frame structure and semiconductor attach process for use therewith for fabrication of image sensor packages and the like, and resulting packages
US7719585B2 (en) Solid-state imaging device
JP3838572B2 (ja) 固体撮像装置およびその製造方法
EP1473775B1 (en) Method for producing solid-state imaging device
JP2784126B2 (ja) 半導体素子収納用パッケージの製造方法
JP2939404B2 (ja) 半導体装置及びその製造方法
JP4127396B2 (ja) センサ装置
JP2006332685A (ja) 固体撮像装置
US20020079438A1 (en) Image sensor package and substrate thereof
JP3435042B2 (ja) 固体撮像装置
CN108735614B (zh) 半导体装置及半导体装置的制造方法
JP2972112B2 (ja) 電力半導体装置
JP2795687B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2005020464A (ja) 光半導体装置およびその製造方法
JP4688647B2 (ja) 半導体装置とその製造方法
JP3014873B2 (ja) 半導体装置の製造方法
JP3699783B2 (ja) チップ型半導体及びその製造方法
JP2617236B2 (ja) 半導体レーザ装置
JP2533001B2 (ja) 固体撮像素子の製造方法
KR101216932B1 (ko) 램프형 발광소자
JP3682756B2 (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090522

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090522

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100522

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110522

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees