JP2002533926A - 埋込みフレームを有する窓付き非セラミック・パッケージ - Google Patents

埋込みフレームを有する窓付き非セラミック・パッケージ

Info

Publication number
JP2002533926A
JP2002533926A JP2000590209A JP2000590209A JP2002533926A JP 2002533926 A JP2002533926 A JP 2002533926A JP 2000590209 A JP2000590209 A JP 2000590209A JP 2000590209 A JP2000590209 A JP 2000590209A JP 2002533926 A JP2002533926 A JP 2002533926A
Authority
JP
Japan
Prior art keywords
frame
molding compound
package
die
window
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000590209A
Other languages
English (en)
Other versions
JP2002533926A5 (ja
Inventor
リ，ゾン−フ
セングプタ，カブル
トンプソン，デボラ・エル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/219,186 external-priority patent/US6072232A/en
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2002533926A publication Critical patent/JP2002533926A/ja
Publication of JP2002533926A5 publication Critical patent/JP2002533926A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 集積回路（ＩＣ）パッケージが、成形化合物（１２）、ダイ（１６）、および窓（３４）を含む。成形化合物（１２）は、内部にフレーム（３２）が埋め込まれている。フレーム（３２）は、成形化合物（１２）よりも小さい熱膨張率を有する。ＩＣパッケージは、マス・リフロー・プロセスによって回路板に装着することが可能である。

Description

【発明の詳細な説明】
【０００１】 （関連出願） 本発明は、１９９８年１０月１３日に出願された「Ｉｍａｇｅ Ｓｅｎｓｏｒ
Ｍｏｕｎｔｅｄ ｂｙ Ｍａｓｓ Ｒｅｆｌｏｗ」という名称の米国特許出願
第０９／１７２７３４号の一部継続出願である。
【０００２】 （発明の背景） １．発明の分野 記載の発明は、集積回路パッケージの分野に関する。特に、本発明は、マス・
リフロー・プロセスによって回路板に取り付けることが可能な集積回路パッケー
ジに関する。
【０００３】 ２．関連技術の説明 窓付き集積回路パッケージは、集積回路パッケージの外にある光源や他の放射
線源によって照明されたり照射される様々な適用例に使用される。窓付き集積回
路パッケージの１つの使用例がイメージ・センサである。
【０００４】 例えば、窓付き集積回路パッケージの内側にフォトダイオード・アレイを配置
することができる。光検出器アレイは、光検出器アレイに入射する光に基づくイ
メージ・データを出力する。光検出器アレイはイメージを捕らえるために使用さ
れたり、その他のイメージ再生に使用することができる。カラー・フィルタ・ア
レイ（ＣＦＡ）材料を光検出器と共に使用して、フルカラー・イメージを形成す
るためにイメージ・センサに入射する光をフィルタする。各フィルタは、光の所
定の色を対応する光検出器に導き、それにより光検出器によって感知される光の
色を決定する。複数組の光センサをまとめることによって、ある領域に到達する
光の強度および色を決定することができる。
【０００５】 集積回路（ＩＣ）パッケージは、マス・リフローおよび手動やホット・バーに
よるはんだ付けを含む様々な技法によって回路板上に取り付けられる。しかし、
手動はんだ付けおよびホット・バーはんだ付けは、比較的遅くかつ高価なプロセ
スである。
【０００６】 マス・リフロー基板取付けはより速い自動プロセスである。マス・リフローは
ＩＣパッケージの温度を約２１５〜２２５℃まで上げるいくつかの異なる技法で
ある。集積回路板のパッド上に位置するはんだがこのような高温で溶融してＩＣ
パッケージ上のリードに接着する。はんだが冷却されると、ＩＣパッケージは、
はんだパッドにしっかりと結合されて保たれる。マス・リフローは、赤外、対流
、気相技法を含む。
【０００７】 窓付きプラスチック・パッケージなど非セラミック・パッケージは、対応する
セラミック窓付きパッケージよりもコストが安いため、セラミック・パッケージ
よりも望ましい。しかし、近年まで、マス・リフロー・プロセスで試験された標
準的な窓付きプラスチック・パッケージは、蓋の割れ、ダイ・アタッチからのダ
イの剥離、プラスチックとガラス窓との間の熱膨張不一致による蓋シーラント分
離などの問題を有していた。近年まで、これらの窓付きプラスチック・パッケー
ジは、パッケージ・バルクがマス・リフロー・プロセスの高温に達しない手動は
んだ付けなどの技法を使用して回路板に取り付けられていた。
【０００８】 インテル（Ｉｎｔｅｌ Ｃｏｒｐｏｒａｔｉｏｎ）および京セラ（Ｋｙｏｃｅ
ｒａ Ｃｏｒｐｏｒａｔｉｏｎ）に譲渡されている「Ｍａｓｓ Ｒｅｆｌｏｗａ
ｂｌｅ Ｗｉｎｄｏｗｅｄ Ｎｏｎ−Ｃｅｒａｍｉｃ Ｐａｃｋａｇｅ」という
名称の本願と同時係属の米国特許出願第０９／１７２７１０号には、マス・リフ
ロー基板取付けに関する熱的要件に適合する窓付き非セラミック・パッケージが
記載されている。しかし、内部応力を減少する方法が望まれる。これは、長いベ
ーク時間を減少するまたはなくすることができ、より大きなパッケージ・サイズ
をマス・リフローすることができる。
【０００９】 （発明の概要） 集積回路（ＩＣ）パッケージは、成形化合物、ダイ、窓を含む。成形化合物は
内部にフレームが埋め込まれている。フレームは、成形化合物よりも小さい熱膨
張率（ＣＴＥ）を有する。ＩＣパッケージは、マス・リフロー・プロセスによっ
て回路板に固定することが可能である。
【００１０】 （詳細な説明） マス・リフロー・プロセスによって取り付けることが可能な窓付き非セラミッ
ク集積回路（ＩＣ）パッケージに対する改良を開示する。フレームがＩＣパッケ
ージの成形化合物中に埋め込まれている。これは、マス・リフローに関連して高
温まで上昇させたときのＩＣパッケージ内部の応力を低減させる。
【００１１】 日本の京都府に本拠を置く京セラから市販されている窓付きプラスチックＱＦ
Ｐパッケージを修正することにより、蓋が成形パッケージから離隔することなく
、またはダイが成形パッケージから剥離することなくそのプラスチック・パッケ
ージがマス・リフロー・プロセスに耐えることができるようになることを本出願
人は見出した。さらに、非セラミックＩＣパッケージを高温安定性を有するＣＦ
Ａ材料と組み合わせて、マス・リフロー・プロセスにさらされているにもかかわ
らずその色性能を維持するイメージ・センサを生成することができる。
【００１２】 以下のセクションでは、インテルおよび京セラに譲渡されている「Ｍａｓｓ
Ｒｅｆｌｏｗａｂｌｅ Ｗｉｎｄｏｗｅｄ Ｎｏｎ−Ｃｅｒａｍｉｃ Ｐａｃｋ
ａｇｅ」という名称の本願と同時係属の米国特許出願第０９／１７２７１０号に
も記載されているマス・リフローを施すことが可能なＩＣパッケージについて説
明する。後続のセクションでは、ＩＣパッケージの成形化合物中に埋込みフレー
ムを追加する改良について説明する。
【００１３】 （マス・リフロー可能な窓付き非セラミック・パッケージ） 図１に、マス・リフロー可能な窓付きＱＦＰパッケージ１０の断面ブロック図
を示す。非セラミック成形パッケージ１２がパッケージ本体を構成している。一
実施形態では、非セラミック成形パッケージは、京セラが開発したオルトクレゾ
ールノボラックの低水分成形化合物など低水分プラスチックを用いて作成される
。一実施形態では、窪み２２は、成形パッケージが形成された後に取り出すため
に用いられたエジェクタ・ピンの位置を示す。補遺１は、京セラの低水分成形化
合物の材料特性の一例を含む。
【００１４】 ダイ・アタッチ１４を使用してダイ１６を定位置に保持する。一実施形態では
、ダイ・アタッチ１４は、カリフォルニア州Ｒａｎｃｈｏ Ｄｏｍｉｎｇｕｅｚ
に本拠を置くＡｂｌｅｓｔｉｋ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ
ａｎｄ Ａｄｈｅｓｉｖｅｓが製造する銀充填エポキシなど低剛性エポキシであ
る。
【００１５】 ワイヤ・ボンド１８がダイ１６をリード・フレーム２０に接続する。ダイ・ア
タッチ１４はマス・リフロー・プロセスの高温に耐えられるように選択される。
ダイ・アタッチ１４または成形パッケージ１２からのダイ１６の剥離がマス・リ
フロー中に問題となる場合がある。図３に関して論じるように、本出願人はダイ
・アタッチ用の２ステップ硬化プロセスがこの問題を解決することを見出した。
【００１６】 蓋３０が成形パッケージを密閉する。一実施形態では、蓋３０は、アルミナか
ら製造されるセラミック・フレーム３２を備える。セラミック・フレーム３２は
透明窓を保持する。一実施形態では、セラミック・フレーム３２は、ガラス窓３
４を内側に保持する凹形棚を含む。一実施形態では、成形パッケージ１２とセラ
ミック・フレーム３２がビスフェノールＡ型エポキシを使用して密閉される。エ
ポキシ・シールを使用して、ガラス窓３４に対してセラミック・フレーム３２を
密閉することもできる。補遺２は、本発明と共に使用するのに適したビスフェノ
ールＡ型シーラントの特性をまとめたものである。
【００１７】 修正された窓付きパッケージは、限定はされないが、特に相補型金属酸化膜半
導体（ＣＭＯＳ）イメージ・センサに適している。これは、そのダイ・サイズが
比較的大きいためである（２４０ミル×２４０ミルを超える場合がある）。イメ
ージ・センサに適したパッケージの一実施形態は、ダイの感光性部分の面積より
もわずかに大きい面積を有する窓を含む。
【００１８】 一実施形態では、窓は、ダイの感光性部分の面積の約１．２倍である。しかし
、窓サイズは、ダイからの窓の距離に応じて変わる。図２および３は、蓋および
成形パッケージの一実施形態の概略図を示す。
【００１９】 図２は、セラミック・フレーム３２およびガラス窓３４を含めたパッケージ蓋
３０の一実施形態の概略を示す。最初の寸法はミル単位であり、括弧内の寸法は
ミリメートル単位である。一実施形態では、ガラス窓３４は、セラミック・フレ
ーム３２にある凹形棚４０内に位置されている。
【００２０】 図３は、本発明によるＩＣパッケージ５０全体の一実施形態の概略を示す。要
素に関して示されている最初の寸法はインチ単位であり、２番目の寸法（括弧内
）はミリメートル単位である。図示される実施形態は、ある特定のタイプのリー
ド・フレーム（カッド・フラット・パックＱＦＰ）を含むが、他のタイプのリー
ド・フレームを採用することもできる。さらに、ボール・グリッド・アレイ（Ｂ
ＧＡ）パッケージなどのリードレス・パッケージ、リードレス・チップ・キャリ
ア（ＬＣＣ）パッケージ、デュアル・インライン・パッケージ（ＤＩＰ）などの
リード付パッケージなどを含めた他のパッケージを使用することもできる。
【００２１】 図４は、窓付き非セラミック・パッケージ内にダイを取り付けるためのプロセ
スの一実施形態を示す。ステップ２０２で、ダイ・アタッチを成形パッケージに
設ける。一実施形態では、ダイ・アタッチは、前述したように銀充填エポキシな
ど低剛性エポキシから構成される。
【００２２】 プロセスはブロック２０４に続き、ダイを洗浄する、または圧力を印加しなが
ら前後に移動させて、ダイをダイ・アタッチにしっかりと固定する。ダイの後面
に金めっきを施すことなく、成形パッケージの滑らかな表面に対するダイの良好
な接着が達成される。
【００２３】 ブロック２０６でダイ・アタッチを硬化する。剥離の問題を生じる場合がある
ダイ・アタッチの空洞をなくすることが重要である。ダイ・アタッチの空洞をな
くするためには１段階硬化プロセスよりも２段階硬化プロセスの方が良く機能す
ることが判明している。一実施形態では、ダイ・アタッチは、約１時間にわたり
約１００℃でベークされ、次いで、さらに約１時間にわたって約１５０℃でベー
クされる。
【００２４】 ブロック２０８で、ワイヤ・ボンドをダイと成形パッケージのリード・フレー
ムとの間に取り付ける。
【００２５】 ブロック２１２で、蓋を成形パッケージに固定する。一実施形態では、蓋は、
ビスフェノールＡ型エポキシを用いてセラミック・フレーム３２に取り付けられ
たガラス窓３４を備える。ベーキングによってエポキシを硬化する。一実施形態
では、約７０分にわたって約１５０℃まで温度を上げることによって硬化を行う
。一実施形態では、ガラス窓３４をセラミック・フレーム３２に取り付けるのに
使用したのと同じエポキシを使用して、蓋を成形パッケージに固定する。ここで
も約７０分にわたって約１５０℃まで温度を上げることによってエポキシを硬化
する。
【００２６】 一実施形態では、上述のステップが、１立方メートルあたりに１ミクロン以下
の汚染物質粒子が１００個未満であるレベル・クラス・サブ１００に適合するク
リーン・ルーム内で層流フードを使用して実施される。これは、組立中にダイの
粒子汚染を防止する助けとなる。
【００２７】 一実施形態では、窓が２０ミクロンのスクラッチ・ディグ規格を有する。スク
ラッチ・ディグ規格は、ガラス中の最大許容欠陥を示す。より大きな欠陥は、イ
メージ・センサのイメージング性能を妨げる場合がある。
【００２８】 マス・リフロー・プロセスを行う前に、密閉済みパッケージ内の水分を減少さ
せるために、バッグ詰め直前に長時間ベーク・サイクルを使用することができる
。一実施形態では、密閉済みパッケージが４８時間にわたって１２５℃でベーク
され、次いで保管または出荷用の防水バッグ内で真空密閉される。これにより、
密閉パッケージを、ＩＰＣ（ｔｈｅ Ｉｎｓｔｉｔｕｔｅ ｆｏｒ Ｉｎｔｅｒ
ｃｏｎｎｅｃｔｉｎｇ ａｎｄ Ｐａｃｋａｇｉｎｇ Ｅｌｅｃｔｒｎｉｃ Ｃ
ｉｒｃｕｉｔｓ）レベル４表面取付け要件に適合させることができる（ＩＰＣは
、世界中の電子相互接続業界２３００社を代表する同業組合である）。
【００２９】 密閉済みパッケージは、取り付ける準備が整うと、ブロック２１４に示される
ようにバッグから取り出され、マス・リフロー・プロセスを使用して回路板に取
り付けられる。様々なタイプのマス・リフロー・プロセスがある。一実施形態で
は、以下の条件に適合するＩＲ／対流マス・リフロー・プロセスを採用する。 １）ピーク・パッケージ本体温度が約２２５℃ ２）２１５℃を超える時間が約３０秒 ３）１８３℃を超える時間が約１４０秒
【００３０】 本窓付き非セラミック・パッケージは、蓋が成形パッケージから離隔すること
なく、またはダイが成形パッケージから外れることなく上述のマス・リフロー・
プロセスに耐えることができる。
【００３１】 （埋込みフレームを有するマス・リフロー可能な窓付き非セラミック・パッケー
ジ） 図５は埋込みフレーム３００を含む成形化合物の一実施形態の断面図を示す。
成形化合物がフレームをほぼ取り囲む（底部表面上では、取り囲むことができる
ことも、できないこともある）。一実施形態では、フレームはＩＣパッケージの
窓の縁のセラミック・フレームのＣＴＥに一致するセラミックから製造されてい
る。別の実施形態では、埋込みフレームは、成形化合物のＣＴＥよりも低いＣＴ
Ｅを有する材料から製造される。例えば、フレームは、リードで頻繁に使用され
る銅／タングステン合金または合金−４２（ニッケル４２％、鉄５８％からなる
合金）を含むことができる。
【００３２】 ＩＣパッケージ内部の応力は測定が困難であるため、応力は、機械設計のエン
ジニアリング検証ツールとして一般に使用される有限要素モデリングによってモ
デリングされてきた。表１は、成形化合物、ダイ・アタッチ、シリコン・ダイ、
窓シーラント、窓、セラミック・フレーム、リードに関するモデリングで使用さ
れるＣＴＥの例示的な値を示す。表１はまた、モデリングで使用されたヤング率
（材料のスチフネスの表示）およびポアソン比（垂直方向に伸ばされたときの一
方向における変形の指標比）の値を示す。
【表１】
【００３３】 表２は、合金−４２を含む埋込みフレームを使用するＩＣパッケージの内部応
力減少のモデルリングされた結果の概要である。モデルリングされた結果は、後
面ダイと成形パッケージの間、および蓋と成形パッケージの間のエポキシ・イン
タフェースに関して、埋込みフレームを有するＩＣパッケージの応力が大幅に低
減することを示している。マス・リフロー温度など温度極値では、より大きなパ
ッケージ・サイズがより内部応力を受けやすいので、この応力低減により、マス
・リフローによってより大きなパッケージ・サイズを取り付けることがより簡単
になる。
【表２】
【００３４】 図６および７は、それぞれ埋込みフレームを有する場合と有しない場合のＩＣ
パッケージに関する２２５℃でのモデルリングされたそりパターンを示す。埋込
みフレームを使用するとそりが大幅に減少することがわかる。
【００３５】 埋込みフレームは、様々な形状を取ることができる。しかし、コストを削減す
るために、正方形ループなどの簡単な設計、または図２の窓フレーム３２のミニ
チュア・バージョンを使用することができる。本出願人は、図５および６に示さ
れるように埋込みフレームをダイの周縁部と重ねることにより最良の結果が得ら
れることを見出した。
【００３６】 一実施形態では、図８に示されるように、追加の支持のために両側３０４を結
合するクロス・バー３０２を埋込みフレーム３００が備えることができる。窓フ
レーム３２のミニチュア・バージョンでは、成形化合物中で棚が埋込みフレーム
をしっかりと保持する。より複雑な形状（例えばハニカム・パターン）のフレー
ムを使用することもでき、しかしフレームの追加のコストは十分低く、パッケー
ジ全体をセラミックとした全セラミック・パッケージよりも安価に維持されてい
るべきである。
【００３７】 別の実施形態では、窓フレームを有しない全ガラス窓が成形化合物に取り付け
られる。埋込みフレームがマス・リフロー・プロセス中に関係する応力を低減す
る。例えば、合金−４２（ＣＴＥ〜４．５ｐｐｍ／Ｃ）、銅／タングステン合金
（ＣＴＥ〜６．５ｐｐｍ／Ｃ）、またはセラミック・フレーム（ＣＴＥ〜７．４
ｐｐｍ／Ｃ）から製造された埋込みフレームを採用することができる。
【００３８】 （成形プロセス） 図９Ａおよび９Ｂは、成形化合物内部にフレームを埋め込むために使用するこ
とができるモールドの一実施形態を示す。図９Ａは、成形キャビティ３４０の内
側に埋込みフレーム３００を置いた状態を示すモールドの側面断面図を示す。図
９Ｂは、埋込みフレーム３００を見た図９Ａの点線３５０に対応する成形キャビ
ティの上面図を示す。
【００３９】 この実施形態では、ストッパ３４２を使用して、埋込みフレーム３００を定位
置に保持する。成形キャビティの片側にあるランナおよびゲート３６０が成形化
合物を供給する。成形キャビティ３４０に対するランナおよびゲートの位置は、
成形化合物の流れが埋込みフレームの上面に圧力を加え、成形キャビティ３４０
内で埋込みフレームを下方に保つように設計されている。モールドの反対側にあ
るベント３６２は、成形化合物が成形キャビティ３４０内に供給されるときに、
空気を排気させるものである。成形化合物が成形キャビティ３４０に供給される
ときにリード・フレーム３７０を埋め込むこともできる。
【００４０】 一実施形態では、複数の成形パッケージが同時に作成される。成形パッケージ
は、周知のようにストリップの形で端と端を合せて接合される。成形パッケージ
は、別のプロセス・ステップで互いに離隔される。
【００４１】 （イメージング・システム） 図１０は、埋込みフレームを有するＩＣパッケージを利用するイメージ・セン
サを備えるイメージング・システム４００を示す。イメージ・センサは、マス・
リフロー・プロセスによって回路板に固定される。イメージ・センサ４１０は、
カメラ、シリコン・アイ、または他のイメージ・デバイスの一部として採用され
る。通常、イメージ・センサは、イメージ処理装置４２０およびメモリ４３０に
電気的に結合される。イメージング・システムはまた、ホスト・コンピュータ・
システムまたは他の出力デバイスなど他のシステムと通信するための相互接続回
路４４０を含むこともできる。イメージング・システムはまた、当技術分野で周
知のように、イメージ・センサに光を合焦するためにレンズ系（図示せず）を含
むこともできる。
【００４２】 マス・リフロー・プロセスによるイメージ・センサの取付が可能であることが
コストを削減し、製造プロセスの速度を高める。また、手動はんだ方法よりも信
頼性の高い接続を提供することもできる。
【００４３】 以上のように、マス・リフロー・プロセスによって回路板に取り付けることが
可能な埋込みフレームを有するＩＣパッケージが開示された。本明細書に記載の
特定の構成および方法は、本発明の原理の単なる例示にすぎない。記載の本発明
の範囲から逸脱することなく形態および詳細の多数の修正を行うことができる。
例えば、後面ダイと成形パッケージの間、および蓋と成形パッケージの間のエポ
キシ・インタフェースでの内部応力が埋込みフレームによって減少されて、長時
間ベーク・サイクルが必要なくなるであろう。本発明を特定の実施形態に関して
図示してきたが、そのように限定されるものとみなすべきではない。そうではな
く、記載の発明は、頭記の特許請求の範囲の範囲によってのみ限定される。
【表３】
【表４】
【図面の簡単な説明】
【図１】 本出願人によって修正されたカッド・フラット・パック（ＱＦＰ）パッケージ
１０の断面ブロック図である。
【図２】 セラミック・フレームおよびガラス窓を含むパッケージ蓋の一実施形態の概略
図である。
【図３】 ＩＣパッケージ全体の一実施形態の概略図である。
【図４】 窓付き非セラミック・パッケージにダイを取り付けるためのプロセスの一実施
形態を示す図である。
【図５】 埋込みフレームを含む成形化合物の一実施形態の断面図である。
【図６】 埋込みフレームを有する場合のＩＣパッケージの２２５℃でのそりパターンの
モデリングを示す図である。
【図７】 埋込みフレームを有さない場合のＩＣパッケージの２２５℃でのそりパターン
のモデリングを示す図である。
【図８】 埋込みフレームの側辺を接合するクロス・バーを有する埋込みフレームの一実
施形態を示す図である。
【図９】 成形化合物中にフレームを埋め込むために使用することができるモールドの一
実施形態を示す図である。
【図１０】 マス・リフロー・プロセスによって回路板に固定されたイメージ・センサを備
えるイメージング・システムを示す図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年７月１８日（２０００．７．１８）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】 図２Ａ−Ｃは、セラミック・フレーム３２およびガラス窓３４を含めたパッケ
ージ蓋３０の一実施形態の概略を示す。最初の寸法はミル単位であり、括弧内の
寸法はミリメートル単位である。一実施形態では、ガラス窓３４は、セラミック
・フレーム３２にある凹形棚４０内に位置されている。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】 図３は、本発明によるＩＣパッケージ５０全体の一実施形態の概略を示す。要
素に関して示されている最初の寸法はインチ単位であり、２番目の寸法（括弧内
）はミリメートル単位である。図示される実施形態は、ある特定のタイプのリー
ド・フレーム（カッド・フラット・パックＱＦＰ）を含むが、他のタイプのリー
ド・フレームを採用することもできる。さらに、ボール・グリッド・アレイ（Ｂ
ＧＡ）パッケージなどのリードレス・パッケージ、リードレス・チップ・キャリ
ア（ＬＣＣ）パッケージ、デュアル・インライン・パッケージ（ＤＩＰ）などの
リード付パッケージなどを含めた他のパッケージを使用することもできる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正の内容】
【図面の簡単な説明】
【図１】 本出願人によって修正されたカッド・フラット・パック（ＱＦＰ）パッケージ
１０の断面ブロック図である。
【図２Ａ】 セラミック・フレームおよびガラス窓を含むパッケージ蓋の一実施形態の概略
図である。
【図２Ｂ】 パッケージ蓋の側面図である。
【図２Ｃ】 パッケージ蓋の他の側面図である
【図３Ａ】 ＩＣパッケージ全体の一実施形態の概略図である。
【図３Ｂ】 ＩＣパッケージ全体の側面図である。
【図４】 窓付き非セラミック・パッケージにダイを取り付けるためのプロセスの一実施
形態を示す図である。
【図５】 埋込みフレームを含む成形化合物の一実施形態の断面図である。
【図６】 埋込みフレームを有する場合のＩＣパッケージの２２５℃でのそりパターンの
モデリングを示す図である。
【図７】 埋込みフレームを有さない場合のＩＣパッケージの２２５℃でのそりパターン
のモデリングを示す図である。
【図８】 埋込みフレームの側辺を接合するクロス・バーを有する埋込みフレームの一実
施形態を示す図である。
【図９】 成形化合物中にフレームを埋め込むために使用することができるモールドの一
実施形態を示す図である。
【図１０】 マス・リフロー・プロセスによって回路板に固定されたイメージ・センサを備
えるイメージング・システムを示す図である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ )，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ， ＴＪ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ， ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，Ｃ Ｒ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＥＥ，ＥＳ，ＦＩ ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ， ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，Ｋ Ｚ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ， ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，Ｓ Ｋ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ (72)発明者 トンプソン，デボラ・エル アメリカ合衆国・85282・アリゾナ州・テ ンぺ・サウス テラス ロード・3512

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 成形化合物よりも小さい熱膨張率（ＣＴＥ）を有するフレー
    ムが内部に埋め込まれた成形化合物と、 成形化合物に固定されたダイと、 ダイに光が到達できるように成形化合物に固定された窓と を備える集積回路（ＩＣ）パッケージ。
  2. 【請求項２】 フレームがセラミックである請求項１に記載のＩＣパッケー
    ジ。
  3. 【請求項３】 フレームが合金である請求項１に記載のＩＣパッケージ。
  4. 【請求項４】 フレームが合金−４２である請求項３に記載のＩＣパッケー
    ジ。
  5. 【請求項５】 さらに、成形化合物よりも小さいＣＴＥを有する、窓を画す
    る窓フレームを備える請求項１に記載のＩＣパッケージ。
  6. 【請求項６】 窓フレームが前記フレームと同じ材料から製造される請求項
    ５に記載のＩＣパッケージ。
  7. 【請求項７】 フレームがダイの周縁部の下方に位置する請求項１に記載の
    ＩＣパッケージ。
  8. 【請求項８】 モールド中にフレームを置き、 成形化合物でフレームをほぼ取り囲むＩＣパッケージを作成する方法。
  9. 【請求項９】 成形化合物でフレームをほぼ取り囲むことが、成形化合物で
    セラミック・フレームをほぼ取り囲むことによって行われる請求項８に記載の方
    法。
  10. 【請求項１０】 成形化合物でフレームをほぼ取り囲むことが、成形化合物
    で合金フレームをほぼ取り囲むことによって行われる請求項８に記載の方法。
  11. 【請求項１１】 成形化合物でフレームをほぼ取り囲むことが、プラスチッ
    ク成形化合物で合金−４２フレームをほぼ取り囲むことによって行われる請求項
    ８に記載の方法。
  12. 【請求項１２】 さらに、 成形化合物にダイを固定し、 成形化合物に窓を取り付けてダイを被包することを含む請求項８に記載の方法
    。
  13. 【請求項１３】 成形化合物にダイを固定することが、ダイの周縁部がフレ
    ームの上に位置するようにダイを位置決めすることを含む請求項１２に記載の方
    法。
  14. 【請求項１４】 内部にフレームが埋め込まれた成形化合物にダイを取り付
    け、 ダイを被包するために成形化合物に窓を取り付けたＩＣパッケージを作成する
    方法。
  15. 【請求項１５】 成形化合物にダイを取り付けることが、ダイの周縁部がフ
    レームの上に位置するようにダイを位置決めすることを含む請求項１４に記載の
    方法。
  16. 【請求項１６】 成形化合物に窓を取り付けることが、さらに、 合金窓フレームに窓を取り付け、 成形化合物に合金窓フレームを取り付けること を含む請求項１４に記載の方法。
  17. 【請求項１７】 成形化合物に窓を取り付けることが、さらに、 セラミック窓フレームに窓を取り付けること、 成形化合物にセラミック窓フレームを取り付けること を含む請求項１４に記載の方法。
  18. 【請求項１８】 成形化合物よりも低い熱膨張率（ＣＴＥ）を有する埋込み
    フレームを有する成形化合物を備えるＩＣパッケージを回路板に近接させて置い
    て、 マス・リフロー・プロセスによってＩＣパッケージを回路板に固定するＩＣパ
    ッケージを回路板に取り付ける方法。
  19. 【請求項１９】 ＩＣパッケージを回路板に固定することが、ＩＣパッケー
    ジを２１５℃を超える温度まで加熱することを含む請求項１８に記載の方法。
JP2000590209A 1998-12-21 1999-11-23 埋込みフレームを有する窓付き非セラミック・パッケージ Pending JP2002533926A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/219,186 US6072232A (en) 1998-10-13 1998-12-21 Windowed non-ceramic package having embedded frame
US09/219,186 1998-12-21
PCT/US1999/028012 WO2000038230A1 (en) 1998-12-21 1999-11-23 Windowed non-ceramic package having embedded frame

Publications (2)

Publication Number Publication Date
JP2002533926A true JP2002533926A (ja) 2002-10-08
JP2002533926A5 JP2002533926A5 (ja) 2007-01-11

Family

ID=22818234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000590209A Pending JP2002533926A (ja) 1998-12-21 1999-11-23 埋込みフレームを有する窓付き非セラミック・パッケージ

Country Status (8)

Country Link
JP (1) JP2002533926A (ja)
KR (1) KR100490692B1 (ja)
CN (1) CN1225786C (ja)
AU (1) AU1744800A (ja)
DE (1) DE19983826T1 (ja)
GB (1) GB2359927B (ja)
TW (1) TWI249234B (ja)
WO (1) WO2000038230A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825540B2 (en) * 2001-12-05 2004-11-30 Matsushita Electric Industrial Co., Ltd. Miniaturized, resin-sealed solid state imaging apparatus
CN104154995B (zh) * 2014-08-21 2016-09-28 中国科学院光电研究院 一种高光谱探测集成模块及其制造方法
CN111551775A (zh) * 2020-06-16 2020-08-18 新纳传感系统有限公司 一种电流传感器的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63197361A (ja) * 1987-02-12 1988-08-16 Mitsubishi Electric Corp 光透過用窓を有する半導体装置とその製造方法
JPH06252279A (ja) * 1993-02-23 1994-09-09 Kyocera Corp 半導体素子収納用パッケージの製造方法
JPH09107054A (ja) * 1995-10-13 1997-04-22 Sony Corp 半導体装置
JPH10189792A (ja) * 1996-12-27 1998-07-21 Sony Corp 半導体パッケージ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4285002A (en) * 1978-01-19 1981-08-18 International Computers Limited Integrated circuit package
JPS60115247A (ja) * 1983-11-28 1985-06-21 Fujitsu Ltd 半導体装置
DE69131784T2 (de) * 1990-07-21 2000-05-18 Mitsui Chemicals, Inc. Halbleiteranordnung mit einer Packung
US5324888A (en) * 1992-10-13 1994-06-28 Olin Corporation Metal electronic package with reduced seal width
US6326678B1 (en) * 1993-09-03 2001-12-04 Asat, Limited Molded plastic package with heat sink and enhanced electrical performance
US5498900A (en) * 1993-12-22 1996-03-12 Honeywell Inc. Semiconductor package with weldable ceramic lid
US5471011A (en) * 1994-05-26 1995-11-28 Ak Technology, Inc. Homogeneous thermoplastic semi-conductor chip carrier package
US5471001A (en) * 1994-12-15 1995-11-28 E. I. Du Pont De Nemours And Company Crystallization of adipic acid
JP3471111B2 (ja) * 1995-03-20 2003-11-25 三菱電機株式会社 半導体装置
JPH0992748A (ja) * 1995-09-21 1997-04-04 Mitsubishi Materials Corp 半導体素子用パッケージ
JP3292798B2 (ja) * 1995-10-04 2002-06-17 三菱電機株式会社 半導体装置
US5821617A (en) * 1996-07-29 1998-10-13 Microsemi Corporation Surface mount package with low coefficient of thermal expansion
JP2002020358A (ja) * 2000-07-07 2002-01-23 Kansai Tlo Kk アミノ酸誘導体配位子と希土類金属の錯体からなる新規水溶性キラルシフト試薬及び光学分割試薬
JP2002174956A (ja) * 2000-12-06 2002-06-21 Ricoh Co Ltd 画像形成装置
JP2003042150A (ja) * 2001-07-31 2003-02-13 Koyo Seiko Co Ltd 転がり軸受装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63197361A (ja) * 1987-02-12 1988-08-16 Mitsubishi Electric Corp 光透過用窓を有する半導体装置とその製造方法
JPH06252279A (ja) * 1993-02-23 1994-09-09 Kyocera Corp 半導体素子収納用パッケージの製造方法
JPH09107054A (ja) * 1995-10-13 1997-04-22 Sony Corp 半導体装置
JPH10189792A (ja) * 1996-12-27 1998-07-21 Sony Corp 半導体パッケージ

Also Published As

Publication number Publication date
TWI249234B (en) 2006-02-11
KR20020018993A (ko) 2002-03-09
AU1744800A (en) 2000-07-12
KR100490692B1 (ko) 2005-05-24
GB2359927B (en) 2003-11-26
CN1331841A (zh) 2002-01-16
WO2000038230A1 (en) 2000-06-29
DE19983826T1 (de) 2002-03-07
GB2359927A (en) 2001-09-05
CN1225786C (zh) 2005-11-02
GB0113365D0 (en) 2001-07-25

Similar Documents

Publication Publication Date Title
US6692993B2 (en) Windowed non-ceramic package having embedded frame
US6191359B1 (en) Mass reflowable windowed package
JP4705784B2 (ja) イメージセンサデバイスの製造方法
US7527990B2 (en) Solid state imaging device and producing method thereof
US6545332B2 (en) Image sensor of a quad flat package
US20050146057A1 (en) Micro lead frame package having transparent encapsulant
US6873024B1 (en) Apparatus and method for wafer level packaging of optical imaging semiconductor devices
JP2002533926A (ja) 埋込みフレームを有する窓付き非セラミック・パッケージ
JPH03151666A (ja) 固体撮像装置の製造方法
JP2982971B2 (ja) インターナル・ダム・バーを有する集積回路用ポスト・モールド・キャビティ型パッケージ
JPH065726A (ja) 樹脂製中空パッケージを用いた半導体装置
CN1476065A (zh) 影像传感器封装法
JPH10112519A (ja) 熱放散手段を有する集積回路装置及びその製造方法
KR940006183Y1 (ko) 플라스틱 ccd반도체 패키지
JP3645069B2 (ja) 撮像装置の製造方法
JPS637459B2 (ja)
JPH0251259A (ja) 半導体装置およびその製造方法
JPH08148612A (ja) 半導体装置およびその製造方法
JPH0745737A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061115

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100308

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110426