KR940006183Y1 - 플라스틱 ccd반도체 패키지 - Google Patents

플라스틱 ccd반도체 패키지 Download PDF

Info

Publication number
KR940006183Y1
KR940006183Y1 KR2019910012920U KR910012920U KR940006183Y1 KR 940006183 Y1 KR940006183 Y1 KR 940006183Y1 KR 2019910012920 U KR2019910012920 U KR 2019910012920U KR 910012920 U KR910012920 U KR 910012920U KR 940006183 Y1 KR940006183 Y1 KR 940006183Y1
Authority
KR
South Korea
Prior art keywords
sealant
window frame
semiconductor package
base
plastic
Prior art date
Application number
KR2019910012920U
Other languages
English (en)
Other versions
KR930005672U (ko
Inventor
허기록
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019910012920U priority Critical patent/KR940006183Y1/ko
Publication of KR930005672U publication Critical patent/KR930005672U/ko
Application granted granted Critical
Publication of KR940006183Y1 publication Critical patent/KR940006183Y1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14618Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

내용 없음.

Description

플라스틱 CCD반도체 패키지
제1도는 종래 세라믹 반도체 패키지의 제조공정 플로우 차트.
제2도는 본 고안에 의한 플라스틱 CCD반도체 패키지의 구성을 보이는 단면도.
제3a, b도는 본 고안에 의한 플라스틱 CCD반도체 패키지 베이스 및 윈도우 프레임의 접촉면에 실런트가 도포된 것을 보이는 사시도.
제4도는 본 고안에 의한 플라스틱 CCD반도체 패키지의 다른 실시예를 보이는 단면도.
제5도는 본 고안에 의한 플라스틱 CCD반도체 패키지의 제조공정 플로우 차트.
* 도면의 주요부분에 대한 부호의 설명
1, 1' : 베이스 1a : 캐비티
2, 2' : 윈도우프레임 2a : 노출공
3 : 리드프레임의 인너리드 3' : 패들
3'' : 아웃리드 4, 4', 4a, 4b, 4c : 저융점실런트
5, 5' : 칩 6, 6' : 와이어
7, 7' : 글래스리드
본 고안은 플라스틱 CCD(Charge Coupled Device)반도체 패키지에 관한 것으로, 특히 기존의 세라믹(Ceramic)으로 제조하던 고체촬상소자등의 칩보호용 패키지(Package)를 플라스틱 등의 폴리머를 이용하여 제작할 수 있도록 함으로서 제조원가를 절감을 도모한 플라스틱 CCD반도체 패키지에 관한 것이다.
통상적으로 고체촬상소자(CCD)등의 광학디바이스를 보호하는 반도체 패키지는 제1도에 도시한 그의 패키지 제조공정 플로우 차트에서 보는 바와 같이 세라믹을 이용하여 그린 테이프 포밍(Green Tape Forming)을 하고 텅스텐(W)등의 메탈을 이용해 스크린 프린팅(screen printing)을 하며, 다중의 레이어(Layer)를 소성(firing)한 후 리드프레임(Lead frame)을 브레이징(Brazing)재료를 이용하여 접합한 다음 금속도금을 행하여 제작하며 완성된 제품을 이용하여 칩패키지를 행하여 왔다.
그러나 이러한 종래의 세라믹 반도체 패키지는 원재료인 알루미나(Alumina)를 이용하여 고온고압의 복잡한 제조공정을 거쳐 패키지가 제작되므로 가격이 높고, 제조에 걸리는 시간이 길어져(통상 8주이상) 대량 생산 뿐만 아니라 개발을 위한 소량생산에도 시간적으로나 가격적으로 어려운 점이 있었고 다양한 모양의 구조와 치수의 요구에 적절하게 부응하지 못하는 등의 결점이 있었다.
또한 종래에는 일본 공개특허공보 소 60-79749호와 같은 반도체 장치가 안출된 바 있으나, 이 또한 베이스와 캡이 세라믹으로 성형되는 것으로 상술한 종래의 문제점을 그대로 가지고 있는 것이었다.
따라서, 본 고안은 상기한 바와 같은 종래의 결함을 해소하기 위하여 종래의 패키지 재료인 세라믹 대신에 저가이며 성형성이 우수한 플라스틱등의 폴리머(polymer)를 이용하여 패키지를 제작할 수 있도록 한 것으로 이를 첨부한 도면에 의하여 상세히 설명하면 다음과 같다.
즉, 본 고안에 의한 플라스틱 CCD반도체 패키지는 제2도에 도시한 바와 같이 에폭시나 실리콘수지등과 같은 공업용 폴리머에 의해 형성된 베이스(1)와 윈도우프레임(2)의 사이에 리드프레임의 인너리드(3)를 임베딩(emvedding)한 후, 실런트(4)를 이용하여 적절한 온도 조건으로 실린(Sealing)한 구성으로 되어 있으며, 상기 베이스(1)의 캐비티(1a)에 어태치(attach)된 칩(5)은 금 등의 와이어(6)에 의해 인너리드(3)와 전기적으로 접속되어 있고, 상기 윈도우프레임(2)의 노출공(2a)상측에는 글래스리드(Glass lid)(7)가 저융점실런트(4c)에 의해 실링된 채 탑재되어 있다.
상기 베이스(1)와 윈도우프레임(2)은 에폭시수지등과 같은 열결화성 폴리머를 사용하여 사출성형등의 방법으로 제작하며, 상기 저융점실런트(4)는 최데 융점온도가 180℃이하인 열경화성 저융점실런트를 사용한다.
또한, 상기 저융점실런트(4)는 제3a, b도에 도시한 바와 같이 상기 베이스(1)와 윈도우프레임(2)의 접촉면에 저융점실런트(4a, 4b)를 스크린프린팅(Screen printing)방법으로 도포한 다음 베이스(1)의 윈도우프레임(2)을 접합한다. 이때 인너리드(3)은 저융점실런트(4a, 4b)사이에 삽입된 상태로 접합되는 것이다.
이와 같이 구성되는 본 고안에 의한 플라스틱 CCD반도체 패키지의 제조공정을 살펴보면 다음과 같다.
즉, 제5도에 도시한 그의 제조공정 플로우 차트에서 보는 바와 같이 에폭시 혹은 실리콘수지등과 같은 공업용 폴리머를 이용하여 베이스(1)와 윈도우프레임(2)을 형성하고, 각각의 접촉면에 융점이 180℃이하인 저융점실런트(4a)(4b)를 스크린 프린팅한 다음, 리드프레임의 인너리드(3)를 상기한 베이스(1)와 윈도우프레임(2) 및 리드프레임의 인너리드(3)를 저융점 실런트(4)의 적절한 온도조건을 적용하여 실링한다.
이와 같이 하여 제작된 플라스틱 패키지에 칩(5)을 에태치한 후 와이어(6)본딩을 실시하고 최종적으로 저융점실런트(4c)가 도포된 글래스리드(7)를 탑재 실린시킴으로써 반도체 패키지의 제조가 완료되는 것이다.
이와 같이 하여 제작되는 반도체 패키지에 탑재되는 디바이스는 상술한 고체촬상소자 뿐만아니라 모든 반도체 디바이스에 대하여 적용할 수 있으며, 이와 같은 광학디바이스가 아닌 칩에 대해서는 상술한 윈도우프레임(2)대신에 캠을 형성하여 저융점실런트(4)로 실링하고 실런트가 도포된 폴리머리드를 탑재하여 낮은 온도로 실링시킴으로써 패키지를 제작할 수 있는 것이다.
제4도는 본 고안에 의한 플라스틱 CCD반도체 패키지의 실시예를 도시한 단면도로서 도면에서 1' 및 2'은 폴리머에 의해 형성된 베이스 및 윈도우프레임, 3은 리드프레임의 인너리드, 3'은 패들, 3''은 아웃리드, 4'은 저융점실런트, 5'는 칩, 6'은 와이어, 7'은 글래스리드를 각각 보인 것이다.
이와 같이 구성되는 본 고안에 의한 실시예는 리드프레임의 패들(3')위에 칩(5')을 본딩하여 와이어(6')본딩한 후, 아웃리드(3'')를 포함한다.
이와 같이 포밍공정이 완료된 다음에는 열경화성 폴리머에 의해 형성된 베이스(1')와 윈도우프레임(2')사이에 칩(5')이 본딩된 리드프레임의 인너리드(3)를 저융점실런트(4)로 임베딩시켜 실링한 후, 최종적으로 글래스리드(7')를 탑재 실링시킴으로서 패키지를 형성함을 특징으로 하고 있다.
이상에서 설명한 바와 같이 본 고안에 의한 플라스틱 CCD반도체 패키지는 종래의 제조공정이 복잡하고 고가인 세라믹 대신에 저가이며 성형성이 우수한 폴리머를 이용하여 패키지를 형성하므로 낮은 단가로서 대량생산이 용이하다는 장점이 있을 뿐만아니라, 폴리머 계통은 성형성이 우수하므로 반도체 업체에서 요구하는 다양한 스펙(sped)에 부합할 수 있는 구조를 얻을 수 있고, 제작기간도 종래의 세라믹 패키지에 비해 단축할 수 있으므로 필요한 적기에 공급받아 패키지 조립을 행할 수 있는 효과가 있다.
한편, 이와 같이 제작되는 본 고안에 의한 플라스틱 CCD반도체 패키지에서는 수분침투에 의한 신뢰성 문제가 야기될 수 있으나, 최근의 4MDRAM이상의 몰딩컴파운드에서는 로우스트레스(Low Stress) 로우γ-ray특성을 얻고자 필터(fillter)구조를 기존의 글래스(Glass)구조형태에서 라운드(Round)형태로 만들어 그라인사이즈(Grain Size)를 작게 형성하고 있으므로 수분침투에 의한 신뢰성 문제를 해결할 수 있는 것이다.

Claims (4)

  1. 폴리머에 의해 형성된 베이스(1)와 윈도우프레임(2)과 그 사이에 임베딩되는 인너리드(3)와, 상기 베이스(1) 및 윈도우프레임(2)과 인너리드(3)를 실링하는 실런트(4)와, 상기 베이스(1의 캐비티(1a)에 어태치된 칩(5)과, 그 칩(5)과 상기 인너리드(3)를 전기적으로 접속하는 와이어(6)와, 상기 윈도우프레임(2)의 노출공(2a)상측에 탑재된 글래스리드(7)가 구비된 것에 있어서, 상기 베이스(1)와 윈도우프레임(2)은 에폭시수지등와 같은 열경화성 폴리머로 사출성형되고, 상기 실런트(4)는 상기 베이스(1)의 상면과 윈도우프레임(2)의 저면에 스크린프린팅한 실런트(4a, 4b)로 구성됨을 특징으로 하는 플라스틱 CCD반도체 패키지.
  2. 제1항에 있어서, 상기 실런트(4)는 최대융점온도가 180℃이하인 결정화성 저융점 실런트인 것을 특징으로 하는 플라스틱 CCD반도체 패키지.
  3. 제1항에 있어서, 상기 윈도우프레임(2)의 노출공(2a) 상측에 탑재되는 글래스리드(7)는 저융점실런트(4c)에 의해 실링되는 것을 특징으로 하는 플라스틱 CCD반도체 패키지.
  4. 반도체 패키지에 있어서, 리드프레임의 패들(3')위에 칩(5')을 본딩하여 와이어(6')본딩 및 아웃리드(3'')를 포밍한 후, 열경화성 폴리머로 형성된 베이스(1')와 윈도우프레임(2')사이에 저융점실런트(4')를 이용하여 임베딩시켜 실링하고, 상기 윈도우프레임(2')의 상측에 글래스리드(7')를 탑재하여 구성함을 특징으로 하는 플라스틱 CCD반도체 패키지.
KR2019910012920U 1991-08-16 1991-08-16 플라스틱 ccd반도체 패키지 KR940006183Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910012920U KR940006183Y1 (ko) 1991-08-16 1991-08-16 플라스틱 ccd반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910012920U KR940006183Y1 (ko) 1991-08-16 1991-08-16 플라스틱 ccd반도체 패키지

Publications (2)

Publication Number Publication Date
KR930005672U KR930005672U (ko) 1993-03-22
KR940006183Y1 true KR940006183Y1 (ko) 1994-09-10

Family

ID=19317876

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910012920U KR940006183Y1 (ko) 1991-08-16 1991-08-16 플라스틱 ccd반도체 패키지

Country Status (1)

Country Link
KR (1) KR940006183Y1 (ko)

Also Published As

Publication number Publication date
KR930005672U (ko) 1993-03-22

Similar Documents

Publication Publication Date Title
US5644169A (en) Mold and method for manufacturing a package for a semiconductor chip and the package manufactured thereby
US5534725A (en) Resin molded charge coupled device package and method for preparation thereof
US5264393A (en) Solid state image pickup device and method of manufacturing the same
US20050146057A1 (en) Micro lead frame package having transparent encapsulant
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
KR101579623B1 (ko) 이미지 센서용 반도체 패키지 및 그 제조 방법
KR940006183Y1 (ko) 플라스틱 ccd반도체 패키지
JP3127584B2 (ja) 樹脂製中空パッケージを用いた半導体装置
JPH02229453A (ja) 半導体装置及びその製造方法
JP2634249B2 (ja) 半導体集積回路モジュール
JP2007019117A (ja) 光学デバイスおよびその製造方法
JP2784126B2 (ja) 半導体素子収納用パッケージの製造方法
KR100220244B1 (ko) 솔더 범프를 이용한 스택 패키지
KR0128257Y1 (ko) 고체촬상소자 패키지
JPH11354764A (ja) 固体撮像装置及びその製造方法
KR100206860B1 (ko) 플라스틱 타입 고체 촬상소자 패키지 및 그 제조방법
JPH06342816A (ja) 半導体装置及びその製造方法並びにそれらに用いるリードフレーム
JPH08316504A (ja) 光学部品およびその製造方法
KR100820913B1 (ko) 반도체 패키지, 그 제조방법 및 이미지 센서용 반도체패키지 모듈
JPH0312467B2 (ko)
JPH01238129A (ja) 樹脂封止型半導体装置
JP2570123B2 (ja) 半導体装置及びその製造方法
JPS63226033A (ja) 光透過用窓を有する半導体装置の製造方法
JPS6269674A (ja) 固体撮像素子およびその製造方法
KR19980025874A (ko) Ccd용 반도체 칩 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050822

Year of fee payment: 12

EXPY Expiration of term