JPH08148612A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH08148612A
JPH08148612A JP6314185A JP31418594A JPH08148612A JP H08148612 A JPH08148612 A JP H08148612A JP 6314185 A JP6314185 A JP 6314185A JP 31418594 A JP31418594 A JP 31418594A JP H08148612 A JPH08148612 A JP H08148612A
Authority
JP
Japan
Prior art keywords
semiconductor device
filler
composition
layer
silicone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6314185A
Other languages
English (en)
Inventor
Kimio Yamakawa
君男 山川
Hiroyoshi Naitou
浩佳 内藤
Takayoshi Ishikawa
孝恵 石川
Katsutoshi Mine
勝利 峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DuPont Toray Specialty Materials KK
Original Assignee
Dow Corning Toray Silicone Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dow Corning Toray Silicone Co Ltd filed Critical Dow Corning Toray Silicone Co Ltd
Priority to JP6314185A priority Critical patent/JPH08148612A/ja
Priority to DE69514201T priority patent/DE69514201T2/de
Priority to US08/561,472 priority patent/US5907190A/en
Priority to EP95308313A priority patent/EP0714125B1/en
Publication of JPH08148612A publication Critical patent/JPH08148612A/ja
Priority to US09/237,610 priority patent/US5989942A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 電気回路基板に実装後の溶剤洗浄において、
半導体素子の表面を被覆したシリコーン硬化物が膨潤し
難く、その結果、該素子の変形もしくは破断またはボン
ディングワイヤの変形もしくは切断を生じない半導体装
置、および、このような信頼性を有する半導体装置を製
造する方法を提供する。 【構成】 半導体素子の表面を、平均粒子径０．０１〜
５００μｍ、比重０．０１〜０．９５の充填材を分散し
たシリコーン硬化物により被覆した半導体装置におい
て、該素子から離れた該硬化物層中の該充填材の割合
が、該素子に接した該硬化物層中の該充填材の割合に対
して大きいことを特徴とする半導体装置、および、半導
体素子の表面を、平均粒子径０．０１〜５００μｍ、比
重０．０１〜０．９５の充填材を分散した硬化性シリコ
ーン組成物により被覆して、該素子に接した該組成物層
中の該充填材が該素子から離れた該組成物層中に移動す
るのに十分な時間の後に該組成物を硬化させることを特
徴とする半導体装置の製造方法。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置およびその製
造方法に関し、詳しくは、電気回路基板に実装後の溶剤
洗浄において、半導体素子の表面を被覆したシリコーン
硬化物が膨潤し難く、その結果、該素子の変形もしくは
破断またはボンディングワイヤの変形もしくは切断を生
じない半導体装置、および、このような信頼性を有する
半導体装置を製造する方法に関する。
【０００２】
【従来の技術およびその問題点】半導体素子とリードフ
レームとがボンディングワイヤにより電気的に接続され
たフェースアップ方式の半導体装置、または、該素子と
該リードフレームとがハンダバンプにより電気的に接続
されたフェースダウン方式の半導体装置において、該素
子を湿気および外部応力から保護するため、一般に、該
素子の表面にはシリコーン硬化物が被覆されている。し
かし、このような半導体装置を電気回路基板に実装後、
該基板上のハンダフラックスを除去するための溶剤洗浄
において、シリコーン硬化物が膨潤して、半導体素子の
変形もしくは破断を生じたり、ボンディングワイヤの変
形もしくは切断を生じたり、または、ハンダバンプの剥
離を生じたりするという問題があった。このため、半導
体素子の表面をシリコーン硬化物により被覆した後、該
素子をさらにセラミックパッケージやプラスチックパッ
ケージで封止した半導体装置および該素子の表面を多量
の充填材を分散したシリコーン硬化物により被覆した半
導体装置が提案されている。しかし、前者の半導体装置
によると、その量産性が低下したり、そのコストが上昇
するという問題があり、また、後者の半導体装置による
と、それがヒートサイクルを受けた場合には、充填材に
より半導体素子の表面が傷ついたり、また、該素子の変
形もしくは破断またはボンディングワイヤの変形もしく
は切断を生じるという問題があった。
【０００３】
【発明が解決しようとする課題】本発明者らは、上記の
課題について鋭意検討した結果、本発明に到達した。す
なわち、本発明の目的は、電気回路基板に実装後の溶剤
洗浄において、半導体素子の表面を被覆したシリコーン
硬化物が膨潤し難く、その結果、該素子の変形もしくは
破断またはボンディングワイヤの変形もしくは切断を生
じない半導体装置、および、このような信頼性を有する
半導体装置を製造する方法を提供することにある。
【０００４】
【課題を解決するための手段およびその作用】本発明の
半導体装置は、半導体素子の表面を、平均粒子径０．０
１〜５００μｍ、比重０．０１〜０．９５の充填材を分
散したシリコーン硬化物により被覆した半導体装置にお
いて、該素子から離れた該硬化物層中の該充填材の割合
が、該素子に接した該硬化物層中の該充填材の割合に対
して大きいことを特徴とする。
【０００５】また、本発明の製造方法は、半導体素子の
表面を、平均粒子径０．０１〜５００μｍ、比重０．０
１〜０．９５の充填材を分散した硬化性シリコーン組成
物により被覆して、該素子に接した該組成物層中の該充
填材が該素子から離れた該組成物層中に移動するのに十
分な時間の後に該組成物を硬化させることを特徴とす
る。
【０００６】はじめに、本発明の半導体装置について詳
細に説明する。本発明の半導体装置は、例えば、トラン
ジスタ、ＩＣ、ＬＳＩ等の半導体素子を搭載するもので
あり、その構造は特に限定されず、例えば、フェースア
ップ方式の半導体装置として、図１または図２で表され
る半導体装置、フェースダウン方式の半導体装置とし
て、図３で表される半導体装置が挙げられる。図１で表
される半導体装置により、本発明の半導体装置を説明す
る。本発明の半導体装置は、基板１に登載された半導体
素子２がボンディングワイヤ４によりリードフレーム５
に電気的に接続され、該素子２の表面を、充填材８を分
散したシリコーン硬化物７により被覆した構造を有す
る。
【０００７】シリコーン硬化物７の硬化性状は特に限定
されず、例えば、ゲル状、ゴム状が挙げられる。また、
充填材８の平均粒子径は０．０１〜５００μｍであり、
特に、０．１〜１００μｍであることが好ましく、ま
た、その比重は０．０１〜０．９５である。特に、シリ
コーン硬化物を形成する硬化性シリコーン組成物中の充
填材を除く成分の比重に対して０．０１〜０．９５倍で
あることが好ましく、特に、これが０．１〜０．９倍で
あることが好ましい。本発明の半導体装置においては、
半導体素子２から離れたシリコーン硬化物７層中の充填
材８の割合が、該素子２に接した該硬化物７層中の該充
填材８の割合に対して大きいことを特徴とする。半導体
素子２から離れたシリコーン硬化物７層中の充填材８の
割合、および、該素子２に接した該硬化物７層中の該充
填材８の割合は、それぞれ限定されず、それらの割合
は、該素子２に接した該硬化物７層から該素子２から離
れた該組成物７層中において連続的または不連続的に変
化していてもよい。本発明の半導体装置において、半導
体素子２から離れたシリコーン硬化物７層中に分散した
充填材８の割合を大きくすることにより、これを電気回
路基板に実装後の溶剤洗浄において、該硬化物７の膨潤
を抑制することができ、また、該素子２に接した該硬化
物７層中に分散した該充填材８の割合を小さくすること
により、該装置がヒートサイクルを受けた場合に、該硬
化物７層中に分散した該充填材８により該素子２の表面
が傷ついたり、また、該素子２の変形もしくは破断また
はボンディングワイヤ５の変形もしくは切断を生じ難く
することができる。このような本発明の半導体装置にお
いて、特に、半導体素子２から離れたシリコーン硬化物
７層中の充填材８の割合が高濃度であり、また、該素子
２に接した該硬化物７層中に充填材８がほとんど分散し
ていないことが好ましい。
【０００８】本発明の半導体装置において、充填材８の
材質は特に限定されず、例えば、ナイロン樹脂、ポリエ
チレン樹脂、ポリプロピレン樹脂、ポリスチレン樹脂、
アクリル樹脂、フッ素樹脂、エポキシ樹脂、フェノール
樹脂、ポリエチレンテレフタレート樹脂等の有機樹脂粉
末；これら有機樹脂粉末の中空体；中空ガラス粉末、中
空シリカ粉末、中空アルミナ粉末、中空セラミックス粉
末等の中空無機粉末が挙げられる。特に、充填材８とし
ては、熱変形可能な有機樹脂粉末が好ましい。また、熱
変形可能な有機樹脂粉末を用いる場合には、シリコーン
硬化物を形成するための硬化性シリコーン組成物として
付加反応硬化型の硬化性シリコーン組成物を用いること
が好ましく、該組成物を該有機樹脂粉末の熱変形温度以
上に加熱して硬化することにより、半導体素子２から離
れたシリコーン硬化物７層中の有機樹脂粉末８の少なく
とも一部が熱変形して、融着し、該層を比較的硬質とす
ることができる。
【０００９】本発明の半導体装置は、該装置を回路基板
に実装後の溶剤洗浄において、半導体素子の表面を被覆
したシリコーン硬化物が膨潤し難く、その結果、該素子
の変形もしくは破断またはボンディングワイヤの変形も
しくは切断を生じないため、従来の半導体装置のよう
に、該素子にセラミックパッケージやプラスチックパッ
ケージで封止する必要がないので、該半導体装置の構造
を大幅に簡素化することができる。
【００１０】続いて、本発明の半導体装置の製造方法に
ついて詳細に説明する。本発明の製造方法で用いられる
硬化性シリコーン組成物は、平均粒子径０．０１〜５０
０μｍ、比重０．０１〜０．９５の充填材を分散するも
のであれば、その組成、硬化機構等は特に限定されな
い。この硬化性シリコーン組成物の硬化機構としては、
例えば、付加反応硬化型、縮合反応硬化型、ラジカル反
応硬化型、紫外線硬化型が挙げられ、特に、付加反応硬
化型が好ましい。この硬化性シリコーン組成物中の充填
材は前記と同様である。本発明の製造方法において、こ
の充填材の比重は、硬化性シリコーン組成物中のこの充
填材を除く成分の比重に対して０．０１〜０．９５倍で
あることが好ましく、特に、これが０．１０〜０．９０
倍であることが好ましい。また、この充填材の配合量は
特に限定されず、例えば、該充填材の平均粒子径、比
重、得られる半導体装置の用途等により適宜選択するこ
とが必要であり、一般に、該組成物中の０．１〜８０重
量％の範囲内であることが好ましい。
【００１１】本発明の製造方法では、はじめに、上記の
硬化性シリコーン組成物を半導体素子の表面に被覆す
る。その方法としては、デスペンサーによる方法が一般
に用いられる。その後、半導体素子に接した硬化性シリ
コーン組成物層中の充填材が該素子から離れた該組成物
層中に移動するのに十分な時間放置した後に、該組成物
を硬化させる。この十分な時間とは、充填材とこれを除
く硬化性シリコーン組成物との比重差、硬化性シリコー
ン組成物の粘度、充填材の平均粒子径、配合量等により
異なるために特に限定することができないが、硬化性シ
リコーン組成物の粘度が低く、充填材とこれを除く硬化
性シリコーン組成物との比重差が大きい場合には、該組
成物を半導体素子の表面に被覆した直後でも十分であ
る。また、この時間を極めて長くした場合には、半導体
素子に接したシリコーン硬化物層中にはほとんど充填材
を分散せず、該素子から離れた該硬化物中にのみ該充填
材を分散したような、該充填材の割合が不連続に分散し
たシリコーン硬化物層を形成することができ、また、こ
の時間が十分ではあるが、短い場合には、該素子に接し
た該硬化物層から該素子から離れた該硬化物層への該充
填材の割合が連続的に増大したシリコーン硬化物層を形
成することができる。
【００１２】また、この充填材は熱変形可能な有機樹脂
粉末であることが好ましく、この場合には、硬化性シリ
コーン組成物として付加反応硬化型の硬化性シリコーン
組成物を用いることが好ましい。これは、半導体素子の
表面を、熱変形可能な有機樹脂粉末を分散した付加反応
硬化型の硬化性シリコーン組成物により被覆した後、該
粉末の熱変形温度以上に該組成物を加熱することによ
り、半導体素子から離れたシリコーン硬化物層中の該粉
末の少なくとも一部を熱変形させて、融着させることに
より、該層を比較的硬質にすることができるからであ
る。
【００１３】本発明の半導体装置の製造方法によると、
半導体素子の表面をシリコーン硬化物により被覆した
後、さらに、該素子をセラミックパッケージやプラスチ
ックパッケージで封止する必要がないため、信頼性の優
れた半導体装置の製造工程を大幅に短縮することができ
る。
【００１４】
【実施例】本発明の半導体装置およびその製造方法につ
いて、実施例により詳細に説明する。図１は実施例１で
作成した本発明の半導体装置の断面図である。図２は実
施例２で作成した本発明の半導体装置の断面図である。
なお、粘度は２５℃において測定した値である。
【００１５】［実施例１］付加反応により硬化してＪＩ
Ｓ Ａ硬度が３２である透明なシリコーンゴムを形成す
るＪＣＲ６１２２（東レ・ダウコーニング・シリコーン
株式会社製の商品名：粘度＝４００センチポイズ、比重
＝１．０）１００重量部とポリプロピレン樹脂粉末（平
均粒子径＝５０μｍ、比重＝０．９、熱変形温度＝１０
０℃）２０重量部とを均一に混合して白色不透明な硬化
性シリコーン組成物を調製した。
【００１６】ガラス製の基板１の表面に、アルミニウム
により配線パターンを形成した半導体素子２を登載した
後、該素子２の上端部にあるボンディングパッド３を金
製のボンディングワイヤ４によりリードフレーム５と電
気的に接続した。その後、半導体素子２の表面を上記の
硬化性シリコーン組成物により、高さ２ｍｍの金属製の
枠材６から該組成物があふれないように注意深く被覆し
た。その後、これを室温で３０分間静置した後、１５０
℃の熱風循環式オーブン中で３０分間加熱して半導体装
置を作成した。この半導体装置を実体顕微鏡により観察
したところ、半導体素子２の表面に被覆されたシリコー
ン硬化物７中のポリプロピレン樹脂粉末８は該素子２か
ら離れた該硬化物７層中にのみ分散しており、また、該
粉末８の一部は熱変形して融着していた。また、半導体
素子２に接したシリコーン硬化物７層中にはポリプロピ
レン樹脂粉末８はほとんど観察されず、透明であった。
【００１７】続いて、この半導体装置を２５℃の１，
１，１−トリクロロエタン中に３０分間浸漬した。その
後、この半導体装置を取り出して実体顕微鏡で観察した
ところ、シリコーン硬化物７の膨潤はほとんど観察され
なかった。また、半導体装置中の半導体素子２の変形も
しくは破断およびボンディングワイヤ４の変形もしくは
切断は観察されなかった。
【００１８】［比較例１］実施例１において、硬化性シ
リコーン組成物としてＪＣＲ６１２２のみを用いた以外
は実施例１と同様にして半導体装置を作成した。この半
導体装置を実施例１と同様にして１，１，１−トリクロ
ロエタン中に浸漬したところ、シリコーン硬化物７が大
きく膨潤していることが観察された。また、半導体装置
中の半導体素子２の変形もしくは破断は観察されなかっ
たが、ボンディングワイヤ４の一部が変形していること
が観察された。
【００１９】［実施例２］１００重量部のＪＣＲ６１２
２と中空セラミックス粉末（平均粒子径＝４０μｍ、比
重＝０．７０）６０重量部とを均一に混合して白色不透
明な硬化性シリコーン組成物を調製した。
【００２０】ガラス製回路基板１の表面に、アルミニウ
ムにより配線パターンを形成した半導体素子２を登載し
た後、該素子２の上端部にあるボンディングパッド３を
金製のボンディングワイヤ４によりリードフレーム５と
電気的に接続した。その後、半導体素子２の表面を上記
の硬化性シリコーン組成物により被覆した。その後、こ
れを室温で１時間静置した後、これを１５０℃の熱風循
環式オーブン中で３０分間加熱して半導体装置を作成し
た。この半導体装置を実体顕微鏡により観察したとこ
ろ、シリコーン硬化物７中の中空セラミックス粉末９は
半導体素子１から離れた該硬化物７層中にのみ分散して
おり、また、該素子１に接したシリコーン硬化物７層中
には該粉末９はほとんど観察されず、透明であった。
【００２１】続いて、この半導体装置を２５℃の１，
１，１−トリクロロエタン中に３０分間浸漬した。その
後、この半導体装置を取り出して実体顕微鏡で観察した
ところ、シリコーン硬化物７の膨潤はほとんど観察され
なかった。また、半導体装置中の半導体素子２の変形も
しくは破断およびボンディングワイヤ５の変形もしくは
切断は観察されなかった。
【００２２】
【発明の効果】本発明の半導体装置は、これを電気回路
基板に実装後の溶剤洗浄において、半導体素子の表面を
被覆したシリコーン硬化物が膨潤し難く、その結果、該
素子の変形もしくは破断またはボンディングワイヤの変
形もしくは切断を生じないという特徴があり、また、本
発明の製造方法は、このような信頼性を有する半導体装
置を製造することができるという特徴がある。
【図面の簡単な説明】
【図１】図１は実施例１で作成した本発明の半導体装置
の断面図である。
【図２】図２は実施例２で作成した本発明の半導体装置
の断面図である。
【図３】図３は本発明に係る半導体装置の断面図であ
る。
【符号の説明】
１ 基板 ２ 半導体素子 ３ ボンディングパッド ４ ボンディングワイヤ ５ リードフレーム ６ 枠材 ７ シリコーン硬化物 ８ ポリプロピレン樹脂粉末 ９ 中空セラミックス粉末 １０ ハンダバンプ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石川 孝恵 千葉県市原市千種海岸２番２ 東レ・ダウ コーニング・シリコーン株式会社研究開発 本部内 (72)発明者 峰 勝利 千葉県市原市千種海岸２番２ 東レ・ダウ コーニング・シリコーン株式会社研究開発 本部内

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】半導体素子の表面を、平均粒子径０．０１
    〜５００μｍ、比重０．０１〜０．９５の充填材を分散
    したシリコーン硬化物により被覆した半導体装置におい
    て、該素子から離れた該硬化物層中の該充填材の割合
    が、該素子に接した該硬化物層中の該充填材の割合に対
    して大きいことを特徴とする半導体装置。
  2. 【請求項２】半導体素子から離れたシリコーン硬化物層
    中の充填材の少なくとも一部が熱変形したことを特徴と
    する請求項１記載の半導体装置。
  3. 【請求項３】半導体素子の表面を、平均粒子径０．０１
    〜５００μｍ、比重０．０１〜０．９５の充填材を分散
    した硬化性シリコーン組成物により被覆して、該素子に
    接した該組成物層中の該充填材が該素子から離れた該組
    成物層中に移動するのに十分な時間の後に該組成物を硬
    化させることを特徴とする請求項１記載の半導体装置の
    製造方法。
  4. 【請求項４】半導体素子の表面を、平均粒子径０．０１
    〜５００μｍ、比重０．０１〜０．９５の熱変形可能な
    有機樹脂粉末を分散した付加反応硬化型の硬化性シリコ
    ーン組成物により被覆して、該素子に接した該組成物層
    中の該粉末が該素子から離れた該組成物層中に移動する
    のに十分な時間の後に、該粉末の熱変形温度以上に加熱
    して該組成物を硬化させることを特徴とする請求項２記
    載の半導体装置の製造方法。
JP6314185A 1994-11-24 1994-11-24 半導体装置およびその製造方法 Pending JPH08148612A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP6314185A JPH08148612A (ja) 1994-11-24 1994-11-24 半導体装置およびその製造方法
DE69514201T DE69514201T2 (de) 1994-11-24 1995-11-21 Verfahren zur Herstellung eines Halbleiterbauelements
US08/561,472 US5907190A (en) 1994-11-24 1995-11-21 Semiconductor device having a cured silicone coating with non uniformly dispersed filler
EP95308313A EP0714125B1 (en) 1994-11-24 1995-11-21 Method of fabricating a semiconductor device
US09/237,610 US5989942A (en) 1994-11-24 1999-01-25 Method for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6314185A JPH08148612A (ja) 1994-11-24 1994-11-24 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH08148612A true JPH08148612A (ja) 1996-06-07

Family

ID=18050287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6314185A Pending JPH08148612A (ja) 1994-11-24 1994-11-24 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH08148612A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6278480B1 (en) 1997-02-07 2001-08-21 Canon Kabushiki Kaisha Compound eye camera system
WO2020184545A1 (ja) * 2019-03-11 2020-09-17 積水化学工業株式会社 コーティング剤、および該コーティング剤を用いたモジュールの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6278480B1 (en) 1997-02-07 2001-08-21 Canon Kabushiki Kaisha Compound eye camera system
WO2020184545A1 (ja) * 2019-03-11 2020-09-17 積水化学工業株式会社 コーティング剤、および該コーティング剤を用いたモジュールの製造方法

Similar Documents

Publication Publication Date Title
US5097317A (en) Resin-sealed semiconductor device
JP3393247B2 (ja) 光学装置およびその製造方法
US5650915A (en) Thermally enhanced molded cavity package having a parallel lid
TWI222143B (en) Packaging method for saw element and SAW device having the resin-sealed SAW element
US4558510A (en) Method of producing a semiconductor device
JPS60257546A (ja) 半導体装置及びその製造方法
JPH02501692A (ja) 厚膜ハイブリッド回路用密閉バリア
JPH1135893A (ja) シート状ホットメルト接着剤、および半導体装置
US4888634A (en) High thermal resistance bonding material and semiconductor structures using same
JPS6314499B2 (ja)
JPH08148612A (ja) 半導体装置およびその製造方法
JP2834841B2 (ja) 高耐熱性樹脂封止型半導体装置
JP2982971B2 (ja) インターナル・ダム・バーを有する集積回路用ポスト・モールド・キャビティ型パッケージ
TW540131B (en) Mask sheet for assembly of semiconductor device and assembling method of semiconductor device
JPH0311757A (ja) 半導体装置およびその製造方法
JPH0227756A (ja) 樹脂封止型半導体装置およびその製造方法
JP2604178B2 (ja) 樹脂封止型光結合半導体装置およびその製造方法
JP3443196B2 (ja) 半導体装置およびその製造方法
TWI249234B (en) Windowed non-ceramic package having embedded frame
JPH01133328A (ja) 半導体素子の封止方法
JPS63133653A (ja) 光消去型半導体メモリ装置
JPS58207656A (ja) 樹脂封止型半導体装置およびその製造方法
JPS63151054A (ja) 半導体装置
JPS6214100B2 (ja)
JPH08264686A (ja) 樹脂封止型半導体装置及びその製造方法