JPS6214100B2 - - Google Patents

Info

Publication number
JPS6214100B2
JPS6214100B2 JP56190295A JP19029581A JPS6214100B2 JP S6214100 B2 JPS6214100 B2 JP S6214100B2 JP 56190295 A JP56190295 A JP 56190295A JP 19029581 A JP19029581 A JP 19029581A JP S6214100 B2 JPS6214100 B2 JP S6214100B2
Authority
JP
Japan
Prior art keywords
polyimide
epoxy resin
silicone resin
semiconductor element
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56190295A
Other languages
English (en)
Other versions
JPS5891663A (ja
Inventor
Mototaka Kamoshita
Yasushi Okuyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP56190295A priority Critical patent/JPS5891663A/ja
Publication of JPS5891663A publication Critical patent/JPS5891663A/ja
Publication of JPS6214100B2 publication Critical patent/JPS6214100B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • H01L23/556Protection against radiation, e.g. light or electromagnetic waves against alpha rays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置およびその製造方法にかか
り、特にα線遮蔽のすぐれた半導体装置およびそ
の製造方法に関する。
一般に半導体素子はセラミツク,ガラス若しく
はプラスチツク等からなる封止体により封止され
る。この封入される半導体素子が高密度の集積回
路、特にMOSデバイスや電荷転送デバイス等で
構成される場合、外囲器構成部材からの放射線照
射、特にα線照射により半導体素子に例えば記憶
情報の破壊などの特性劣化を生ずる恐れがある。
これは自然界に存在し放射性崩解する際にα線を
生ずるウラニウム、あるいはトリウム等の放射性
同位元素が、前記外囲器を構成するセラミツク材
の中にも極て微量であるが含まれていることによ
る。発生したα線は半導体素子内に侵入すると正
孔と電子の対を生じ、該正孔あるいは電子のいず
れかが該半導体素子内の活性領域に注入され、前
に述べたように記憶情報の破壊を招き誤動作を生
ずることとなる。
この誤動作を防止するため、上記セラミツク材
の場合のみでなくモールド材の場合をも含めて封
止材料をウラニウムやトリウムの殆んどない濃度
に精製すればよいわけであるが、通常のパツケー
ジ材料は複合体で加工過程で種々の不純物の混入
のおそれがあると共にその原料もまた数種以上の
組合せからなつている。従つて、パツケージ全体
の材料あるいはモールド樹脂材料からウラニウム
やトリウムを殆んど含まない状態にすることは容
易でなく、実用的でない。
そこで半導体素子に影響を及ぼすα線を減少
し、α線による半導体素子の誤動作防止をはかる
必要性が生ずる。そのため半導体容器にα線阻止
剤を塗布又は貼りつける方法が実施される一方、
素子自体に阻止剤を塗布又は貼付する方法が検討
されている。
その第1の方法として素子を形成した半導体ウ
エハー上にポリイミド溶液を塗布し、ホトレジス
ト法で選択的にエツチングを行い必要な個所に被
膜を残すか、又は印刷法で被覆する技術がある。
しかしこの方法ではα線を遮蔽する最低限の厚さ
の50μm以上を形成することは困難である。
また第2の方法としてはボンデイング接続を終
了した半導体個片上に、該個片を完全に被覆する
ようポリイミド,シリコーン等のα線阻止剤を滴
下し、加熱,硬化させる技術がある。セラミツク
ケースに封入する時はこれでよいが、モールド樹
脂封止の場合はボンデイング部まで液がかゝるの
で、その後モールド樹脂で固めるとボンデイング
接続強度が弱くなる欠点があり、一方このボンデ
イング線に触れることなく厚いポリイミド又はシ
リコーン樹脂被覆を形成することは困難である。
また第3の方法としてはテープ又は箔状のα線
阻止剤を半導体個片上に貼りつける方法も検討さ
れているが、箔,テープの材料,接着剤に適切な
材料およびその組合せ並びに方法が未だ十分開発
されていない。
従つて本発明は以上の問題点に対処してなされ
たもので、本発明の目的は半導体素子上の必要な
場所にα線遮断効果のある厚さに遮蔽物を構成
し、半導体素子に影響を及ぼすα線源を減少し、
α線による半導体素子の誤動作防止を計つた半導
体装置を提供するにある。
すなわち本発明の第1の要旨は、半導体素子表
面に少くとも素子のアクテイブ領域を覆うポリイ
ミド箔がシリコーン樹脂もしくはエポキシ樹脂を
含む接着層を介して固定されていることを特徴と
する半導体装置にある。
また本発明の第2の要旨は、半導体素子表面の
少くともアクテイブ領域上のシリコーン樹脂又は
エポキシ樹脂を付着せしめる工程と、該付着した
樹脂上に所要形状,大きさのポリイミド箔を重ね
接触せしめる工程と、熱処理を行い該樹脂を硬化
しポリイミド箔を接着せしめる工程とを含むこと
を特徴とする半導体装置の製造方法にある。
また本発明の第3の要旨は、半導体素子のアク
テイブ領域を覆う形状,大きさにポリイミド箔を
成形する工程と、該ポリイミド箔をシリコーン樹
脂又はエポキシ樹脂に接触させポリイミド箔の片
面又は両面に該樹脂を付着せしめる工程と、該ポ
リイミド箔を半導体素子表面に貼付する工程と、
熱処理を行い該シリコーン樹脂又はエポキシ樹脂
を硬化しポリイミド箔を接着せしめる工程とを含
むことを特徴とする半導体装置の製造方法にあ
る。
更に本発明の第4の要旨は、所定厚さのポリイ
ミドテープを準備する工程と、該ポリイミドテー
プをシリコーン樹脂又はエポキシ樹脂に順次接触
させポリイミドテープの片面又は両面に該シリコ
ーン樹脂又はエポキシ樹脂を付着せしめる工程
と、低温で熱処理しポリイミド粘着テープを形成
する工程と、該テープを少くとも半導体素子のア
クテイブ領域を覆う大きさに切断する工程と、該
切断したテープを半導体素子に貼付する工程と、
熱処理を行い該シリコーン樹脂又はエポキシ樹脂
接着層を硬化しポリイミド箔を接着せしめる工程
とを含むことを特徴とする半導体素子の製造方法
にある。
以下図面を参照し本発明の詳細につき説明す
る。
第1図は本発明の一実施例による半導体装置の
要部断面図で、図において1は半導体素子、2は
α線遮蔽箔(ポリイミド箔)、3は接着層、4は
ヘツダー又はリードフレーム、5はボンデイング
線である。α線遮蔽箔2はポリイミド箔で厚さ50
〜100μmのものを使用、その大きさは少くも半
導体素子のアクテイブ領域を覆う形状,大きさの
ものを使用し、これを20〜30μmのシリコーン樹
脂もしくはエポキシ樹脂を含む接着層3により半
導体素子のアクテイブ領域を覆うように接着して
ある。また図面に示されている通りボンデイング
線並びに接続部に接着層がかからないよう形成し
てある。このような構成によるときは接着剤樹脂
のみの場合とことなり遮蔽材のポリイミド箔には
50μm以上の厚さのものを使用してあるのでこれ
のみでもα線の遮蔽ができるが20〜30μmの接着
層があるので遮蔽効果は十分である。また箔をう
すい接着剤により接着したので接着の位置は正確
に制御できボンデイング部およびボンデイング線
に悪影響を与えることはない。従つてこのままモ
ールド材で封止してもボンデイグ接続部が温度サ
イクル試験中にはずれることもない。またポリイ
ミドは機械的強度,耐熱性,耐湿性並びにα線に
対する耐性も大であり、また高純度のものが得ら
れ易いなどの特徴を持つているので本目的には好
適の材料である。さらに、接着層としてとくにシ
リコーン樹脂もしくはエポキシ樹脂を含む接着層
を用いることによつて、半導体素子の特性を低下
することなくα線遮へい効果を得ることができ
る。すなわち、α線遮へいのために用いるポリイ
ミド樹脂は熱処理による収縮率が比較的大きく接
着樹脂を硬化する時の熱処理によつて脱水反応を
起こし、これによつてポリイミド樹脂が収縮す
る。この時素子が形成された半導体基板に収縮に
伴う応力が作用し基板の表面準位が変動し素子特
性が本来の目的値から変化してしまい規格外の特
性となつてしまうことがある。この点、接着層と
して用いられるシリコーン樹脂やエポキシ樹脂は
脱水作用が少なくポリイミド樹脂からの応力を緩
衝し半導体基板への影響を抑制する機能を発揮す
ることができる。従つて、半導体基板に形成され
た素子の電気的特性を変動せしめることなく十分
なα線遮へい効果を得ることができる。
すなわち、本構成によればα線により誤動作す
ることのない半導体装置を得ることができる。
次に本発明による半導体装置の製造方法につき
説明する。
第2図a〜cは本第2の発明の一実施例による
半導体装置の製造方法を示す工程断面図である。
第2図a〜cにおいて6は半導体素子上に滴下し
たシリコーン樹脂又はエポキシ樹脂、6′はポリ
イミド箔を重ねたときのシリコーン樹脂又はエポ
キシ樹脂、6″は熱処理後のシリコーン樹脂又は
エポキシ樹脂接着層を示し、他の番号は第1図と
同一の部分を示す。製造にあたつては先ず半導体
素子1をステム又はリードフレーム4にダイボン
デイングする。しかるのち半導体素子1のアクテ
イブ領域を覆うように1000CPSの粘度のシリコー
ン樹脂又はエポキシ樹脂6を30〜50μmの厚さに
滴下する。しかるのち第2図bに示すように半導
体素子のアクテイブ領域を覆う形状,大きさに成
形された50〜100μmの厚さのポリイミド箔2を
ポリイミド溶液6′に重ね両者を接触させる。こ
のときポリイミド溶液は表面張力により両者間に
狭持され外部にあまり拡がらない。次に、200℃
で2時間熱処理するとシリコーン樹脂又はエポキ
シ樹脂は硬化し半導体素子1の表面に約20μmの
シリコーン樹脂又はエポキシ樹脂接着層によりポ
リイミド箔は固定される。
本実施例によれば比較的容易に、厚い接着層に
よりα線遮蔽可能な厚さのポリイミド箔が固定で
きる特徴がある。
本第2発明の他の実施例としては半導体素子へ
の接着用のシリコーン樹脂又はエポキシ樹脂の付
着方法で印刷法を用いれば滴下する場合に比べ接
着剤の厚さは薄いが希望の形状並びに場所に付着
することが可能になり特定な形のポリイミド箔を
接着させる場合に好都合である。この場合もボン
デイング接続部にはシリコーン樹脂又はエポキシ
樹脂が及んでいないのでモールド封止を行つても
温度サイクル試験中にボンデイング接続部の接続
層が劣化することはない。
第3図a〜dは本第3の発明の一実施例による
半導体装置の製造方法を示す工程断面図である。
図において7は接着剤を入れる容器、8は接着剤
のシリコーン樹脂又はエポキシ樹脂、8′は硬化
したシリコーン樹脂又はエポキシ樹脂接着層であ
る。まず半導体素子のアクテイブ領域を覆う形
状,大きさに厚さ50〜100μmのポリイミド箔2
を成型する。次に第3図a容器に入れた粘度
1000CPSのシリコーン樹脂又はエポキシ樹脂8に
ポリイミド箔2を接触させ箔の片面に液8′を
ほゞ一定量付着させる。しかる後第3図bに示す
とおりヘツダー又はリードフレーム等4にダイボ
ンドされた半導体素子1のアクテイブ領域を覆う
ようにシリコーン樹脂又はエポキシ樹脂8′のつ
いたポリイミド箔2を配置すると第3図Cの形と
なる。次に第3図dに示すとおり200℃で2時間
熱処理すると接着剤のシリコーン樹脂又はエポキ
シ樹脂は硬化し半導体素子のアクテイブ領域を覆
いα線を十分遮蔽できるポリイミド箔2がシリコ
ーン樹脂又はエポキシ樹脂接着層8″により固定
された半導体装置が得られる。本方法によるとき
はポリイミド箔の形状にかかわりなく接着剤の該
シリコーン樹脂又はエポキシ樹脂を確実にまた適
量付着させることができる特徴がある。なお該シ
リコーン樹脂又はエポキシ樹脂をポリイミド箔の
両面に付着させてもよくこの場合は接着層が厚く
なりα線の遮蔽効果はより増大する。この方法に
よつてもモールド封止が可能となる。
次に本第4の発明の一実施例につき説明する。
先ず厚さ50〜100μmのポリイミドのテープを準
備する。しかるのちそのテープをシリコーン樹脂
又はエポキシ樹脂に遂次接触させ該樹脂をポリイ
ミドテープの片面に付着させる。次に該テープを
50〜150℃で熱処理し該樹脂の硬化をすすめポリ
イミド粘着テープを形成する。次に接着剤の付着
したポリイミドテープを所望の形状,大きさに切
断又は打抜き、それを半導体素子の所定の表面に
貼付する。次に既に述べたとおり200℃で2時間
程度熱処理すればシリコーン樹脂又はエポキシ樹
脂接着層の硬化が進み50〜100μmのポリイミド
箔は遮蔽層として半導体素子表面に固定される。
本方法によるときはポリイミド粘着テープの準
備が完了した後は作業性が容易となり生産性が向
上する。また粘度の比較的小さなシリコーン樹脂
又はエポキシ樹脂を直接半導体素子に付着させな
いので、余分のポリイミドが不要部分に付着する
と云う悪影響を防ぐことができる。このためボン
デイング接続部にはシリコーン樹脂又はエポキシ
樹脂が及ばないのでこのままモールド材で封止を
行つてもボンデイング接続部の接続強度は維持さ
れ、温度サイクル試験で破懐することもない。
以上説明したとおり、本発明によれば半導体素
子の必要な場所にα線遮断効果のある厚さに遮蔽
物が構成でき、半導体素子に影響を及ぼすα線源
を減少し、α線による半導体素子の誤動作防止の
できる半導体装置が得られる。
なお本発明においてポリイミド箔の接着はダイ
ボンド後ボンデイング細線の配線の前につき説明
したがそれに限定されるものでなく対象半導体素
子の状況により適宜選択できることはのべるまで
もない。
【図面の簡単な説明】
第1図は本第1の発明の一実施例による半導体
装置の要部断面図、第2図a〜cは本第2の発明
の一実施例による半導体装置の製造方法を示す工
程断面図、第3図a〜dは本第3の発明の一実施
例による半導体装置の製造方法を示す工程断面図
である。 1……半導体素子、2……ポリイミド箔、3…
…接着層(シリコーン樹脂又はエポキシ樹脂)、
4……ヘツダ(又はリードフレーム)、5……ボ
ンデイング線、6……滴下したシリコーン樹脂又
はエポキシ樹脂、6′,8′……付着したシリコー
ン樹脂又はエポキシ樹脂、6″,8″……シリコー
ン樹脂又はエポキシ樹脂接着層、7……容器、8
……シリコーン樹脂又はエポキシ樹脂。

Claims (1)

  1. 【特許請求の範囲】 1 半導体素子表面に少くとも素子のアクテイブ
    領域を覆うポリイミド箔がシリコーン樹脂又はエ
    ポキシ樹脂を含む接着層を介して固着されている
    ことを特徴とする半導体装置。 2 半導体素子表面の少くともアクテイブ領域上
    にシリコーン樹脂又はエポキシ樹脂を付着せしめ
    る工程と、該付着したシリコーン樹脂又はエポキ
    シ樹脂上に所要形状、大きさのポリイミド箔を重
    ね接触せしめる工程と、熱処理を行いシリコーン
    樹脂又はエポキシ樹脂化しポリイミド箔を接着せ
    しめる工程とを含むことを特徴とする半導体装置
    の製造方法。 3 半導体素子のアクテイブ領域を覆う形状、大
    きさにポリイミド箔を成形する工程と、該ポリイ
    ミド箔をシリコーン樹脂又はエポキシ樹脂に接触
    させポリイミド箔の片面又は両面にシリコーン樹
    脂又はエポキシ樹脂を付着せしめる工程と、該ポ
    リイミド箔を半導体素子表面に貼付する工程と、
    熱処理を行いシリコーン樹脂又はエポキシ樹脂を
    硬化しポリイミド箔を接着せしめる工程とを含む
    ことを特徴とする半導体装置の製造方法。 4 所定厚さのポリイミドテープを準備する工程
    と、該ポリイミドテープをシリコーン樹脂又はエ
    ポキシ樹脂に順次接触させポリイミドテープの片
    面又は両面に該シリコーン樹脂又はエポキシ樹脂
    を付着せしめる工程と、低温で熱処理しポリイミ
    ド粘着テープを形成する工程と、該テープを少く
    とも半導体素子のアクテイブ領域を覆う大きさに
    切断したテープを半導体素子に貼付する工程と、
    熱処理を行いシリコーン樹脂又はエポキシ樹脂接
    着層を硬化しポリイミド箔を接着せしめる工程と
    を含むことを特徴とする半導体装置の製造方法。
JP56190295A 1981-11-27 1981-11-27 半導体装置およびその製造方法 Granted JPS5891663A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56190295A JPS5891663A (ja) 1981-11-27 1981-11-27 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56190295A JPS5891663A (ja) 1981-11-27 1981-11-27 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPS5891663A JPS5891663A (ja) 1983-05-31
JPS6214100B2 true JPS6214100B2 (ja) 1987-03-31

Family

ID=16255785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56190295A Granted JPS5891663A (ja) 1981-11-27 1981-11-27 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPS5891663A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5987840A (ja) * 1982-11-10 1984-05-21 Toray Silicone Co Ltd 半導体装置
JPS59121956A (ja) * 1982-12-28 1984-07-14 Tomoegawa Paper Co Ltd 耐熱性接着シ−ト
JPH0611039B2 (ja) * 1983-11-16 1994-02-09 東芝ケミカル株式会社 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4848535A (ja) * 1971-10-25 1973-07-10
JPS5521175A (en) * 1978-08-02 1980-02-15 Nec Home Electronics Ltd Semiconductor device
JPS5568659A (en) * 1978-11-20 1980-05-23 Hitachi Ltd Semiconductor device and manufacturing method thereof
JPS55128845A (en) * 1979-03-28 1980-10-06 Hitachi Ltd Semiconductor device
JPS55140249A (en) * 1979-04-18 1980-11-01 Fujitsu Ltd Semiconductor device
JPS5748251A (en) * 1980-09-04 1982-03-19 Mitsubishi Electric Corp Semiconductor device
JPS5848950A (ja) * 1981-09-18 1983-03-23 Nec Corp 半導体装置およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4848535A (ja) * 1971-10-25 1973-07-10
JPS5521175A (en) * 1978-08-02 1980-02-15 Nec Home Electronics Ltd Semiconductor device
JPS5568659A (en) * 1978-11-20 1980-05-23 Hitachi Ltd Semiconductor device and manufacturing method thereof
JPS55128845A (en) * 1979-03-28 1980-10-06 Hitachi Ltd Semiconductor device
JPS55140249A (en) * 1979-04-18 1980-11-01 Fujitsu Ltd Semiconductor device
JPS5748251A (en) * 1980-09-04 1982-03-19 Mitsubishi Electric Corp Semiconductor device
JPS5848950A (ja) * 1981-09-18 1983-03-23 Nec Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPS5891663A (ja) 1983-05-31

Similar Documents

Publication Publication Date Title
JPS58207657A (ja) 半導体装置及びその製造方法
TW201201288A (en) Chip-sized package and fabrication method thereof
GB2164794A (en) Method for encapsulating semiconductor components mounted on a carrier tape
JPS6122865B2 (ja)
JPS6214100B2 (ja)
JPS5848950A (ja) 半導体装置およびその製造方法
JPS5828860A (ja) 半導体装置及びその製造方法
JPS6148945A (ja) ハイプリツドicモジユ−ル
JPS6077446A (ja) 封止半導体装置
JPS60178651A (ja) 半導体装置
JPH06275715A (ja) 半導体ウェハおよび半導体装置の製造方法
KR950010111B1 (ko) 반도체 패키지 제조방법
JPS6144436Y2 (ja)
JPH0340949B2 (ja)
JPS58132955A (ja) 半導体装置及びその製造方法
JPS62108554A (ja) 混成集積回路装置及びその製造方法
JPS63151054A (ja) 半導体装置
JP2836166B2 (ja) チツプキヤリア
JPH04219955A (ja) 電子チップ部品のテーピング包装方法
TW495942B (en) Semiconductor packaging device of chip base with opening and its manufacturing method
JPS6028139Y2 (ja) 半導体装置
JPS5860545A (ja) 半導体装置の製造方法
JPS5891662A (ja) 半導体装置の製造方法
JPH0745755A (ja) 樹脂封止型半導体装置とその製造方法
JPS60245260A (ja) 半導体素子