JPS58207656A - 樹脂封止型半導体装置およびその製造方法 - Google Patents
樹脂封止型半導体装置およびその製造方法Info
- Publication number
- JPS58207656A JPS58207656A JP57090683A JP9068382A JPS58207656A JP S58207656 A JPS58207656 A JP S58207656A JP 57090683 A JP57090683 A JP 57090683A JP 9068382 A JP9068382 A JP 9068382A JP S58207656 A JPS58207656 A JP S58207656A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- chip
- mold
- phototransmitting
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａＪ 発明の技術分野
本発明は樹脂封止型半導体装置の構造に係り、特に紫外
線消去型の樹脂封止型ＥＰ−ＲＯＭの構造に関する。
線消去型の樹脂封止型ＥＰ−ＲＯＭの構造に関する。
（ｂ）技術の背景
近時情報処理装置等ｌこ於て、紫外線消去型のＥＰ−Ｒ
ＯＭ（消去、書き込み可能な半導体記憶装置）が多く用
いられる。
ＯＭ（消去、書き込み可能な半導体記憶装置）が多く用
いられる。
（ｃｌ 従来技術と問題点
従来ＥＰ−ＲＯＭは、第１図に示すようにセラミック・
ケースを用いて形成されていた。 ′即ち従来は
ＥＰ−ＲＯＭチップ１がセラミック・ケース２内（こ配
設され、該セラミ７り・ケース２上にガラス窓３を有す
る金属蓋（又はセラミック蓋）４がろう材（又は低融点
ガラス）５によって気密に封着された構造を有してなっ
ていた。なお同図に於て、６はチップ・ステ′−ジ、７
は内部配線、８は外部リード、９はボンディング・ワイ
ヤ、１０はボンティング・パッド、１１は金・シリコン
（Ａｕ−８ｔ）合金、１２はメタライズ部を示している
。
ケースを用いて形成されていた。 ′即ち従来は
ＥＰ−ＲＯＭチップ１がセラミック・ケース２内（こ配
設され、該セラミ７り・ケース２上にガラス窓３を有す
る金属蓋（又はセラミック蓋）４がろう材（又は低融点
ガラス）５によって気密に封着された構造を有してなっ
ていた。なお同図に於て、６はチップ・ステ′−ジ、７
は内部配線、８は外部リード、９はボンディング・ワイ
ヤ、１０はボンティング・パッド、１１は金・シリコン
（Ａｕ−８ｔ）合金、１２はメタライズ部を示している
。
しかし従来のＥＰ−ＲＯＭは上記のようにセラミック・
ケース２を用いるために製造工程が複雑ｌこなり、且つ
材料費も高価なので製造原価が高くなるという問題があ
った。
ケース２を用いるために製造工程が複雑ｌこなり、且つ
材料費も高価なので製造原価が高くなるという問題があ
った。
又従来の構造に於てはガラス窓３とＦＰ−ＲＯＭチップ
２の表面との間ｆこ空間部を有するため、ガラス窓３の
内面に静電気等によ、りごみ、汚染物質等が被着し、ガ
ラス窓３の透光性が損われて、長期間使用していると情
報の消去が削離になってくるという問題もあった。
２の表面との間ｆこ空間部を有するため、ガラス窓３の
内面に静電気等によ、りごみ、汚染物質等が被着し、ガ
ラス窓３の透光性が損われて、長期間使用していると情
報の消去が削離になってくるという問題もあった。
（ｄ） 発明の目的
本発明は上１；「２問題点に鑑み、安価で製造ができ、
且つ長期間にわたって消去機能が低下することのないＥ
Ｐ −ＲＯＭ等の封止構造全提供することを目的とす
る。
且つ長期間にわたって消去機能が低下することのないＥ
Ｐ −ＲＯＭ等の封止構造全提供することを目的とす
る。
（ｅ） 発明の構成
即ち本発明は樹脂封止型半導体装置の構造に於て、半導
体チップの素子形成面上に透光体が接着置屋されており
、該透光体の上面が樹脂パッケージσ）外部に表出して
いることを特徴とする。
体チップの素子形成面上に透光体が接着置屋されており
、該透光体の上面が樹脂パッケージσ）外部に表出して
いることを特徴とする。
（ｆ） 発明の実施例
以下本発明葡−実施例１こついて、第２図に示す樹脂封
止完成ゲの上面図（イン及びＡ−Ａ’矢視断面図（ロ）
、鷹３図１こ示すＭ４３７完成体の上面図（イ）及びＡ
Ａ′矢親矢面断面図）を用いて詳細ｆこ説明する。
止完成ゲの上面図（イン及びＡ−Ａ’矢視断面図（ロ）
、鷹３図１こ示すＭ４３７完成体の上面図（イ）及びＡ
Ａ′矢親矢面断面図）を用いて詳細ｆこ説明する。
本発明ゲ適用した樹脂封止型ＥＰ−ＲＯＭは、例えば第
２図（イ）及び（ロ）ｌこ示すようＩこ、金属製のチッ
プ・ステージ２１ｆｉこＥＰ−ＲＯＭチップ２２が通常
通り金（Ａｕ ）・シリコン（Ｓｌ）等の合金ノイイ２
３１こよりろう付は搭載されており、該ＥＰ−ＲＯＭチ
ップ２２のボスディング・パッド２４と金属ＩＩ −）
’ ２５との間は通常のワイヤ・ボンディング手段によ
りＡｕ或るいはアルミニウム＜Ａｔ）等の細線２６）こ
より接続さ扛ている。
２図（イ）及び（ロ）ｌこ示すようＩこ、金属製のチッ
プ・ステージ２１ｆｉこＥＰ−ＲＯＭチップ２２が通常
通り金（Ａｕ ）・シリコン（Ｓｌ）等の合金ノイイ２
３１こよりろう付は搭載されており、該ＥＰ−ＲＯＭチ
ップ２２のボスディング・パッド２４と金属ＩＩ −）
’ ２５との間は通常のワイヤ・ボンディング手段によ
りＡｕ或るいはアルミニウム＜Ａｔ）等の細線２６）こ
より接続さ扛ている。
そして、ＥＰ−ＲＯＭチップ２２の少なくともセル領域
２７、即ち通常積層ゲートＭＯＳトランジスタ等からな
る複数のメモリセル・トランジスタとそれ等を接続する
回路配線の形成はれた領域上に、石英ガラス等からなる
紫外線の透光体２８が、エポキシ樹脂等からなる透明な
接着材２９Ｉこよって同着されている。
２７、即ち通常積層ゲートＭＯＳトランジスタ等からな
る複数のメモリセル・トランジスタとそれ等を接続する
回路配線の形成はれた領域上に、石英ガラス等からなる
紫外線の透光体２８が、エポキシ樹脂等からなる透明な
接着材２９Ｉこよって同着されている。
そして上記構造を壱する組立完成体が、トランスファー
モールド等の手段ｌこよりエポキシ樹脂酸るいはシリコ
ン樹脂等からなる樹脂ケース３ｏ中に、前記透光体２８
の上面が表出し、月つ通常辿り金属リード２５が外部に
昇出された状態で埋込まれてなっている。
モールド等の手段ｌこよりエポキシ樹脂酸るいはシリコ
ン樹脂等からなる樹脂ケース３ｏ中に、前記透光体２８
の上面が表出し、月つ通常辿り金属リード２５が外部に
昇出された状態で埋込まれてなっている。
次に上記樹脂封止型Ｅ Ｐ −ＲＯＭの形成方法を述べ
る。
る。
第３図は本発明の構造を有するＥＰ−ＲＯＭの樹脂モー
ルド前即ち組立完成体の上面構造（イ）及びＡ−Ａ’断
面構造（ロ）を示したものである。
ルド前即ち組立完成体の上面構造（イ）及びＡ−Ａ’断
面構造（ロ）を示したものである。
討Ｅ Ｐ −ＲＯＭ全形成する（こは、コバール材等か
らなりテップ・ステージ及びワイヤ・ボンデインク防砂
等にｌ”ＩＩえばＡｕめっきが施された通常のリード・
７レームＬＰのチップ・ステージ２１上ｌこ、辿當σ］
ダイ・ボンデインク防砂こよりＦＪＰ−ＲＯＭチップ２
２ゲボンデイングする。ｌネｌ中２３（マこの際形ｒｆ
ツれたＡｕｎ＋合金層ケ示１゜次いで通常のワイヤ・ボ
ンディング手段ζこよりＥ Ｐ −ＲＯＭチップ２２の
ボンディング・パッド２４とリード・フレームＬＦｆこ
於けるリード２５の内部方Ｅｊ」先端部とをＡｕ或ろい
ｔまＡｔ等の細線２６で接続する。
らなりテップ・ステージ及びワイヤ・ボンデインク防砂
等にｌ”ＩＩえばＡｕめっきが施された通常のリード・
７レームＬＰのチップ・ステージ２１上ｌこ、辿當σ］
ダイ・ボンデインク防砂こよりＦＪＰ−ＲＯＭチップ２
２ゲボンデイングする。ｌネｌ中２３（マこの際形ｒｆ
ツれたＡｕｎ＋合金層ケ示１゜次いで通常のワイヤ・ボ
ンディング手段ζこよりＥ Ｐ −ＲＯＭチップ２２の
ボンディング・パッド２４とリード・フレームＬＦｆこ
於けるリード２５の内部方Ｅｊ」先端部とをＡｕ或ろい
ｔまＡｔ等の細線２６で接続する。
吹いて該ＥＰ−ＲＯＭチップ２２の少なく七もメモリセ
ル領域２７を捷う所定の大きさ？有し、且つモールド成
形に際してモールド上型ｌこよってＲＯＭチップ２２を
介してテップ・ステージ２１會僅かに押し下げる程度の
ｒＥｌｉ定の直さを有し、紫外線奮よく透、過する例え
ば石英ガラス等の透光体２８を、該透光体２８の下面に
接着材２９を塗布した後、例えばダイボンディングと同
様な手段でＥ Ｐ −ＲＯＭチップ２２のセル領域２７
上に１葎（こ接着する。なお上記接着材とし７ては、ｍ
導性を有する不純物や活性不純物を含まないこと、２０
０〔℃〕以上の耐熱性全有すること、熱硬化性であるこ
と、商い透明度を有すること、塗布が容易であること、
モールド時ｌこガスヲ発生しないこと等が必すな条件で
あり、このような接着材は低粘度のエポキシ樹脂及びシ
リコーン樹脂から選ぶことができる。又接着材２９の厚
さは可能な限り薄い方が良い。
ル領域２７を捷う所定の大きさ？有し、且つモールド成
形に際してモールド上型ｌこよってＲＯＭチップ２２を
介してテップ・ステージ２１會僅かに押し下げる程度の
ｒＥｌｉ定の直さを有し、紫外線奮よく透、過する例え
ば石英ガラス等の透光体２８を、該透光体２８の下面に
接着材２９を塗布した後、例えばダイボンディングと同
様な手段でＥ Ｐ −ＲＯＭチップ２２のセル領域２７
上に１葎（こ接着する。なお上記接着材とし７ては、ｍ
導性を有する不純物や活性不純物を含まないこと、２０
０〔℃〕以上の耐熱性全有すること、熱硬化性であるこ
と、商い透明度を有すること、塗布が容易であること、
モールド時ｌこガスヲ発生しないこと等が必すな条件で
あり、このような接着材は低粘度のエポキシ樹脂及びシ
リコーン樹脂から選ぶことができる。又接着材２９の厚
さは可能な限り薄い方が良い。
次いで１８０［１１１以上の温度で接着材２９をキュア
ーしてチップ２２上ｌこ透光体２８を固着させる、 次いで上記組立完成体が形成されたリード・フレームＬ
Ｆ（ｔ−従来のモールド型に搭載し、従来と同様エポキ
シ等のモールド樹脂を用い１５０〜１８０〔℃〕穆度の
温度で樹脂成型を行い、次いで１５０〜１８０〔℃〕程
度の温度でモールド樹脂のキーアーを行って、第２図に
示すように前述の組立完成体を有する所望の領域を樹脂
ケース３０中に埋込む。
ーしてチップ２２上ｌこ透光体２８を固着させる、 次いで上記組立完成体が形成されたリード・フレームＬ
Ｆ（ｔ−従来のモールド型に搭載し、従来と同様エポキ
シ等のモールド樹脂を用い１５０〜１８０〔℃〕穆度の
温度で樹脂成型を行い、次いで１５０〜１８０〔℃〕程
度の温度でモールド樹脂のキーアーを行って、第２図に
示すように前述の組立完成体を有する所望の領域を樹脂
ケース３０中に埋込む。
なおこの際前述したようイこ位４脂ケース３０の上面ｔ
こは透光体２８のＦ而が表出する。又透光体２８の上面
にはモールド便脂のげｒ）が薄く被着する場合もある。
こは透光体２８のＦ而が表出する。又透光体２８の上面
にはモールド便脂のげｒ）が薄く被着する場合もある。
この場合は例えばサンド・プラスト等の方法により透光
体２８上面の樹脂ばり全完全（こ除去する。この際透光
体２８の土面にきずがつぐこともあるが、このきすは紫
外線の透過性に大きな影響を与えない。
体２８上面の樹脂ばり全完全（こ除去する。この際透光
体２８の土面にきずがつぐこともあるが、このきすは紫
外線の透過性に大きな影響を与えない。
次いで通當通りリード切断、リード折曲げ、外装めっき
等を行って第２図に示すような樹脂封止型ＥＰ−ＲＯＭ
を形成する。
等を行って第２図に示すような樹脂封止型ＥＰ−ＲＯＭ
を形成する。
は）発明の効果
以上説明１−たように本発明によれば紫ｌｉＩ紳消去型
のＥＰ−ＲＯＭを量産性（こ優れ、且つ材料費の安い＃
４脂刺止構造で形成することができる。従ってＥＰ−Ｒ
ＯＭｋ安価で提供干ることができる。
のＥＰ−ＲＯＭを量産性（こ優れ、且つ材料費の安い＃
４脂刺止構造で形成することができる。従ってＥＰ−Ｒ
ＯＭｋ安価で提供干ることができる。
父本発明によれば紫外線消去型ＥＰ−ＲＯＭの透光窓と
メモリセル頌城の間に中空部が存在しな゛いので、長時
間使用しても透光窓の内面が汚染されることがない。従
ってＥＰ−４０Ｍの信頼性が向すする。
メモリセル頌城の間に中空部が存在しな゛いので、長時
間使用しても透光窓の内面が汚染されることがない。従
ってＥＰ−４０Ｍの信頼性が向すする。
、＠１図は従来のＥＰ−ＲＯＭの断面図、第２図は本発
明のＥＰ−ＲＯＭに於ける樹脂１！）ｆ止完成体の上面
図（イ）及びＡ−Ａ ’矢視断面図（Ｏ）、第３図は本
弁明のＥＰ−４０Ｍに於ける組立完成体の上面図（イ）
及びＡ−Ａ ’矢視断面図（ロ）である。 図に於て、２１はチップ・ステージ、２２はＥＰ−ＲＯ
Ｍチップ、２３は合金Ｉ―、２４はボンディング・パッ
ド、２５は金属リード、２６は細線、２７はセル領域、
２８は透光体、２９は接＠利、３０は８４月６クり−ス
、ＬＦは１ノート・フレームを示す。 第 １ 図 ２ 第Ｚ図
明のＥＰ−ＲＯＭに於ける樹脂１！）ｆ止完成体の上面
図（イ）及びＡ−Ａ ’矢視断面図（Ｏ）、第３図は本
弁明のＥＰ−４０Ｍに於ける組立完成体の上面図（イ）
及びＡ−Ａ ’矢視断面図（ロ）である。 図に於て、２１はチップ・ステージ、２２はＥＰ−ＲＯ
Ｍチップ、２３は合金Ｉ―、２４はボンディング・パッ
ド、２５は金属リード、２６は細線、２７はセル領域、
２８は透光体、２９は接＠利、３０は８４月６クり−ス
、ＬＦは１ノート・フレームを示す。 第 １ 図 ２ 第Ｚ図
Claims (1)
- 半導体チップ上に接着固定された透光体を有し、該透光
体の上面が樹脂パッケージの外部に表出してなることを
特徴とする樹脂封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57090683A JPS58207656A (ja) | 1982-05-28 | 1982-05-28 | 樹脂封止型半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57090683A JPS58207656A (ja) | 1982-05-28 | 1982-05-28 | 樹脂封止型半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58207656A true JPS58207656A (ja) | 1983-12-03 |
| JPH0312467B2 JPH0312467B2 (ja) | 1991-02-20 |
Family
ID=14005325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57090683A Granted JPS58207656A (ja) | 1982-05-28 | 1982-05-28 | 樹脂封止型半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58207656A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4723156A (en) * | 1984-08-20 | 1988-02-02 | Oki Electric Industry Co., Ltd. | EPROM device and a manufacturing method thereof |
| US4766480A (en) * | 1985-05-16 | 1988-08-23 | Mips Co., Ltd. | Integrated circuit card having memory errasable with ultraviolet ray |
| US4794243A (en) * | 1985-03-16 | 1988-12-27 | Mips Co., Ltd. | Integrated circuit card with increased number of connecting terminals |
| US4801998A (en) * | 1984-08-20 | 1989-01-31 | Oki Electric Industry Co., Ltd. | EPROM device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5541748A (en) * | 1978-09-18 | 1980-03-24 | Mitsubishi Electric Corp | Semiconductor memory device |
| JPS5742152A (en) * | 1980-08-27 | 1982-03-09 | Nec Corp | Resin sealed type semiconductor and manufacture thereof |
-
1982
- 1982-05-28 JP JP57090683A patent/JPS58207656A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5541748A (en) * | 1978-09-18 | 1980-03-24 | Mitsubishi Electric Corp | Semiconductor memory device |
| JPS5742152A (en) * | 1980-08-27 | 1982-03-09 | Nec Corp | Resin sealed type semiconductor and manufacture thereof |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4723156A (en) * | 1984-08-20 | 1988-02-02 | Oki Electric Industry Co., Ltd. | EPROM device and a manufacturing method thereof |
| US4801998A (en) * | 1984-08-20 | 1989-01-31 | Oki Electric Industry Co., Ltd. | EPROM device |
| US4794243A (en) * | 1985-03-16 | 1988-12-27 | Mips Co., Ltd. | Integrated circuit card with increased number of connecting terminals |
| US4766480A (en) * | 1985-05-16 | 1988-08-23 | Mips Co., Ltd. | Integrated circuit card having memory errasable with ultraviolet ray |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0312467B2 (ja) | 1991-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4769344A (en) | Method of resin encapsulating a semiconductor device | |
| JP3393247B2 (ja) | 光学装置およびその製造方法 | |
| US5115299A (en) | Hermetically sealed chip carrier with ultra violet transparent cover | |
| US4766095A (en) | Method of manufacturing eprom device | |
| JPH1070146A (ja) | 集積半導体回路のカプセル封じ方法 | |
| US3531856A (en) | Assembling semiconductor devices | |
| US6972497B2 (en) | Optical semiconductor device and method of manufacture | |
| US5014418A (en) | Method of forming a two piece chip carrier | |
| US4990719A (en) | Hermetically sealed chip carrier with metal cover having pre-poured glass window | |
| JPS58207656A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPH09289269A (ja) | 半導体装置 | |
| JPS6122865B2 (ja) | ||
| KR940001333A (ko) | 수지봉합형 고체촬상소자 패키지 및 그 제조방법 | |
| JPH0729927A (ja) | 半導体集積回路装置の製造方法 | |
| JPH049381B2 (ja) | ||
| JPH0883859A (ja) | 半導体装置の製造方法 | |
| JPS6072251A (ja) | 封入された半導体デバイス | |
| JPS63133653A (ja) | 光消去型半導体メモリ装置 | |
| JPS6130743B2 (ja) | ||
| JPS6083337A (ja) | 半導体装置の製造方法 | |
| JPS61189656A (ja) | 樹脂封止型半導体装置 | |
| JPS63120694A (ja) | 半導体装置の製造方法 | |
| JPS6083338A (ja) | Ｅｐｒｏｍ装置の製造方法 | |
| JPH0259399A (ja) | Ｉｃカード用の半導体装置 | |
| JPS63133654A (ja) | 光消去型半導体メモリ装置 |