JPS6130743B2 - - Google Patents

Info

Publication number
JPS6130743B2
JPS6130743B2 JP55117979A JP11797980A JPS6130743B2 JP S6130743 B2 JPS6130743 B2 JP S6130743B2 JP 55117979 A JP55117979 A JP 55117979A JP 11797980 A JP11797980 A JP 11797980A JP S6130743 B2 JPS6130743 B2 JP S6130743B2
Authority
JP
Japan
Prior art keywords
glass
ultraviolet
pellet
resin
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55117979A
Other languages
English (en)
Other versions
JPS5742152A (en
Inventor
Natsuki Toga
Koji Nagao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP55117979A priority Critical patent/JPS5742152A/ja
Publication of JPS5742152A publication Critical patent/JPS5742152A/ja
Publication of JPS6130743B2 publication Critical patent/JPS6130743B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/18Circuits for erasing optically
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Volatile Memory (AREA)

Description

【発明の詳細な説明】 本発明は紫外線消去型PROMの製造方法に関す
るものである。
半導体メモリー装置、特に書き換えが要求され
るPROMでは消去が必要で、その消去方法として
紫外線が古くより使われている。従つて半導体装
置には紫外線照射用の窓が設けられる。
第1図ないし第3図は従来の此の種のメモリー
装置の断面図を示すもので、第1図は多層セラミ
ツク技術を用いたパツケージの例で、図において
配線2を挾んでセラミツク1,3は一体化されパ
ツケージ本体を構成している。その中央凹部には
メタライズ層5があり、ペレツト4が取り付けら
れる。ボンデイング細線7によりペレツト4と配
線2が接続される紫外線透光材料、例えば透光性
アルミナ、サフアイヤよりなる蓋部材12は透光
部13を残してメタライズ層8が形成され、本体
のメタライズ層8′と接着させるためその対応部
分にAu−Sn共晶合金の箔が付着される。組立が
完了すると透光部13を有する蓋部材12は容器
本体とAu−Sn共晶合金により接着される。
第2図は多層配線に代えリードフレーム2′を
用いて構成したもので、リードフレーム2′は低
融点ガラス10により下部セラミツク基体1に、
また同じ低融点ガラス10′により壁部材11に
接着されている。ペレツト取付用の凹部の底面は
メタライズ層5が形成され、ペレツト4とサブコ
ンタクト6が取りつけられる。サブコンタクト6
はメタライズ層5と外部リードとの接続をとるた
めのものでFe−Ni−Co合金が用いられ、下部は
接続用のAu−Si合金が、上部はAl配線のための
Al蒸着膜がつけられている。ペレツト4並びに
サブコンタクト6はボンデイング線7,7′′によ
りリード2′の端部と接続される。配線が完了す
ると紫外線透光性の窓13を有する蓋部材12
が、その端部に付着させた低融点ガラスにより容
器本体に溶着される。このときの加熱温度は400
〜440℃程度で行なわれるのが普通である。
また第3図は第2図における壁部材11を設け
ず低融点ガラス10′により透光性窓13を有す
る蓋部材12を直線下部組立体に接着させる。こ
の接着のための加熱温度は第2図の場合より高く
450〜500℃で行うのが普通である。
以上説明したとおり多層配線方式のものは凹部
メタライズ層と外部リードとの接続はセラミツク
面に設けられた配線により行うのでサブコンタク
トを設ける必要はないが、蓋部材は通常サフアイ
ヤ、透光性アルミナ等が用いられその接続には
Au−Sn合金を使う。従つて複雑な工程と高価な
材料を使うのでパツケージは高価格となる、また
Au−Sn合金による封入のため400℃付近の加熱が
必要となり接続不良の原因となるので接続の材料
や工法に留意する必要がある。
また低融点ガラスを用いる方法においてもセラ
ミツクパツケージのための高価格であることは多
層配線方式パツケージと同様であるとともに接着
させるためには400〜500℃の加熱が必要であると
共に加熱時間はAu−Sn合金を用いるときより長
時間を要する。従つて工法、材料の選択が必要と
なり、価格面、生産性、特性面から問題となる。
本発明は上記問題に対処してなされたもので、
特性を低下させることなく、生産性のすぐれた紫
外線消去型PROMの製造方法を提供しようとする
ものである。
本発明の他の特徴は、リードフレームに固定さ
れたペレツト上に紫外線透過部材となるガラスを
紫外線透過性接着剤にて接着せしめる工程と、該
ガラス上面にテープ材料を付着せしめる工程と、
しかる後に上記組立体を樹脂封止する工程と、該
テープ材料を剥離しガラスの上面を露出せしめる
工程とを含む紫外線消去型PROMの製造方法にあ
る。
以下図面を参照して本発明の実施例を説明す
る。
第4図は本発明を実施した半導体メモリー装置
の一例の断面図であり、リードフレームのペレツ
ト取付部2″上にペレツト4が搭載され、ペレツ
ト4とリードフレームのリード部2′がボンデイ
ング用金細線7により接続され、ペレツト4には
その表面に紫外線透過部材14例えばUVガラス
(コーニング社#9741)を紫外線透過率の良好な
接着剤15例えばガラスレジン(オーエンスイリ
ノイ社#650)により接着する。このガラスレジ
ンは透光性がよく3000Åの光は70%、2300Åの光
は60%透過し、しかも接着性にすぐれプラスチツ
クやガラスにもよく付着するのでこの目的に好適
である。次に接着したガラスの露出面に相当する
部分にリフトオフテープ16を付着させ、然るの
ちエポキシ樹脂等の集積回路用のモールド材料1
7によりモールドし、リフトオフテープを除去す
れば透光性部材を備えた紫外線消去型のPROMが
得られる。
UVガラスとエポキシ樹脂との接着性は一般に
良好であるが、境界面の接着性を増し湿気等の浸
入を防ぐ方法としては通常行なわれているガラス
の表面積を増すとか、中間物質を塗布するとか、
上部の境界部に防湿用樹脂を塗布する等の方法を
とればより効果的である。
以上説明したとおり、本発明によればペレツト
表面に透光性部材が透光性接着剤により固定され
これに対向する他の面が外部に露出し、その他の
部分がエポキシ樹脂等により封入された構造の半
導体装置が得られる。しかも透光部を形成する材
料は透光性の優れた材料を使用しているので本実
施例による紫外線による消去が適切に行うことが
出来る。
また低融点ガラスやAu−Sn合金による封入を
用いることなく、樹脂封止であると共に透光性部
材の接着は250℃以下で加工するガラスレジン等
を使用しており、従来例のように400〜500℃のよ
うな加熱をする必要はなく、材料の特別な選別利
用の必要はなく例えばワイヤボンデングは従来の
樹脂封止半導体装置と全く同じ金細線を用いるこ
とができ、ボンデイングの方向性を考慮する必要
がなく作業性はいちヾるしく向上する。
また透光材料は石英、サフアイヤ等の高価なも
のと使用する必要はなく安価なUVガラスで十分
であり、Au−Sn合金も不要である。
またガラスシールセラミツクパツケージのよう
にサブコンタクトを設ける必要もない。
また透光用の窓は必要部分の上にのみ接着され
ているので記憶させたメモリー内容を消去させる
雑光線の侵入を少くする効果もある。
以上のとおり本発明によれば、生産性が優れ、
低価格で特性の優れた光透過窓を有する樹脂封止
型半導体装置が提供できる。
以上紫外線消去型のPROM装置の製造方法につ
いて述べた。
【図面の簡単な説明】
第1図ないし第3図はそれぞれ従来の半導体装
置を示す断面図、第4図は本発明の一実施例によ
る半導体装置を示す断面図である。 尚図において、1,3……セラミツク、2……
配線、2′……リード、4……ペレツト、5,
8,8′……メタライズ層、6……サブコンタク
ト、7,7′……ボンデイング細線、9……Au−
Sn合金層、10,10′……ガラス層、11……
壁部材、12……蓋部材、13……透光部、14
……透光性部材、15……透光性接着剤。

Claims (1)

    【特許請求の範囲】
  1. 1 リードフレームに固定されたペレツト上に紫
    外線透過部材となるガラスを紫外線透過性接着剤
    に接着せしめる工程と、該ガラスの上面にテープ
    材料を付着せしめる工程と、しかる後に上記組立
    体を樹脂封止する工程と、該テープ材料を剥離し
    前記ガラスの上面を露出せしめる工程とを含むこ
    とを特徴とする紫外線消去型PROMの製造方法。
JP55117979A 1980-08-27 1980-08-27 Resin sealed type semiconductor and manufacture thereof Granted JPS5742152A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55117979A JPS5742152A (en) 1980-08-27 1980-08-27 Resin sealed type semiconductor and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55117979A JPS5742152A (en) 1980-08-27 1980-08-27 Resin sealed type semiconductor and manufacture thereof

Publications (2)

Publication Number Publication Date
JPS5742152A JPS5742152A (en) 1982-03-09
JPS6130743B2 true JPS6130743B2 (ja) 1986-07-15

Family

ID=14725003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55117979A Granted JPS5742152A (en) 1980-08-27 1980-08-27 Resin sealed type semiconductor and manufacture thereof

Country Status (1)

Country Link
JP (1) JPS5742152A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58207656A (ja) * 1982-05-28 1983-12-03 Fujitsu Ltd 樹脂封止型半導体装置およびその製造方法
JPS60239043A (ja) * 1984-05-14 1985-11-27 Oki Electric Ind Co Ltd 半導体装置用パツケ−ジの製造方法
WO2003061885A1 (fr) 2002-01-18 2003-07-31 Sumitomo Electric Industries, Ltd. Outil de coupe presentant un revetement de surface

Also Published As

Publication number Publication date
JPS5742152A (en) 1982-03-09

Similar Documents

Publication Publication Date Title
US4710797A (en) Erasable and programable read only memory devices
JPS6249741B2 (ja)
JP2001177155A (ja) ケース付チップ型発光装置
JPS6130743B2 (ja)
JPH02125454A (ja) 樹脂封止型半導体装置
KR920018880A (ko) 유리봉지형 세라믹 패키지
JPH0311757A (ja) 半導体装置およびその製造方法
JPH0793390B2 (ja) Icカード等のための薄型構造の紫外線透過型半導体装置パッケージ
JPS62174956A (ja) プラスチツク・モ−ルド型半導体装置
JPS58207656A (ja) 樹脂封止型半導体装置およびその製造方法
JPS60113950A (ja) 半導体装置
JP3054929B2 (ja) 半導体装置の製造方法
JPS584953A (ja) 半導体装置
JPS6083337A (ja) 半導体装置の製造方法
JPH05183072A (ja) 半導体装置
JPS584952A (ja) 半導体装置
JPS61189656A (ja) 樹脂封止型半導体装置
JPS6366062B2 (ja)
JPH11340480A (ja) プラスティックパッケージ
JPS6150352A (ja) 半導体装置
JPS60211962A (ja) 半導体装置
JPH02103967A (ja) 光センサ用パッケージ
JPS6221250A (ja) 樹脂封止半導体装置とその製造方法
JPH0321090B2 (ja)
JPH05211268A (ja) 半導体装置