JPH0321090B2 - - Google Patents
Info
- Publication number
- JPH0321090B2 JPH0321090B2 JP59205024A JP20502484A JPH0321090B2 JP H0321090 B2 JPH0321090 B2 JP H0321090B2 JP 59205024 A JP59205024 A JP 59205024A JP 20502484 A JP20502484 A JP 20502484A JP H0321090 B2 JPH0321090 B2 JP H0321090B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- chip
- memory array
- sealed
- array forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229920005989 resin Polymers 0.000 claims description 25
- 239000011347 resin Substances 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000007789 sealing Methods 0.000 description 20
- 238000002161 passivation Methods 0.000 description 8
- 230000007774 longterm Effects 0.000 description 6
- 230000014759 maintenance of location Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000000465 moulding Methods 0.000 description 5
- 229920003002 synthetic resin Polymers 0.000 description 4
- 239000000057 synthetic resin Substances 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000008642 heat stress Effects 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は樹脂封止形半導体メモリ装置に関す
るものである。
るものである。
通常、紫外線消去形読み出し専用メモリ装置
（以下「EPROM」と呼ぶ）には、紫外線による
消去を必要とするので、紫外線透過窓付きパツケ
ージが使用されている。この紫外線透過窓の材料
としては、紫外線透過ガラスまたは石英ガラスが
一般に用いられている。これに対して、一般に使
用されているエポキシ系合成樹をパツケージの材
料として用いる場合には、エポキシ系合成樹脂の
熱膨張係数と上記のような紫外線透過窓の材料の
熱膨張係数との間に差があるので、熱ストレスに
対して弱いという欠点が生ずる。そのために、紫
外線透過窓付きパツケージの場合には、パツケー
ジの材料としては、セラミツクスを用いることが
一般的になつている。しかし、この場合には、エ
ポキシ系合成樹脂を用いる場合に比べて、高価に
なるという欠点がある。
（以下「EPROM」と呼ぶ）には、紫外線による
消去を必要とするので、紫外線透過窓付きパツケ
ージが使用されている。この紫外線透過窓の材料
としては、紫外線透過ガラスまたは石英ガラスが
一般に用いられている。これに対して、一般に使
用されているエポキシ系合成樹をパツケージの材
料として用いる場合には、エポキシ系合成樹脂の
熱膨張係数と上記のような紫外線透過窓の材料の
熱膨張係数との間に差があるので、熱ストレスに
対して弱いという欠点が生ずる。そのために、紫
外線透過窓付きパツケージの場合には、パツケー
ジの材料としては、セラミツクスを用いることが
一般的になつている。しかし、この場合には、エ
ポキシ系合成樹脂を用いる場合に比べて、高価に
なるという欠点がある。
一方、最近、メモリ情報の書き込みが一回のみ
で書き込まれた情報を消去することがない用途に
のみ使用され紫外線透過窓を具備しない安価な樹
脂封止形EPROMが注目を浴びている。
で書き込まれた情報を消去することがない用途に
のみ使用され紫外線透過窓を具備しない安価な樹
脂封止形EPROMが注目を浴びている。
第２図(A)および(B)はそれぞれ従来の樹脂封止形
EPROMを示す平面図およびその一部を破砕して
示す正面図である。
EPROMを示す平面図およびその一部を破砕して
示す正面図である。
図において、１はEPROMチツプ（以下「チツ
プ」と呼ぶ）、２はチツプ１がダイボンデイング
されたリードフレームのダイバツド、３はリード
フレームの外部リード条帯、４はチツプ１の電極
とこの電極に対応する外部リード条帯３とを接続
するボンデイングワイヤ、５はチツプ１、ダイバ
ツド２、外部リード条帯３の所要部分およびボン
デイングワイヤ４を封止する樹脂封止体、６は外
部リード条帯３の樹脂封止体５から外部に出てい
る部分を成形して形成された外部リードピンであ
る。
プ」と呼ぶ）、２はチツプ１がダイボンデイング
されたリードフレームのダイバツド、３はリード
フレームの外部リード条帯、４はチツプ１の電極
とこの電極に対応する外部リード条帯３とを接続
するボンデイングワイヤ、５はチツプ１、ダイバ
ツド２、外部リード条帯３の所要部分およびボン
デイングワイヤ４を封止する樹脂封止体、６は外
部リード条帯３の樹脂封止体５から外部に出てい
る部分を成形して形成された外部リードピンであ
る。
従来の樹脂封止形EPROMは、上記のように構
成されているので、メモリ情報の書き込みが一回
のみに限る用途に使用される場合には、紫外線透
過窓付セラミツクスパツケージを用いるEPROM
に比べて、樹脂封止体５の成形が容易で安価にな
る。
成されているので、メモリ情報の書き込みが一回
のみに限る用途に使用される場合には、紫外線透
過窓付セラミツクスパツケージを用いるEPROM
に比べて、樹脂封止体５の成形が容易で安価にな
る。
上記のような樹脂封止形EPROMでは、メモリ
保持特性や長期信頼性が、チツプ１の表面上に形
成されたパツシベーシヨン膜（図示せず）の特
性、このパツシベーシヨン膜に接触する樹脂封止
体５の材質、この樹脂封止体５の成形時に金型内
に注入される封止用樹脂がチツプ１の表面上のパ
ツシベーシヨン膜を押圧する度合などによつて影
響される。さらに、具体的に説明すると、チツプ
１の表面上に形成されたパツシベーシヨン膜に封
止用樹脂が直接接触してこのパツシベーシヨン膜
を押圧する場合には、パツシベーシヨン膜のピン
ホールや欠陥などの凹凸またはパツシベーシヨン
膜の表面上に存在する異物によりチツプ１のメモ
リアレイが押しつぶされたり、封止用樹脂中に含
まれているイオン性不純物などのパツシベーシヨ
ン膜のピンホールや欠陥を通しての浸入によりチ
ツプ１が汚染されたりして、メモリ保持特性や長
期信頼性が悪くなるという問題点があつた。
保持特性や長期信頼性が、チツプ１の表面上に形
成されたパツシベーシヨン膜（図示せず）の特
性、このパツシベーシヨン膜に接触する樹脂封止
体５の材質、この樹脂封止体５の成形時に金型内
に注入される封止用樹脂がチツプ１の表面上のパ
ツシベーシヨン膜を押圧する度合などによつて影
響される。さらに、具体的に説明すると、チツプ
１の表面上に形成されたパツシベーシヨン膜に封
止用樹脂が直接接触してこのパツシベーシヨン膜
を押圧する場合には、パツシベーシヨン膜のピン
ホールや欠陥などの凹凸またはパツシベーシヨン
膜の表面上に存在する異物によりチツプ１のメモ
リアレイが押しつぶされたり、封止用樹脂中に含
まれているイオン性不純物などのパツシベーシヨ
ン膜のピンホールや欠陥を通しての浸入によりチ
ツプ１が汚染されたりして、メモリ保持特性や長
期信頼性が悪くなるという問題点があつた。
この発明は、かかる問題点を解決するためにな
されたもので、メモリ保持特性や長期信頼性が悪
くなるのを防止できる樹脂封止形半導体メモリ装
置を得ることを目的とする。
されたもので、メモリ保持特性や長期信頼性が悪
くなるのを防止できる樹脂封止形半導体メモリ装
置を得ることを目的とする。
この発明に係る樹脂封止形半導体メモリ装置
は、チツプの表面上の一部にメモリアレイ形成部
分をこの形成部分との間に空間ができるように覆
うコツプ状の絶縁囲い体をチツプ上に接着するも
のである。
は、チツプの表面上の一部にメモリアレイ形成部
分をこの形成部分との間に空間ができるように覆
うコツプ状の絶縁囲い体をチツプ上に接着するも
のである。
この発明においては、チツプ上にメモリアレイ
形成部分を覆う絶縁囲い体を接着することによ
り、メモリアレイ形成部分と封止用樹脂とが直接
接触するのを防止することができる。
形成部分を覆う絶縁囲い体を接着することによ
り、メモリアレイ形成部分と封止用樹脂とが直接
接触するのを防止することができる。
第１図はこの発明の一実施例を一部破砕して示
す正面図である。
す正面図である。
図において、１〜６は上記従来装置と全く同一
のものである。７はチツプ１の主面部の一部に形
成されたメモリアレイ形成部分、８は耐熱性があ
り機械的強度の比較的大きい合成樹脂からなりチ
ツプ１のメモリアレイ形成部分７をこの形成部分
７との間に空間ができるように覆いチツプ１の主
面上の一部に絶縁性および耐熱性を有する接着剤
で固着されたコツプ状の絶縁囲い体である。
のものである。７はチツプ１の主面部の一部に形
成されたメモリアレイ形成部分、８は耐熱性があ
り機械的強度の比較的大きい合成樹脂からなりチ
ツプ１のメモリアレイ形成部分７をこの形成部分
７との間に空間ができるように覆いチツプ１の主
面上の一部に絶縁性および耐熱性を有する接着剤
で固着されたコツプ状の絶縁囲い体である。
上記のように構成された樹脂封止形EPROMに
おいては、チツプ１のメモリアレイ形成部分７
が、絶縁囲い体８により、樹脂封止体５の成形時
の封止用樹脂とは直接接触することがないから、
封止用樹脂によつてメモリアレイ形成部分７が押
しつぶされたり、封止用樹脂中のイオン性不純物
の浸入によつてメモリアレイ形成部分７が汚染さ
れたりすることがなく、メモリ保持特性や長期信
頼性が悪くなるのを防止することができる。ま
た、チツプ１のメモリアレイ形成部分７の上方だ
けに空間を形成するようにしているため、樹脂封
止体５内に形成される空間の容積が小さくなり、
絶縁囲い体８の機械的強度ひいては樹脂封止体５
の機械的強度を十分に確保でき、この点において
も長期信頼性を確保できる。また、ボンデイング
ワイヤ８が樹脂５内に固定されるため、外部振動
が繰り返し作用した場合でも、ボンデイングワイ
ヤ４と半導体チツプ１や外部リード条帯３との間
の電気接続が確保される。
おいては、チツプ１のメモリアレイ形成部分７
が、絶縁囲い体８により、樹脂封止体５の成形時
の封止用樹脂とは直接接触することがないから、
封止用樹脂によつてメモリアレイ形成部分７が押
しつぶされたり、封止用樹脂中のイオン性不純物
の浸入によつてメモリアレイ形成部分７が汚染さ
れたりすることがなく、メモリ保持特性や長期信
頼性が悪くなるのを防止することができる。ま
た、チツプ１のメモリアレイ形成部分７の上方だ
けに空間を形成するようにしているため、樹脂封
止体５内に形成される空間の容積が小さくなり、
絶縁囲い体８の機械的強度ひいては樹脂封止体５
の機械的強度を十分に確保でき、この点において
も長期信頼性を確保できる。また、ボンデイング
ワイヤ８が樹脂５内に固定されるため、外部振動
が繰り返し作用した場合でも、ボンデイングワイ
ヤ４と半導体チツプ１や外部リード条帯３との間
の電気接続が確保される。
なお、この実施例では、樹脂封止形EPROMを
例にとり述べたが、この発明はこれに限らず、樹
脂封止形の随時読み出し書き込み可能半導体メモ
リ装置（RAM）などのその他の樹脂封止形半導
体メモリ装置にも適用することができる。
例にとり述べたが、この発明はこれに限らず、樹
脂封止形の随時読み出し書き込み可能半導体メモ
リ装置（RAM）などのその他の樹脂封止形半導
体メモリ装置にも適用することができる。
この発明は以上説明したとおり、チツプのメモ
リアレイ形成部分を覆う絶縁囲い体をチツプ上に
接着するという簡単な構造により、メモリアレイ
形成部分と封止用樹脂とが直接接触することがな
いから、封止用樹脂によつてメモリアレイ形成部
分が押しつぶされたり、封止用樹脂中のイオン性
不純物の浸入によつてメモリアレイ形成部分が汚
染されたりすることがなく、メモリ保持特性や長
期信頼性が悪くなるのを防止することができ、し
かもチツプ１の主面上の一部にだけ絶縁囲い体を
配置しているため、樹脂封止体内に形成される空
間の容積を小さくできて機械的強度も十分に確保
でき、さらにボンデイングワイヤが樹脂内に固定
されるため、外部振動に対してもボンデイングワ
イヤの電気接続を確保できる。
リアレイ形成部分を覆う絶縁囲い体をチツプ上に
接着するという簡単な構造により、メモリアレイ
形成部分と封止用樹脂とが直接接触することがな
いから、封止用樹脂によつてメモリアレイ形成部
分が押しつぶされたり、封止用樹脂中のイオン性
不純物の浸入によつてメモリアレイ形成部分が汚
染されたりすることがなく、メモリ保持特性や長
期信頼性が悪くなるのを防止することができ、し
かもチツプ１の主面上の一部にだけ絶縁囲い体を
配置しているため、樹脂封止体内に形成される空
間の容積を小さくできて機械的強度も十分に確保
でき、さらにボンデイングワイヤが樹脂内に固定
されるため、外部振動に対してもボンデイングワ
イヤの電気接続を確保できる。
第１図はこの発明の一実施例を一部破砕して示
す正面図、第２図(A)および(B)はそれぞれ従来の樹
脂封止形EPROMを示す平面図およびその一部を
破砕して示す正面図である。 図において、１は半導体チツプ、５は樹脂封止
体、７はメモリアレイ形成部分、８は絶縁囲い体
である。なお、各図中同一符合は同一または相当
部分を示す。
す正面図、第２図(A)および(B)はそれぞれ従来の樹
脂封止形EPROMを示す平面図およびその一部を
破砕して示す正面図である。 図において、１は半導体チツプ、５は樹脂封止
体、７はメモリアレイ形成部分、８は絶縁囲い体
である。なお、各図中同一符合は同一または相当
部分を示す。
Claims (1)
- １ 主面部の一部にメモリアレイ形成部分を有す
る半導体チツプとその半導体チツプに電気的に接
続されたボンデイングワイヤとが樹脂封止された
ものにおいて、上記半導体チツプの主面上の一部
に上記メモリアレイ形成部分をこの形成部分との
間に空間ができるように覆う絶縁囲い体が接着さ
れていることを特徴とする樹脂封止形半導体メモ
リ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20502484A JPS6184040A (ja) | 1984-09-29 | 1984-09-29 | 樹脂封止形半導体メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20502484A JPS6184040A (ja) | 1984-09-29 | 1984-09-29 | 樹脂封止形半導体メモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6184040A JPS6184040A (ja) | 1986-04-28 |
| JPH0321090B2 true JPH0321090B2 (ja) | 1991-03-20 |
Family
ID=16500178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20502484A Granted JPS6184040A (ja) | 1984-09-29 | 1984-09-29 | 樹脂封止形半導体メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6184040A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5988850A (ja) * | 1982-11-12 | 1984-05-22 | Toshiba Corp | 集積回路装置 |
-
1984
- 1984-09-29 JP JP20502484A patent/JPS6184040A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5988850A (ja) * | 1982-11-12 | 1984-05-22 | Toshiba Corp | 集積回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6184040A (ja) | 1986-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4699682A (en) | Surface acoustic wave device sealing method | |
| US4723156A (en) | EPROM device and a manufacturing method thereof | |
| JPH0321090B2 (ja) | ||
| EP0275122A2 (en) | Chip package transmissive to ultraviolet light | |
| JPS62174956A (ja) | プラスチツク・モ−ルド型半導体装置 | |
| US6242801B1 (en) | Semiconductor device | |
| JPS6150352A (ja) | 半導体装置 | |
| JPH0312467B2 (ja) | ||
| JPH0382059A (ja) | 樹脂封止型半導体装置 | |
| JPS5998540A (ja) | 半導体装置 | |
| JPH05183072A (ja) | 半導体装置 | |
| JPS61283148A (ja) | 半導体メモリパツケ−ジ装置 | |
| JPS6221250A (ja) | 樹脂封止半導体装置とその製造方法 | |
| JPS5869174A (ja) | 固体撮像装置 | |
| JP2511148Y2 (ja) | 光結合素子 | |
| JPS6352448A (ja) | 窓付樹脂封止型半導体装置 | |
| JPS6130743B2 (ja) | ||
| US4731753A (en) | Package for semiconductor device | |
| JPS60211962A (ja) | 半導体装置 | |
| JPH05182999A (ja) | 半導体装置 | |
| JPS6226847A (ja) | 気密封止形半導体装置 | |
| JPS59141251A (ja) | 半導体装置パツケ−ジ | |
| JPS61189656A (ja) | 樹脂封止型半導体装置 | |
| JPS61113272A (ja) | 紫外線消去型半導体記憶装置 | |
| JPS60136341A (ja) | 半導体装置 |