JPS61283148A - 半導体メモリパツケ−ジ装置 - Google Patents
半導体メモリパツケ−ジ装置Info
- Publication number
- JPS61283148A JPS61283148A JP12482385A JP12482385A JPS61283148A JP S61283148 A JPS61283148 A JP S61283148A JP 12482385 A JP12482385 A JP 12482385A JP 12482385 A JP12482385 A JP 12482385A JP S61283148 A JPS61283148 A JP S61283148A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- hollow portion
- enclosure
- semiconductor memory
- memory array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/18—Circuits for erasing optically
Landscapes
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体メモリパッケージ装置に係り、特に紫
外線消去形ＥＰＲＯＭに使用される透光窓の構造に関す
るものである。
外線消去形ＥＰＲＯＭに使用される透光窓の構造に関す
るものである。
紫外線消去形ＥＰＲＯＭのパッケージは、紫外線照射に
よるメモリ情報の消去を行うため、紫外線透過窓付きパ
ッケージとなっておシ、この紫外線透過窓の材料として
一般には紫外線透過ガラスあるいは石英ガラスが用いら
れる。また、パッケージ本体の材料としては、セラミッ
クが用いられることが通常となっている。パッケージ本
体の材料としてプラスチック、すなわちエポキシ系合成
樹脂を用いないでセラミックを用いるのは紫外線透過窓
材料のガンスとの熱膨張係数のマツチングを行うためで
、エポキシ系合成樹脂とガラス材との組合わせでは熱膨
張係数に大きな差があシ、熱ストレスに弱いという欠点
があった。
よるメモリ情報の消去を行うため、紫外線透過窓付きパ
ッケージとなっておシ、この紫外線透過窓の材料として
一般には紫外線透過ガラスあるいは石英ガラスが用いら
れる。また、パッケージ本体の材料としては、セラミッ
クが用いられることが通常となっている。パッケージ本
体の材料としてプラスチック、すなわちエポキシ系合成
樹脂を用いないでセラミックを用いるのは紫外線透過窓
材料のガンスとの熱膨張係数のマツチングを行うためで
、エポキシ系合成樹脂とガラス材との組合わせでは熱膨
張係数に大きな差があシ、熱ストレスに弱いという欠点
があった。
ところが、近年、紫外線透過ガラスとして、エポキシ系
合成樹脂の熱膨張係数に近いガラス材がみつけられ、こ
の紫外線透過ガラス窓を用いたエポキシ系合成樹脂封止
パッケージが開発されるようＫなった。
合成樹脂の熱膨張係数に近いガラス材がみつけられ、こ
の紫外線透過ガラス窓を用いたエポキシ系合成樹脂封止
パッケージが開発されるようＫなった。
エポキシ系合成樹脂の熱膨張係数に近いガラス材として
、例えば日経エレクトロニクスの′８３年１２月５日号
Ｐ２７６〜２７７に示されているような高純度アルミナ
ガラスなどがあり、また、紫外〔発明が解決しようとす
る問題点〕 第２図は従来の紫外線透過ガラス窓付セラミツクパッケ
ージ装置を、第３図は前述した特開昭ものである。第２
図では、ｌＰＲＯＭチップ１と紫外線透過窓付き蓋２と
の間が中空３となっておシ、□したがってＥＰＲＯＭチ
ップ１の表面が外部から圧迫されることがなく、また、
直接接触となる場合に問題となる接触物質の不純物によ
るｌＰＲＯＭチップ１の汚染の可能性も極めて少なくな
るという利点を有している反面、セラミック基体４ｍ
、セラミックカバー４ｂおよびその接着材４ｃ から
なるセラミックパッケージ４が高コストとなる問題があ
った。一方、第３図では、透光体５が接着材６を介して
ＥＰＲＯＭＩの表面に接触配置されている。このような
構成においては、合成樹脂パッケージ７が第２図に示す
セラミックパッケージ４に比べて安価となる利点を有し
ている反面、ＥＰＲＯＭチップ１の表面が中空となって
いないため、外部からの圧迫あるいは接触物質からの汚
染を受け、信頼性特性で悪影警る受けるという問題があ
った。
、例えば日経エレクトロニクスの′８３年１２月５日号
Ｐ２７６〜２７７に示されているような高純度アルミナ
ガラスなどがあり、また、紫外〔発明が解決しようとす
る問題点〕 第２図は従来の紫外線透過ガラス窓付セラミツクパッケ
ージ装置を、第３図は前述した特開昭ものである。第２
図では、ｌＰＲＯＭチップ１と紫外線透過窓付き蓋２と
の間が中空３となっておシ、□したがってＥＰＲＯＭチ
ップ１の表面が外部から圧迫されることがなく、また、
直接接触となる場合に問題となる接触物質の不純物によ
るｌＰＲＯＭチップ１の汚染の可能性も極めて少なくな
るという利点を有している反面、セラミック基体４ｍ
、セラミックカバー４ｂおよびその接着材４ｃ から
なるセラミックパッケージ４が高コストとなる問題があ
った。一方、第３図では、透光体５が接着材６を介して
ＥＰＲＯＭＩの表面に接触配置されている。このような
構成においては、合成樹脂パッケージ７が第２図に示す
セラミックパッケージ４に比べて安価となる利点を有し
ている反面、ＥＰＲＯＭチップ１の表面が中空となって
いないため、外部からの圧迫あるいは接触物質からの汚
染を受け、信頼性特性で悪影警る受けるという問題があ
った。
この発明は、前述のような従来の問題点を解決するため
になされたもので、紫外線透光窓を有する半導体メモリ
パッケージ装置において、透光窓を、少なくともＥＰＲ
ＯＭチップのメモリアレイ部に非接触構成とし、ＥＰＲ
ＯＭチップの信頼性を向上させることができる半導体メ
モリパッケージ装置を提供することを目的としている。
になされたもので、紫外線透光窓を有する半導体メモリ
パッケージ装置において、透光窓を、少なくともＥＰＲ
ＯＭチップのメモリアレイ部に非接触構成とし、ＥＰＲ
ＯＭチップの信頼性を向上させることができる半導体メ
モリパッケージ装置を提供することを目的としている。
この発明に係る半導体メモリパッケージ装置は、紫外線
消去形ＥＰＲＯＭの透過窓付パッケージ装置において、
透過窓を、少なくともメモリアレイ上部に中空を形成す
る透光性囲い体で構成するものである。
消去形ＥＰＲＯＭの透過窓付パッケージ装置において、
透過窓を、少なくともメモリアレイ上部に中空を形成す
る透光性囲い体で構成するものである。
この発明においては、ＥＰＲＯＭチップの少なくともメ
モリアレイ上部に透光性囲い体で覆われて中空が形成さ
れるので、外部からの圧迫あるいは汚染が防止される。
モリアレイ上部に透光性囲い体で覆われて中空が形成さ
れるので、外部からの圧迫あるいは汚染が防止される。
第１図はこの発明の一実施例を示す要部断面図であ）、
前述の図と同一部分は同一符号を付しである。同図にお
いて、８は紫外線消去形ＥＰＲＯＭチップ１を搭載する
チップステージ、９はリードフレーム、１０はＥＰＲＯ
Ｍチップ１とリードフレーム９とを電気的に接続するボ
／ディ／グワイヤ、１１はリードフレーム９に接続さｎ
るリードピン、１２はＥＰＲＯＭチップ１の上面に接着
材１３によシ固定配置されたコツプ状の透光性囲い体で
あシ、この透光性囲い体１２はその上面側が合成樹脂ケ
ース７の外部に表出しておシ、その開口側はＥＰＲＯＭ
チップ１表面の少なくともメモリアレイ部分と接触しな
い部位で接着さｎ１メモリアレイ上部には中空３が形成
さｎている。
前述の図と同一部分は同一符号を付しである。同図にお
いて、８は紫外線消去形ＥＰＲＯＭチップ１を搭載する
チップステージ、９はリードフレーム、１０はＥＰＲＯ
Ｍチップ１とリードフレーム９とを電気的に接続するボ
／ディ／グワイヤ、１１はリードフレーム９に接続さｎ
るリードピン、１２はＥＰＲＯＭチップ１の上面に接着
材１３によシ固定配置されたコツプ状の透光性囲い体で
あシ、この透光性囲い体１２はその上面側が合成樹脂ケ
ース７の外部に表出しておシ、その開口側はＥＰＲＯＭ
チップ１表面の少なくともメモリアレイ部分と接触しな
い部位で接着さｎ１メモリアレイ上部には中空３が形成
さｎている。
通常、紫外線消去形ＥＰＲＯＭチップのメモリ保持特性
、耐湿性などの長期信頼性は、チップ表面のパッシベー
ション膜特性とそのパッシベーション膜に接触する封止
用樹脂がチップのパッシベーション膜へ圧迫する度合い
などによシ影響される。すなわち、チップ表面に樹脂が
直接接触して圧迫さｎると、パッシベーション膜のピン
ホール、膜欠陥などの凹凸あるいはパッシベーション膜
上の異物の存在によシ、チップ上の回路が押しっぷさｎ
たシ、パッシベーション膜の欠陥を通して樹脂に含まｎ
るイオン性不純物等の浸入による汚染などがおこシ、品
質の低下、不良品の発生となる。また、その影響の度合
いは、チップ上の周辺回路部よシメモリアレイ部の方が
大きくなる。
、耐湿性などの長期信頼性は、チップ表面のパッシベー
ション膜特性とそのパッシベーション膜に接触する封止
用樹脂がチップのパッシベーション膜へ圧迫する度合い
などによシ影響される。すなわち、チップ表面に樹脂が
直接接触して圧迫さｎると、パッシベーション膜のピン
ホール、膜欠陥などの凹凸あるいはパッシベーション膜
上の異物の存在によシ、チップ上の回路が押しっぷさｎ
たシ、パッシベーション膜の欠陥を通して樹脂に含まｎ
るイオン性不純物等の浸入による汚染などがおこシ、品
質の低下、不良品の発生となる。また、その影響の度合
いは、チップ上の周辺回路部よシメモリアレイ部の方が
大きくなる。
したがって、第１図の実施例に示すように透光性囲い体
１２がＥＰＲＯＭテップ１の少なくともメモリアレイ部
分に接触しない部位に中空３ｔｌ−形成するように配置
されるので、外部からの圧迫あるいは汚染などによる信
頼性の低下を抑えることができ、メモリ保持特性、耐湿
性特性などが改善される。また、透光性朋い体１２は、
内部に中空３が形成されるコツプ状の構成となるので、
中空３のない透光体に比べて比較的高価な紫外線透過ガ
ラス材料が少なくてすみ低コストで得ることができる。
１２がＥＰＲＯＭテップ１の少なくともメモリアレイ部
分に接触しない部位に中空３ｔｌ−形成するように配置
されるので、外部からの圧迫あるいは汚染などによる信
頼性の低下を抑えることができ、メモリ保持特性、耐湿
性特性などが改善される。また、透光性朋い体１２は、
内部に中空３が形成されるコツプ状の構成となるので、
中空３のない透光体に比べて比較的高価な紫外線透過ガ
ラス材料が少なくてすみ低コストで得ることができる。
この発明は以上説明したとおシ、紫外線消去形ＥＰ Ｒ
ＯＭチップの紫外線透過窓を、少なくともメモリアレイ
部に接触しない中空を形成する透光性囲い体で構成した
ので、ＥＰＲＯＭチップのメモリアレイ部が外部からの
圧迫あるいは汚染などから保護され、メモリ保持特性、
耐湿性特性などが改善されて品質、信頼性の高い半導体
メモリパッケージ装置が低コストで得られる効果がある
Ｑ
ＯＭチップの紫外線透過窓を、少なくともメモリアレイ
部に接触しない中空を形成する透光性囲い体で構成した
ので、ＥＰＲＯＭチップのメモリアレイ部が外部からの
圧迫あるいは汚染などから保護され、メモリ保持特性、
耐湿性特性などが改善されて品質、信頼性の高い半導体
メモリパッケージ装置が低コストで得られる効果がある
Ｑ
第１図はこの発明の一実施例を示す要部断面図、第２図
、第３図は従来の半導体メモリパッケージ装置を示す図
で（ａ）は平面図、（ｂ）はその断面図である０ １・・・・ＥＰ ＲＯＭチップ、３・・・・中空、１・
・・・合成樹脂ケース、８・・・°チップステージ、９
・・・・リードフレーム、１０＠・・−ポンディフグワ
イヤ、１１・・・・リードビン、１２・・・・透光性囲
い体、１３・・・・接着材。
、第３図は従来の半導体メモリパッケージ装置を示す図
で（ａ）は平面図、（ｂ）はその断面図である０ １・・・・ＥＰ ＲＯＭチップ、３・・・・中空、１・
・・・合成樹脂ケース、８・・・°チップステージ、９
・・・・リードフレーム、１０＠・・−ポンディフグワ
イヤ、１１・・・・リードビン、１２・・・・透光性囲
い体、１３・・・・接着材。
Claims (1)
- 紫外線消去形ＥＰＲＯＭチップ上に透光窓を備えた半導
体メモリパッケージ装置において、前記透光窓を、前記
ＥＰＲＯＭチップの少なくともメモリアレイ上部に中空
部を形成する透光性囲い体で構成したことを特徴とする
半導体メモリパッケージ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12482385A JPS61283148A (ja) | 1985-06-07 | 1985-06-07 | 半導体メモリパツケ−ジ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12482385A JPS61283148A (ja) | 1985-06-07 | 1985-06-07 | 半導体メモリパツケ−ジ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61283148A true JPS61283148A (ja) | 1986-12-13 |
Family
ID=14894986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12482385A Pending JPS61283148A (ja) | 1985-06-07 | 1985-06-07 | 半導体メモリパツケ−ジ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61283148A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03116854A (ja) * | 1989-09-29 | 1991-05-17 | Ngk Insulators Ltd | 半導体メモリ装置 |
-
1985
- 1985-06-07 JP JP12482385A patent/JPS61283148A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03116854A (ja) * | 1989-09-29 | 1991-05-17 | Ngk Insulators Ltd | 半導体メモリ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6686667B2 (en) | Image sensor semiconductor package with castellation | |
| US4710797A (en) | Erasable and programable read only memory devices | |
| US6649991B1 (en) | Image sensor semiconductor package | |
| US7211883B2 (en) | Semiconductor chip package | |
| KR100559062B1 (ko) | 반도체소자및그제조방법 | |
| US7002241B1 (en) | Packaging of semiconductor device with a non-opaque cover | |
| US10720370B2 (en) | Sensor package structure | |
| JPH068756B2 (ja) | 赤外線検出器 | |
| US20030193018A1 (en) | Optical integrated circuit element package and method for making the same | |
| KR20040033193A (ko) | 이미지 센서용 반도체 칩 패키지 및 제조 방법 | |
| JPS61283148A (ja) | 半導体メモリパツケ−ジ装置 | |
| JPS62273768A (ja) | 固体撮像装置 | |
| USH73H (en) | Integrated circuit packages | |
| KR900007758B1 (ko) | 반도체 장치 | |
| US6949820B2 (en) | Substrate-based chip package | |
| US11765528B2 (en) | Sensing device and method for packaging the same | |
| JPH0382059A (ja) | 樹脂封止型半導体装置 | |
| EP0522461B1 (en) | Sealed flip chip semiconductor device | |
| JPS6150352A (ja) | 半導体装置 | |
| JPH0321090B2 (ja) | ||
| KR960005965A (ko) | 반도체 장치 | |
| JPH03273667A (ja) | 樹脂封止型混成集積回路 | |
| JPS5998540A (ja) | 半導体装置 | |
| TW506098B (en) | Packaging method and structure of photodetective semiconductor element | |
| JPS6164129A (ja) | 樹脂封止型半導体装置 |