JPS6083337A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6083337A
JPS6083337A JP58190838A JP19083883A JPS6083337A JP S6083337 A JPS6083337 A JP S6083337A JP 58190838 A JP58190838 A JP 58190838A JP 19083883 A JP19083883 A JP 19083883A JP S6083337 A JPS6083337 A JP S6083337A
Authority
JP
Japan
Prior art keywords
chip
resin
lead
indentation
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58190838A
Other languages
English (en)
Inventor
Seietsu Tanaka
田中　誠悦
Tetsuzo Taniguchi
谷口　徹三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP58190838A priority Critical patent/JPS6083337A/ja
Publication of JPS6083337A publication Critical patent/JPS6083337A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は、ＥＰＲＯＭ装置あるいはイメージセンザ装置
等、その・やッケージに窓を必要とする半導体装置の製
造方法に関する。
（従来技術） 近年、半導体装置の分野では、　Ｓｉ基板の高純度化や
ウェノ・−プロセスの改善による歩留りの向上、大量生
産による生産性の向上等から半導体チップの生産コスト
は低下している。その為半導体装置における半導体チッ
プの価格の占める割合は減少割合は増加している。
そこで、半導体装置を安価に提供する為にはそのノやッ
ケージを安価にすることが必要となってきたＯ この様な要求の下にマイコンやＲＡＭの様な、ツク７ケ
ージに窓を必要としない半導体装置は、その１１とんど
のものが樹脂で封止して製造される様になった０ これに対しＥＰＲＯＭ装置やイメーノセンサ装置等・〜
クー５に窓を必要とする半導体装置は、樹脂によシ包叩
する際窓をふさいでしまう為に、依然としてザーディッ
ゾｉＰッケージを用いる方法にょシ製造されている。
即ち従来のサーディツプ・やッケーノを用いるＥＰＲＯ
Ｍ装置は以下の様な方法で製造されている。
これを第１図を用い、ＥＰＲＯＭ装置を例として説明す
る。
まず、アルミナを焼結して窪み１を有するセラミック基
体２を形成し、リード３を基体２に接着し、窪みｉｓ′
にＡｕ層４を形成して基体部を形成する。又、これとは
別に、アルミナを焼結して窓用の穴を有するセラミック
の蓋５を形成し、蓋５に石英ガラス板あるいはサファイ
ア板等の窓板６を接着して蓋部を形成する。この様にし
て製造された基体部と蓋部を有するサーディッノ／ＩＰ
ッヶージの基体２に形成されたＡｕ／ｉｉ（上に、ＥＰ
ＲＯＭチップ７及び上面にＡｔが被着されたグランドダ
イス８を装着する。次にＥＰＲＯＭチップのゴンディン
グノ９ッドと、リード３及びグラントメイス８とをＡ２
線９及び１０でワイヤ配線する。最後に基体２と蓋５を
低融点ガラスで接着しＥＰＲＯＭ装置を得る。
この様なサーディツプ／４’ツケージは、基体２あるい
は蓋５の材料としてＡｔ２０５の純粋な粉末を必要とす
ること、この粉末の焼結の際、高エネルギーを必要とす
る仁と等の為、高価である。
又、セラミックは硬度が大きく加工が困難である。
更に、基体２に蓋５を接着するのに低融点ガラスを用い
る為４５０℃もの高温封止炉にｌＯ分以」二人れておか
なければならない。この様な高温を必要とする為に、配
線にＡｕ線を用いる４Ｍノンディング４’ッドのＡｔと
の間で％　Ａｕ−Ａｔ合金化反応が発生するのでワイヤ
として作業性の良いＡｕ線が使用できない。この為、ワ
イヤとしてＡｔ線９及び１０を用いるが、Ａｕ層４との
間で同様に合金化反応が発生する為にグランド配線を行
なう際、上面にＡｔが被着されたグランドダイス８を介
さなければならない。
更に、サーディツプノぐツケーノは比重が大きく、多量
に実装基板に搭載する場合、基板がそることがある。
（発明の目的） 本発明は光を透過する為の窓を必要とする半導体装置を
安価でかつ軽量になる様に製造する方法を得ることにあ
る。
（発明の構成） 以上の様な目的を達成する為の本発明の構成は、チップ
搭載部及び複数のリード部を有するリードフレームの少
なくとも前記チップ搭載部表面と、該チップ搭載部近傍
の前記リード部の該チップ搭載部と同一表面が窪み底部
となる様に露出し且つ、前記リード部の前記チップ搭載
部近傍端と反対の端部が露出する様に残余の前記リード
フレームを絶縁性樹脂で包囲する工程と、前記チップ搭
載部（ｌζ半導体チップを受光面を上にして装着する工
程と、前記窪み内部で前記チップのビンディングパッド
と前記リード部とをワイヤ配線する工程と、光を透過し
かつ柔軟性を有する樹脂を前記窪み内部に充填して該窪
み内の前記チップ及び前記ワイヤを封止する工程と、前
記柔軟性を有する樹脂を光を透過する硬質板で覆う工程
とを有することを特徴とする半導体装置の製造方法であ
る。
（実施例） 以下本発明の一実施例を説明する。第２図（、）〜（ｇ
）は本発明にかかる半導体装置の製造方法の各製造工程
における断面図である。
まず（、）に示す様にチップ搭載部１１と、一端がチッ
プ搭載部１ノ近傍に６Ｄここから延在する複数のり一ト
４部１２とを有するリードフレームＪ３を用意する。
次にこのフレーム１３を（ｂ）に示す様に、成形用窪み
１４を有しこの中央部に形成された凸部１５先端が平坦
となっている上型１６と、成形用窪みノアを有し中央部
に板状のフレーム支持体１８が装填されている下型１９
０間に装填する。前記支持体１８は、公知の半導体装置
封止用黒色工」？キシ樹脂で形成し、上型Ｊ６に形成さ
れた凸部１５の平坦部とチップ搭載部１ノ及びリード部
１２のチップ搭載部１ノ近傍との間に樹脂が流れ込まな
い様に、これらを凸部１５に押し付ける為に用いる。こ
の支持体１８の厚さは、好ましい状態のとき、すなわち
凸部１５の平坦部が上型１６の基準平面１６ａと同一平
面のときは、下型１９の成形用）ｆみ１７の深さからリ
ードフレーム１３の厚さを差し引いた厚さか、それよシ
わずかに厚く形成するとよい。
次に（ｃ）に示す様にこの上下の型を閉じる。型が閉じ
られたとき、チップ搭載部１１及びリード部１２のチッ
プ搭載部１ノ近傍は凸部１５と前記支持体１８とではさ
み込まれる。このまま半導体装置封止用の黒色エポキシ
樹脂２０を庭内に流し込み（ｄ）の様な底部にチップ搭
載部１ノ及びリード部ノ２の一部が露出する窪み２１を
有する基体２２とリードフレーム１３とから構成される
ノぐッケージを得る。なお、型を閉じる際、リード部１
２のチップ搭載部近傍端と反対の端部が露出する様に上
下の型の成形用窪み１４，１７からリード部１２の一部
を社み出させることは言うまでもない。
又、支持体１８は樹脂２０と同じ材料で構成されている
為、樹脂２０で埋め込まれた後は基体２２と一体化する
。
次に（、）に示す様にチップ搭載部１１上にＥＰＲＯＭ
チップ２を受光面を上にして装着し、チップ２の７Ｊ？
ンデイングノ４ツドと窪み２ノ内のリード部ノ２とをＡ
ｕ線２３によシワイヤ配線する。配線は自動機を使いＡ
ｕ線２３で高速ワイヤ配線を行なうとよい。その為に窪
み２ノは自動機でワイヤ配線を行なえる程度の大きさの
余裕があるとよい。
次に（ｆ）に示す様に紫外線を透過しかつ柔軟性を有す
る樹脂２４を図示しない液体定量吐出器（ディスペンサ
）等を用いて窪み２１に充填する。
樹脂２４の使用目的は、窪み２ノ内部のＥＰＲＯＭチッ
プ７、Ａｕ線２３、リード部１２及びチップ搭載部１ノ
を封止して外部からの水分や有害がスの浸入を防止する
為である。又、樹脂２４に柔軟性を有するものを使用す
る理由は、基体２２との膨張率の差によシ基体２２にク
ラックが入ったり、基体２２との間にすき間ができて封
止が劣化するのを防ぐ為である。樹脂２４としては有機
質樹脂、シリコン系樹脂いずれでもよいが、特にシリコ
ン系イ◇１脂（例えば東し社製、型名ＴＸ−９７８）は
耐熱性、耐湿性等に優れ、好適である。
次に（ｇ）に示す様に樹脂２４上を覆う様に紫外線を透
過する保護板２５を接着してＥＰＲＯＭ装置を得る。こ
の保護板２５は、第１に機械的外部応力からＥＰＲＯＭ
チップ７を保睦する為に用いる。第２に、封止を完全に
する為に用いる。すなわぢ、樹脂２４で封止さ九、かつ
保護板２５で封止されている為にＥＰＲＯＭチップ２は
よシ完全に封止される。
保護板２５は前者の様な理由があるので一定の剛性を必
要とする。又、この保護板２５としては石英ガラスやサ
ファイア、アルミナ等の無機質板を用いる他、ポリエス
テルやポリゾロピレン等の有機質板を用いることができ
る。なお、保護板２５は、周辺部にエポキ７接着剤を塗
布して基体２ノに接着する他、樹脂２４を接着剤として
直接接着してもよい。
（発明の効果） 以上説明した様に本発明の製造方法によれば、ｉｅッケ
ージ材及び窓材として従来使用することができなかった
樹脂を用いることができる様になる為に、従来のサーデ
ィッノパッケーソを用いる製造方法に比べ、安価にＥＰ
ＲＯＭ装置を製造することができる様になる。
次に低融点ガラスを使用することなく半導体装置を製造
することができる様になる為に、ＡｔとＡｕの合金化反
応が生じなくなシ、グランドダイスを装着する必要がな
くなるのはもちろんのこと、Ａｕ線を用いた高速ワイヤ
配線も可能となる。
更に装置の大部分を占める基体に樹脂を用いることがで
きる様になる為従来のサーディツプ・Ｐヮケージに比べ
軽量なＥＰＲＯＭ装置を製造することができる様になる
。
なお実施例においてはＥＰＲＯＭ装置を例にとって説す
Ｊしたが、本発明はイメージセンサにも応用することが
できる。
又、本発明でパッケージを製造するに当たり実施例と上
下の配置が逆になった型、すなわち（☆１脂成形用窪み
に凸部を有する下型と、樹脂成形用窪みに凸部を有さな
い」二型との間にリードフレームを設置し、このフレー
ムの所定位置上に支持体を置いて型を閉じ、しかる後に
型内に樹脂を流し込んでもよい。
更に、支持体は、フレームと別々に上下の型の間に装填
してもよいが、あらかじめフレームの所定位置に接着し
ておいて同時に型内に装着してもよい。
【図面の簡単な説明】
第１図は従来の半導体装置を製造する為の断面図、第２
図（、ａ）〜（ｇ）は本発明の一実施例を説明する為の
ＥＦＲＯＭ　装置の各製造工程における断面図である。 ７・・・ＥＰＲＯＭチップ、１１・・・チップ搭載部、
１２・・・リード部、１３・・・リードフレーム、２２
・・・基体、２３・・・Ａｕ線、２４・・・紫外線を透
過しかつ柔軟性を有する樹脂、２５・・・紫外線を透過
する保護板。 第１図 ■、事件の表示 昭和５８年　特　許　願第１９０８３８号２、発明の名
称 半導体装置の製造方法 ３　補正をする者 事件との関係　特許出願人 任　所（〒１０５）　東京都港区虎ノ門１丁目７番１２
号住　所（〒１０５）　東京都港区虎ノ門１丁目７査１
２号６、補正の内容別紙のとおり （］補正の内容 （１）明細書第６頁第１７行目に「１９の間に」とある
のを「１９の中に」と補正する。 （２）　同書第７頁第１行目に「近傍との間に」とある
のを「近傍のリード表面に」と補正する。 （３）　同書第９頁第３行目に［型名ＴＸ−９７８Ｊと
あるのを「型名ＪＣＲ−６１２２ｊと補正する。 （４）図面「第２図」を別紙のとおり補正する。

Claims (1)

    【特許請求の範囲】
  1. チップ搭載部及び複数のリード部を有するリードフレー
    ムの少なくとも前記チップ搭載部表面と、該チップ搭載
    部近傍の前記リード部の該チップ搭載部と同一表面が窪
    み底部となる様に露出し且つ、前記リード部の前記チッ
    プ搭載部近傍端と反対の端部が露出する様に残余の前記
    リードフレームを絶縁性樹脂で包囲する工程と、前記チ
    ップ搭載部に半導体チップを受光面を上にして装着する
    工程と・、前記窪み内部で前記チップのボンディングパ
    ノドと前記リード部とをワイヤ配線する工程と、光、を
    透過しかつ柔軟性を有する樹脂を前記窪み内部に充填し
    て該注み内の前記チップ及び前記ワイヤを封止する工程
    と、前記柔軟性を有する樹脂を光を透過・する硬質板で
    覆う工程とを有することを特徴とする半導体装置の製造
    方法。
JP58190838A 1983-10-14 1983-10-14 半導体装置の製造方法 Pending JPS6083337A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58190838A JPS6083337A (ja) 1983-10-14 1983-10-14 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58190838A JPS6083337A (ja) 1983-10-14 1983-10-14 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6083337A true JPS6083337A (ja) 1985-05-11

Family

ID=16264604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58190838A Pending JPS6083337A (ja) 1983-10-14 1983-10-14 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6083337A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62156842A (ja) * 1985-12-20 1987-07-11 エツセジ−エツセ　ミクロエレツトロニカ　ソチエタ　ペル　アノニマ 紫外線による消去の可能なｅｐｒｏｍ型半導体装置とその製造方法
DE3708251A1 (de) * 1986-03-14 1987-09-17 Mitsubishi Electric Corp Halbleiterbauelement
EP0658933A2 (en) * 1993-12-16 1995-06-21 Sharp Kabushiki Kaisha Semiconductor devices and method for manufacturing the same
JPH11340480A (ja) * 1998-05-21 1999-12-10 Tokai Rika Co Ltd プラスティックパッケージ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62156842A (ja) * 1985-12-20 1987-07-11 エツセジ−エツセ　ミクロエレツトロニカ　ソチエタ　ペル　アノニマ 紫外線による消去の可能なｅｐｒｏｍ型半導体装置とその製造方法
DE3708251A1 (de) * 1986-03-14 1987-09-17 Mitsubishi Electric Corp Halbleiterbauelement
US4853761A (en) * 1986-03-14 1989-08-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
EP0658933A2 (en) * 1993-12-16 1995-06-21 Sharp Kabushiki Kaisha Semiconductor devices and method for manufacturing the same
EP0658933B1 (en) * 1993-12-16 2001-10-10 Sharp Kabushiki Kaisha Method for manufacturing light-emitting semiconductor devices
JPH11340480A (ja) * 1998-05-21 1999-12-10 Tokai Rika Co Ltd プラスティックパッケージ

Similar Documents

Publication Publication Date Title
US4710797A (en) Erasable and programable read only memory devices
US7268436B2 (en) Electronic device with cavity and a method for producing the same
US4766095A (en) Method of manufacturing eprom device
EP0175489B1 (en) An eprom device and method of manufacturing same
US20040065952A1 (en) Optical semiconductor device and method of manufacture
JPS6083337A (ja) 半導体装置の製造方法
JPS6077446A (ja) 封止半導体装置
JPS6148945A (ja) ハイプリツドｉｃモジユ−ル
JP2668995B2 (ja) 半導体装置
JPH04352131A (ja) 平板型表示装置
JPS6175549A (ja) 半導体素子を含む電子回路及びその製造方法
JPH05183072A (ja) 半導体装置
JPS5998540A (ja) 半導体装置
JPS6080257A (ja) 半導体装置用パツケ−ジの製造方法
CN201134426Y (zh) 芯片封装结构
JPH03116960A (ja) 半導体装置
JPS60119757A (ja) 半導体装置の製造方法
JPS5889844A (ja) 樹脂封止型半導体装置
JPH0745751A (ja) 回路素子の封止構造
JPS60195951A (ja) 光消去型半導体記憶装置
JPS61240664A (ja) 半導体装置
JPS61189656A (ja) 樹脂封止型半導体装置
US4982494A (en) Methods of making a low capacitance integrated circuit package
TWI243463B (en) Chip on board package and method for manufacturing the same
JPS6226847A (ja) 気密封止形半導体装置