JPH0745751A - 回路素子の封止構造 - Google Patents

回路素子の封止構造

Info

Publication number
JPH0745751A
JPH0745751A JP5208735A JP20873593A JPH0745751A JP H0745751 A JPH0745751 A JP H0745751A JP 5208735 A JP5208735 A JP 5208735A JP 20873593 A JP20873593 A JP 20873593A JP H0745751 A JPH0745751 A JP H0745751A
Authority
JP
Japan
Prior art keywords
wiring board
circuit element
mounting
cap
mounting wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5208735A
Other languages
English (en)
Inventor
Takuya Konno
卓哉 今野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Chemi Con Corp
Original Assignee
Nippon Chemi Con Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Chemi Con Corp filed Critical Nippon Chemi Con Corp
Priority to JP5208735A priority Critical patent/JPH0745751A/ja
Publication of JPH0745751A publication Critical patent/JPH0745751A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【目的】 配線基板上に直接実装配線した回路素子の封
止構造において、簡単な構造で、封止体の熱応力を低減
し信頼性を高める。 【構成】 配線基板（１）にベアＩＣチップ（２）を装
着し、このベアＩＣチップ（２）のファーストパッド
（４）と配線基板のセカンドパッド（３）とをボンディ
ングワイヤ（５）で接続し、この実装配線部分を気密封
止しかつ機械的な保護をするための回路素子の封止構造
において、ベアＩＣチップ（２）とファーストパッド
（４）とボンディングワイヤ（５）とセカンドパッド
（３）含む部分の表面に化学的に安定でかつ気密性を保
持できる材料からなる被膜（６）を形成し、さらに前記
実装配線部分を覆いかつ前記被膜とは離間させて、配線
基板（１）に機械的保護のためのキャップ（７）を装着
する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、回路素子の封止構造に
関し、特にＩＣチップ等の回路素子を配線基板に直接実
装し電気的接続を行った実装配線部分に、湿気等からの
保護のための被膜と機械的保護のためのカバーを独立し
て形成することにより、実装配線部分の熱応力を低減し
かつ信頼性を高める技術に関する。
【０００２】
【従来の技術】配線基板に回路素子を実装する技術とし
て、ベアＩＣチップ等の回路素子を配線基板に直接ダイ
ボンディングし、配線と接続して電子回路を構成する方
法がある。この方法によれば、回路素子の配線長を短く
することができるので電子回路の特性を向上することが
でき、また、個別に封止された電子部品を配線基板に半
田付けするのとは違い、回路素子の封止体から外部リー
ドを導出させる必要がないため実装密度を高めることが
できる。
【０００３】配線基板上に直接実装される回路素子は、
個別パッケージに封止されていないため、配線基板に実
装した後に回路素子とその配線接続部分が封止されて、
外部環境による悪影響が防止される。この外部環境によ
る悪影響としては、主に湿気や不純物イオン等の化学的
な要因による性能劣化や、衝撃等の機械的な要因による
損傷がある。
【０００４】図５（ａ）は、配線基板に実装配線した回
路素子を樹脂で封止した従来例の封止構造を示す断面図
である。セカンドパッド３が形成された配線基板１上に
ベアＩＣチップ２がダイボンディングされ、ベアＩＣチ
ップ２のファーストパッド４とセカンドパッド３とがボ
ンディングワイヤ５によって接続されている。また、ベ
アＩＣチップ２とボンディングワイヤ５とセカンドパッ
ド３を含む実装配線部分の全体を覆って、樹脂１２が厚
く盛られている。配線基板１上のベアＩＣチップ２の実
装部の周囲には樹脂流れ防止枠１３が設けられており、
溶融状態の樹脂をポッティング等の方法で滴下する際
に、樹脂１２が配線基板１の横方向に広がらないように
制限している。この実装配線部分に厚く盛られた溶融樹
脂は、冷却されて硬化し封止が完了する。このように、
ベアＩＣチップ２の実装配線部分に樹脂１２を厚く形成
して封止することにより、実装配線部分を衝撃等の機械
的要因および湿気等の化学的要因から保護している。
【０００５】また、図５（ｂ）は、配線基板に実装配線
した回路素子をセラミックキャップで封止をした他の従
来例の封止構造を示す断面図である。上記樹脂封止の場
合と同様にセカンドパッド３が形成された配線基板１に
ベアＩＣチップ２が装着され、ファーストパッド４とセ
カンドパッド３をワイヤボンディング５で接続する。次
に、そのベアＩＣチップ２とセカンドパッド３とボンデ
ィングワイヤ５とを含む実装配線部分の全体を覆うよう
なセラミックキャップ１４を被せる。この際、セラミッ
クキャップ１４の縁の部分を配線基板１と強固でかつ気
密性が保持されるようにろう部材１５で接着し、同時に
セラミックキャップ１４の内部に不活性ガス１６を充填
する。したがって、ベアＩＣチップ１の実装配線部分は
セラミックキャップ１４により機械的強度が保持され、
また不活性ガス１６を気密に充填することにより外部の
湿気や不純物イオン等の化学的な要因から保護される。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の回路素子の封止構造において、熱硬化性の樹
脂を厚く形成して封止する場合には、樹脂層の熱膨張係
数や熱伝導度や機械的強度を調整するためにシリカ等の
フィラーを樹脂に混入させる必要があり、樹脂の密着性
が損なわれることがあった。また樹脂を、実装配線部分
全体を覆うように厚く形成しているため、熱サイクルが
加えられると、ＩＣチップおよび基板の熱膨張係数と樹
脂の熱膨張係数が異なるために境界部分に熱応力が発生
して歪みやクラックが発生し、密着性が損なわれること
があった。また、配線基板およびＩＣチップの表面と封
止樹脂の境界部分に剪断力が働いて、ボンディングワイ
ヤが断線することもあった。
【０００７】一方、セラミックキャップにより封止する
場合は、樹脂封止と比較すると密着性や熱サイクルによ
る熱応力の点では問題ないが、セラミックキャップを配
線基板に密着性を保持して強固にろう付けするために、
材料および工程上でのコストが高くなるという不都合が
あった。また、セラミックキャップをろう付けして封止
できる基板は主にセラミック等の無機系材料の配線基板
なので、樹脂系材料の配線基板の場合はセラミックキャ
ップでは封止できないという問題点もあった。
【０００８】したがって、本発明の目的は、外部環境か
ら熱サイクルが加えられた場合にも、封止体の密着性や
機械的強度が低下することがなく高い信頼性を保持でき
る回路素子の封止構造を提供することである。
【０００９】また、本発明の他の目的は、低価格かつ簡
単な工程で実現可能な回路素子の封止構造を提供するこ
とである。
【００１０】
【課題を解決するための手段】上記問題点の解決のた
め、本発明によれば、配線基板に装着した回路素子の電
極と配線基板の接続用電極とを導電体接続部材で接続
し、前記回路素子と前記導電体接続部材と前記配線基板
の接続用電極とを含む実装配線部分を気密封止しかつ機
械的に保護するための回路素子の封止構造において、前
記回路素子と前記導電体接続部材と前記配線基板の接続
用電極を含む実装配線部分の表面に、化学的に安定でか
つ気密性を保持できる材料からなる被膜を形成し、さら
に前記実装配線部分を覆いかつ前記被膜とは離間させ
て、機械的保護のためのカバーを前記配線基板に装着す
るものである。
【００１１】
【作用】このような構成においては、まず回路素子と配
線基板上の配線パターンの接続用電極とボンディングワ
イヤ等の導電体接続部材とを含む実装配線部分の表面
を、化学的に安定でかつ気密性を維持できる材料からな
る被膜で覆う。これにより、実装配線部分は湿気や不純
物イオン等の化学的な悪影響を及ぼす外部環境の要因か
ら保護される。この被膜は厚さが薄く、被膜内部や実装
配線部分の表面との境界部分に生じる熱応力が小さいた
め、樹脂にフィラー等を混入させて熱膨張係数等を調整
する必要がない。したがって、熱サイクルにより樹脂に
歪みやクラックが生じて密着性が損なわれることがな
く、湿気や不純物イオンが回路素子や接続部分に侵入す
ることはない。また、樹脂と回路素子および配線基板の
熱膨張係数の違いによりそれぞれの間にストレスが生じ
ボンディングワイヤが引っ張られても、ボンディングワ
イヤは薄い樹脂被膜で被覆されているために、引っ張り
力に対して柔軟に変形することができ断線が防止でき
る。
【００１２】さらに、この被膜が形成された実装配線部
分を機械的強度の大きいカバーで覆っているため、実装
配線部分は、外部からの衝撃や圧力等の機械的に悪影響
を及ぼす要因からも保護される。このカバーの材料は、
機械的な保護ができる材料であればよい。また実装配線
部分は被膜により気密性が保持されているので、このカ
バーは配線基板に必ずしも密着性を保持して接着する必
要がなく、配線基板はカバーが機械的に接着できる材料
であれば有機系材料でもよい。したがって、必要に応じ
てカバーと配線基板の材料と接着の手段を選択すること
により、コストを低減して信頼性の高い封止を行なうこ
とが可能となる。
【００１３】
【実施例】以下、図面を参照して本発明の実施例につき
説明する。図１は、本発明の一実施例に係る回路素子の
封止構造を示し、配線基板１にベアＩＣチップ２がダイ
ボンディングされ、ベアＩＣチップ２のファーストパッ
ド４と配線基板１の配線パターンに形成されたセカンド
パッド３とがボンディングワイヤ５で接続されている。
このベアＩＣチップ２とファーストパッド４とボンディ
ングワイヤ５とセカンドパッド３を含む実装配線部分の
表面には樹脂被膜６が形成されている。樹脂被膜６の厚
さは数１０〜数１００μｍが好ましく、溶融ディッピン
グ法やディスペンス法によるコーティングにより形成さ
れる。
【００１４】さらに、この樹脂被膜６が形成されたベア
ＩＣチップ２とファーストパッド４とボンディングワイ
ヤ６とセカンドパッド３を含む実装配線部分が、キャッ
プ７で覆われている。このキャップ７は、機械的強度が
大きい材料で形成されており、キャップ７の縁が配線基
板１に接着剤８で固定されている。またキャップ７の内
部の空間は、例えばキャップ７の外部と同じ空気９で満
たされている。
【００１５】次に本実施例の回路素子の封止構造におけ
る製造工程を詳しく説明する。図２は、配線基板１にベ
アＩＣチップ２を実装配線した様子を示す。ガラスエポ
キシ樹脂等の有機系材料またはセラミック等の無機系材
料からなる配線基板１に、ベアＩＣチップ２がダイボン
ディングされ、このベアＩＣチップ２のファーストパッ
ド４と配線基板１のセカンドパッド３が、Ａｕ等のボン
ディングワイヤ５で接続される。
【００１６】図３は、ベアＩＣチップ２とファーストパ
ッド４とボンディングワイヤ５とセカンドパッド３を含
む部分の表面に、化学的に安定でかつ気密性を保持でき
る樹脂被膜を形成する工程を示す。気体透過率が低く高
融点（Ｔｍ≧２５０）の熱可塑性樹脂例えばＰＰＳや耐
熱温度の高い熱硬化性樹脂例えばシリコーン等の溶融樹
脂１１の溶融樹脂曹１０に、ベアＩＣチップ２を実装配
線した配線基板１を、ベアＩＣチップ２の実装面を下に
してディッピングする。この溶融樹脂１１に配線基板１
をディッピングする際、配線基板１表面のセカンドパッ
ド３以外の部分に樹脂被膜を形成しない場合は、配線基
板１の表面の樹脂被膜を形成しない部分に、樹脂が被着
しないようなレジスト膜の形成等の処理があらかじめな
される。
【００１７】図４は、図３においてベアＩＣチップ２と
ファーストパッド４とボンディングワイヤ５とセカンド
パッド３を含む部分の表面に被着した溶融樹脂１１が冷
却または加熱され、硬化して被膜６が形成された様子を
示す。この段階で、ベアＩＣチップ２を含む実装配線部
分は気密性が保持され、外部環境の化学的な要因から隔
離される。
【００１８】図４の工程の後は、図１に示したように、
被膜６が形成された実装配線部分にキャップ７が被せら
れる。このキャップ７の材料は、金属またはセラミック
等の機械的強度が大きい材料であればよく、それほど大
きな衝撃や圧力が想定されない場合はプラスチックでも
よい。また、このキャップ７を配線基板１へ接着する手
段は、必ずしもキャップ７の内部を気密に封止するよう
な接着方法を用いる必要はなく、キャップ７が衝撃や圧
力等の機械的な圧力に対して外れたりずれたりしない手
段であればよい。このキャップ７の大きさは、キャップ
７の内側が樹脂被膜６に接触しないように、樹脂被膜６
との間に特定の間隔が維持できる大きさに設計されるこ
とが好ましい。
【００１９】このような構成では、まずベアＩＣチップ
２とファーストパッド４とボンディングワイヤ５とセカ
ンドパッド３とを含む実装配線部分の表面を、気体透過
率が低く高融点の樹脂被膜で覆うことにより、実装配線
部分が気密に封止されて湿気や不純物イオンが実装配線
部分に侵入するが防止できる。この被膜は薄いため、熱
サイクルが加えられる場合でも、ベアＩＣチップ２およ
びボンディングワイヤ５と樹脂被膜６との境界部分に発
生する熱応力は小さく、この境界部分に隙間やクラック
を生じることはない。したがって、必ずしも樹脂の熱膨
張係数等の特性をフィラー等を混入させて調節する必要
はないので、フィラーなどの影響により密着性が損われ
ることはない。また、ボンディングワイヤ１は厚さの薄
い被膜６で封止されるため、ベアＩＣチップ２および配
線基板１と樹脂の熱膨張係数の違いにより、熱応力でボ
ンディングワイヤ５にストレスが生じる場合でも、その
ストレスに応じてワイヤ５の形状を変形させることによ
り断線を防止することができる。
【００２０】また、被膜を形成したベアＩＣチップ２と
ファーストパッド４とボンディングワイヤ５とセカンド
パッド３を含む実装配線部分をキャップ７で覆うことに
より、実装配線部分および気密性を維持するための樹脂
被膜６は、外部からの衝撃や圧力等から保護される。こ
のキャップ７の目的は、機械的な保護をするためだけな
ので、必ずしも従来のセラミックキャップによる封止の
ような密着性は必要でない。したがって、このキャップ
７と配線基板１の接着は機械的に固定されればよい。キ
ャップ７の材料は、外部環境に想定される衝撃や圧力に
応じて選択することができる。また配線基板１の材質も
特に限定されることはなく、接着剤８も外力の強度等に
応じて選択することができる。
【００２１】なお、本実施例では、キャップの形状を箱
型にしているが、回路素子の実装形態などに合わせて、
半球型等の形状にすることもできる。また、複数の回路
素子の実装配線部分を１つのキャップで覆うこともでき
る。
【００２２】また、本実施例では、実装配線部分の表面
を覆う被膜を樹脂で形成しているが、厚さが薄くて気密
性が保持できる化学的に安定な材料であればよく、ガラ
ス等でもよい。
【００２３】また、本実施例では、回路素子としてベア
ＩＣチップについて説明したが、コンデンサ等の他の回
路素子でもよい。
【００２４】
【発明の効果】以上のように、本発明によれば、ベアＩ
Ｃチップ等の回路素子の実装配線部分を薄い被膜で封止
して湿気や不純物イオン等の化学的な要因から保護して
いるので、熱サイクルよる熱応力で封止体に歪みやクラ
ックが生じることがない。さらに、この被膜の形成され
た実装配線部分をキャップ等のカバーで覆うことによ
り、実装配線部分および被膜を衝撃や外部圧力等の機械
的な要因から保護することができる。
【００２５】また、ボンディングワイヤを薄い被膜で封
止することにより、樹脂基板等の有機系材料の基板上に
回路素子を実装配線することが可能となる。したがっ
て、配線基板と回路素子の熱膨張によってボンディング
ワイヤにストレスが生じる場合でも、そのストレスに柔
軟に対応することができ、ワイヤの断線を防止すること
ができる。
【００２６】したがって、様々な使用環境のもとでも極
めて信頼性の高い回路素子の封止構造を簡単な工程によ
りかつ低価格で実現することができる。
【００２７】また、回路素子を実装配線する配線基板や
カバーの材料は特別に限定されず、カバーの接着方法も
気密封止する方法である必要はない。したがって、配線
基板とカバーの材料および接着方法を、想定される外部
環境の衝撃や圧力に対して調節することにより、回路素
子の封止に関わるコストをさらに低減することができ
る。
【図面の簡単な説明】
【図１】本発明の一実施例に係る回路素子の封止構造に
よって封止されたベアＩＣチップ付近の様子を示す断面
的説明図である。
【図２】本発明の一実施例に係る回路素子の封止構造を
実現するための一工程を示す断面図である。
【図３】本発明の一実施例に係る回路素子の封止構造を
実現するための一工程を示す断面図である。
【図４】本発明の一実施例に係る回路素子の封止構造を
実現するための一工程を示す断面図である。
【図５】従来の回路素子の封止構造を示す断面図であ
り、（ａ）は樹脂による封止、（ｂ）はセラミックキャ
ップによる封止を示す。
【符号の説明】
１ 配線基板 ２ ベアＩＣチップ ３ セカンドパッド ４ ファーストパッド ５ ボンディングワイヤ ６ 樹脂被膜 ７ キャップ ８ 接着剤 ９ 空気 １０ 溶融樹脂曹 １１ 溶融樹脂 １２ 樹脂 １３ 樹脂流れ防止枠 １４ セラミックキャップ １５ ろう部材 １６ 不活性ガス
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/00 Ｃ 23/29 23/31

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 配線基板に装着した回路素子の電極と前
    記配線基板の接続用電極とを導電体接続部材で接続し、
    前記回路素子と前記導電体接続部材と前記配線基板の接
    続用電極とを含む実装配線部分を気密封止しかつ機械的
    に保護するための回路素子の封止構造であって、 前記回路素子と前記導電体接続部材と前記配線基板の接
    続用電極を含む実装配線部分の表面に、化学的に安定で
    かつ気密性を保持できる材料からなる被膜を形成し、さ
    らに前記実装配線部分を覆いかつ前記被膜とは離間させ
    て、前記配線基板に機械的保護のためのカバーを装着し
    たことを特徴とする回路素子の封止構造。
JP5208735A 1993-07-30 1993-07-30 回路素子の封止構造 Pending JPH0745751A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5208735A JPH0745751A (ja) 1993-07-30 1993-07-30 回路素子の封止構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5208735A JPH0745751A (ja) 1993-07-30 1993-07-30 回路素子の封止構造

Publications (1)

Publication Number Publication Date
JPH0745751A true JPH0745751A (ja) 1995-02-14

Family

ID=16561217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5208735A Pending JPH0745751A (ja) 1993-07-30 1993-07-30 回路素子の封止構造

Country Status (1)

Country Link
JP (1) JPH0745751A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0997939A1 (en) * 1998-10-30 2000-05-03 Shinko Electric Industries Co. Ltd. Semiconductor device comprising a lead wire
JP2005116762A (ja) * 2003-10-07 2005-04-28 Fujitsu Ltd 半導体装置の保護方法及び半導体装置用カバー及び半導体装置ユニット及び半導体装置の梱包構造
JP2011091436A (ja) * 2011-01-11 2011-05-06 Fujitsu Ltd パッケージドデバイス
CN113394170A (zh) * 2021-04-25 2021-09-14 福建天电光电有限公司 封装结构及其制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0997939A1 (en) * 1998-10-30 2000-05-03 Shinko Electric Industries Co. Ltd. Semiconductor device comprising a lead wire
JP2005116762A (ja) * 2003-10-07 2005-04-28 Fujitsu Ltd 半導体装置の保護方法及び半導体装置用カバー及び半導体装置ユニット及び半導体装置の梱包構造
US8164181B2 (en) 2003-10-07 2012-04-24 Fujitsu Semiconductor Limited Semiconductor device packaging structure
US8268670B2 (en) 2003-10-07 2012-09-18 Fujitsu Semiconductor Limited Method of semiconductor device protection
JP2011091436A (ja) * 2011-01-11 2011-05-06 Fujitsu Ltd パッケージドデバイス
CN113394170A (zh) * 2021-04-25 2021-09-14 福建天电光电有限公司 封装结构及其制造方法
CN113394170B (zh) * 2021-04-25 2022-10-18 福建天电光电有限公司 封装结构及其制造方法

Similar Documents

Publication Publication Date Title
EP0421005B1 (en) Process of assembling an electronic package
US7268436B2 (en) Electronic device with cavity and a method for producing the same
US5677575A (en) Semiconductor package having semiconductor chip mounted on board in face-down relation
CA1200923A (en) Semiconductor packages
US5458716A (en) Methods for manufacturing a thermally enhanced molded cavity package having a parallel lid
US6661089B2 (en) Semiconductor package which has no resinous flash formed on lead frame and method for manufacturing the same
EP0175489B1 (en) An eprom device and method of manufacturing same
US5814882A (en) Seal structure for tape carrier package
US6194789B1 (en) Flexible hermetic sealing
US7868430B2 (en) Semiconductor device
US20060097405A1 (en) IC chip package and method for packaging same
JP3893301B2 (ja) 半導体装置の製造方法および半導体モジュールの製造方法
JPH0745751A (ja) 回路素子の封止構造
EP0275122B1 (en) Chip package transmissive to ultraviolet light
JPS6077446A (ja) 封止半導体装置
JPH1051034A (ja) 面実装型電子部品、その製造方法、これを回路基板上に実装する方法、およびこれを実装した回路基板
US9269594B2 (en) High power ceramic on copper package
JP2819426B2 (ja) 樹脂封止半導体装置
JP2633285B2 (ja) 車載用混成集積回路装置
JPH02105446A (ja) 混成集積回路
JP2002100710A (ja) 半導体装置および半導体装置の製造方法
KR0168841B1 (ko) 금속전자 패키지 및 그 제조공정
JP2712967B2 (ja) 半導体装置
JPS5998540A (ja) 半導体装置
JP2000124401A (ja) 半導体装置