JPS60119757A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60119757A JPS60119757A JP58227476A JP22747683A JPS60119757A JP S60119757 A JPS60119757 A JP S60119757A JP 58227476 A JP58227476 A JP 58227476A JP 22747683 A JP22747683 A JP 22747683A JP S60119757 A JPS60119757 A JP S60119757A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor element
- semiconductor device
- stress
- coated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体素子を樹脂モールドにより樹脂封止す
る半導体装置の製造方法に関する。
る半導体装置の製造方法に関する。
半導体素子は、機械的状態を保持し、また外的雰囲気か
ら保護し、更に外部への電気的引出しのため或いは素子
の放熱のために樹脂封止される。
ら保護し、更に外部への電気的引出しのため或いは素子
の放熱のために樹脂封止される。
第1図はその半導体素子1を樹脂封止した構造を示すも
ので、その半導体素子1ば銅やその合金等で成る金属製
のグイアイランド2の上面に接着され、電極を引出しり
一ド3に対して金線等の配線用金属線4で接続した後に
、エポキシ等の樹脂5で樹脂封止される。
ので、その半導体素子1ば銅やその合金等で成る金属製
のグイアイランド2の上面に接着され、電極を引出しり
一ド3に対して金線等の配線用金属線4で接続した後に
、エポキシ等の樹脂5で樹脂封止される。
ところで、半導体素子lは通當はその上面がCVD等に
より形成されたSiO2、Si3N4等で成る保護絶縁
被膜6で覆われているが、グイアイランド2の下面2a
は金属面である。このため、半導体素子lの上面の被膜
6と樹脂5の間の接着力よりも、グイアイランド2の下
面2aと樹脂5の間の接着力の方が、弱い。
より形成されたSiO2、Si3N4等で成る保護絶縁
被膜6で覆われているが、グイアイランド2の下面2a
は金属面である。このため、半導体素子lの上面の被膜
6と樹脂5の間の接着力よりも、グイアイランド2の下
面2aと樹脂5の間の接着力の方が、弱い。
従って、半導体素子lを樹脂封止する際の樹脂の収縮の
時に、接着力の強い半導体素子lの上面の被膜6の側に
その樹脂5の収縮につれて圧縮される力が作用し、一方
、接着力の弱いグイアイランド2の下面2aでは樹脂5
の収縮力があまり作用しない。このため、一体化した半
導体素子l及びグイアイラインド2にはその上下に加わ
る力のバランスが異なり、上方向に凹形状に湾曲して反
るようにその半導体素子lに応力が作用し、その特性を
変動させたり、また破断する恐れがある。
時に、接着力の強い半導体素子lの上面の被膜6の側に
その樹脂5の収縮につれて圧縮される力が作用し、一方
、接着力の弱いグイアイランド2の下面2aでは樹脂5
の収縮力があまり作用しない。このため、一体化した半
導体素子l及びグイアイラインド2にはその上下に加わ
る力のバランスが異なり、上方向に凹形状に湾曲して反
るようにその半導体素子lに応力が作用し、その特性を
変動させたり、また破断する恐れがある。
本発明はこのような点に鑑みたもので、その目的は一体
化した半導体素子とグイアイランドの上下面の樹脂に対
する接着力が同一となるようにして、上記したような問
題を解決した半導体装置の製造方法を提供することであ
る。
化した半導体素子とグイアイランドの上下面の樹脂に対
する接着力が同一となるようにして、上記したような問
題を解決した半導体装置の製造方法を提供することであ
る。
以下、本発明の実施例について説明する。第2図はその
一実施例を示すものであり、本実施例では引出しり一ド
3と半導体素子1の上面との間の金属線4のボンディン
グの後に半導体素子1の上面とグイアイランド2の下面
2aとを、同一の絶縁物被膜7.7′で被覆して、樹脂
5に対する接着力を同一にし、樹脂封止の際の収縮力に
よる応力を上下で対称にする。
一実施例を示すものであり、本実施例では引出しり一ド
3と半導体素子1の上面との間の金属線4のボンディン
グの後に半導体素子1の上面とグイアイランド2の下面
2aとを、同一の絶縁物被膜7.7′で被覆して、樹脂
5に対する接着力を同一にし、樹脂封止の際の収縮力に
よる応力を上下で対称にする。
上記した絶縁物被11央7.7′を形成する方法として
は、ポリイミド等の樹脂をコートしたり、或いは光CV
D法により低温でS i02 、S i3N4等を被着
して形成する。
は、ポリイミド等の樹脂をコートしたり、或いは光CV
D法により低温でS i02 、S i3N4等を被着
して形成する。
この結果、樹脂封止の際の樹脂収縮力は内被膜7.7′
に同様に作用し、よってその部分の応力は同じになり、
半導体素子1に加わる応力が少なくなるので、反りは発
生せず、特性の変動や半導体素子の破断等は発生しなく
なる。また、このように樹脂5との接着力の高い材料を
コートすれば、耐湿性も向上するようになる。
に同様に作用し、よってその部分の応力は同じになり、
半導体素子1に加わる応力が少なくなるので、反りは発
生せず、特性の変動や半導体素子の破断等は発生しなく
なる。また、このように樹脂5との接着力の高い材料を
コートすれば、耐湿性も向上するようになる。
なお、上記の実施例では半導体素子1の上面に被着形成
した被膜7と樹脂5の上面との距離A、グイアイランド
2の下面2aに被着した絶縁物被膜7′と樹脂5の下面
との距離Bについては言及しなかったが、この距離AS
Bの相違は樹脂5の収縮時にその収縮量に差を生ぜしめ
、やはり半導体素子lを反らせる原因となるので、その
距1ii1t A 。
した被膜7と樹脂5の上面との距離A、グイアイランド
2の下面2aに被着した絶縁物被膜7′と樹脂5の下面
との距離Bについては言及しなかったが、この距離AS
Bの相違は樹脂5の収縮時にその収縮量に差を生ぜしめ
、やはり半導体素子lを反らせる原因となるので、その
距1ii1t A 。
Bがほぼ同一となるように、樹脂封止した方が良い。〜
また、絶縁被膜の形成は、被膜7.7′部分のみでなく
、半導体素子lとグイアイランド2の全外面に形成する
こともできる。
また、絶縁被膜の形成は、被膜7.7′部分のみでなく
、半導体素子lとグイアイランド2の全外面に形成する
こともできる。
以上のように本発明によれば、樹脂の反りを防止するこ
とができるので、半導体素子に対するストレスを減少さ
せることができ、その特性を正常な状態に保持すること
ができるという特徴がある。
とができるので、半導体素子に対するストレスを減少さ
せることができ、その特性を正常な状態に保持すること
ができるという特徴がある。
第1図は従来の製造方法による半導体装置の断面図、第
2図は本発明の一実施例の製造方法よる半導体装置の断
面図である。 1・・・半導体素子、2・・・グイアイランド、3・・
・引出しリード、4・・・金属線、5・・・樹脂。6・
・・被膜、7.7′・・・被膜。 特許出願人 新日本無線株式会社 代 理 人 弁理士 長尾常明
2図は本発明の一実施例の製造方法よる半導体装置の断
面図である。 1・・・半導体素子、2・・・グイアイランド、3・・
・引出しリード、4・・・金属線、5・・・樹脂。6・
・・被膜、7.7′・・・被膜。 特許出願人 新日本無線株式会社 代 理 人 弁理士 長尾常明
Claims (1)
- (1)、半導体素子を樹脂によりモールドして樹脂封止
する半導体装置の製造方法において、上記半導体素子の
上面に形成された保護被膜と同一被膜を上記半導体素子
を保持するグイアイランドの下面に形成した後に樹脂封
止することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58227476A JPS60119757A (ja) | 1983-12-01 | 1983-12-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58227476A JPS60119757A (ja) | 1983-12-01 | 1983-12-01 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60119757A true JPS60119757A (ja) | 1985-06-27 |
Family
ID=16861474
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58227476A Pending JPS60119757A (ja) | 1983-12-01 | 1983-12-01 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60119757A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0225058A (ja) * | 1988-07-13 | 1990-01-26 | Fujitsu Ltd | 集積回路装置 |
JPH04106964A (ja) * | 1990-08-27 | 1992-04-08 | Nec Corp | 半導体装置 |
WO2002043142A3 (de) * | 2000-11-25 | 2002-11-28 | Bosch Gmbh Robert | Verpacktes elektronisches bauelement und verfahren zur verpackung eines elektronischen bauelements |
WO2004028958A3 (de) * | 2002-09-19 | 2004-07-22 | Bosch Gmbh Robert | Elektrisches und/oder mikromechanisches bauelement und verfahren |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5550645A (en) * | 1978-10-06 | 1980-04-12 | Hitachi Ltd | Semiconductor device |
-
1983
- 1983-12-01 JP JP58227476A patent/JPS60119757A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5550645A (en) * | 1978-10-06 | 1980-04-12 | Hitachi Ltd | Semiconductor device |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0225058A (ja) * | 1988-07-13 | 1990-01-26 | Fujitsu Ltd | 集積回路装置 |
JPH04106964A (ja) * | 1990-08-27 | 1992-04-08 | Nec Corp | 半導体装置 |
WO2002043142A3 (de) * | 2000-11-25 | 2002-11-28 | Bosch Gmbh Robert | Verpacktes elektronisches bauelement und verfahren zur verpackung eines elektronischen bauelements |
WO2004028958A3 (de) * | 2002-09-19 | 2004-07-22 | Bosch Gmbh Robert | Elektrisches und/oder mikromechanisches bauelement und verfahren |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4884124A (en) | Resin-encapsulated semiconductor device | |
US6358773B1 (en) | Method of making substrate for use in forming image sensor package | |
US4437228A (en) | Method of mounting a silicon pellet on a ceramic substrate | |
JPS6031102B2 (ja) | 集積回路パツケージおよびその製作方法 | |
US5049976A (en) | Stress reduction package and process | |
JPS60119757A (ja) | 半導体装置の製造方法 | |
US3871018A (en) | Construction of packages for semiconductor devices | |
US5134247A (en) | Reduced capacitance chip carrier | |
JPS6077446A (ja) | 封止半導体装置 | |
JPS60119756A (ja) | 半導体装置の製造方法 | |
US4974052A (en) | Plastic packaged semiconductor device | |
JPS621251B2 (ja) | ||
JPS6060742A (ja) | リ−ドフレ−ム | |
JP2589520B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JPS61102758A (ja) | 樹脂封止型半導体装置 | |
JPS6083337A (ja) | 半導体装置の製造方法 | |
JPS5812445Y2 (ja) | 半導体集積回路容器 | |
JPS63151054A (ja) | 半導体装置 | |
JPS59136953A (ja) | 複合素子 | |
JPH03116960A (ja) | 半導体装置 | |
JPH0265165A (ja) | 半導体装置 | |
JPS5998540A (ja) | 半導体装置 | |
JPH0415942A (ja) | 半導体装置 | |
JPS61207037A (ja) | Icパツケ−ジ | |
JPH06349962A (ja) | 半導体装置の製造方法 |