JPH0265165A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0265165A JPH0265165A JP21711488A JP21711488A JPH0265165A JP H0265165 A JPH0265165 A JP H0265165A JP 21711488 A JP21711488 A JP 21711488A JP 21711488 A JP21711488 A JP 21711488A JP H0265165 A JPH0265165 A JP H0265165A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- sealed
- lead frame
- sealing resin
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 239000011347 resin Substances 0.000 claims abstract description 42
- 229920005989 resin Polymers 0.000 claims abstract description 42
- 230000000704 physical effect Effects 0.000 claims abstract description 10
- 230000000694 effects Effects 0.000 claims abstract description 6
- 238000007789 sealing Methods 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims 1
- 230000008602 contraction Effects 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、樹脂封止を行なう半導体装置に関するもの
である。
である。
第２図は従来の半導体装置を示す縦断面図である。図に
おいて、１は半導体素子、２はリードフレーム、３は上
記半導体素子１を載置するダイパッド、４は上記半導体
素子１とリードフレーム２とを電気的に導通させろ接続
ワイヤ、５；よ上記半導体素子１等を封止する封止樹脂
である。
おいて、１は半導体素子、２はリードフレーム、３は上
記半導体素子１を載置するダイパッド、４は上記半導体
素子１とリードフレーム２とを電気的に導通させろ接続
ワイヤ、５；よ上記半導体素子１等を封止する封止樹脂
である。
次に半導体装置の封止作業について説明する。
通常、半導体素子１をグイパッド３上に載置し、半導体
素子１とリードフレーム２とを接続ワイヤ４により接続
して組み立てた後、この組立部材を金型に入れて封止樹
脂５を注入し固化させるトランスファ成形によっていた
。そしてこの成形は１８０℃前後の温度で行われていた
。
素子１とリードフレーム２とを接続ワイヤ４により接続
して組み立てた後、この組立部材を金型に入れて封止樹
脂５を注入し固化させるトランスファ成形によっていた
。そしてこの成形は１８０℃前後の温度で行われていた
。
従来の半導体装置は以上のように構成されているので、
リードフレーム２を境界として上部！Ｍ脂と下部ｍ脂の
厚さ（体積）が異なる場合には、封止時の温度から常温
までの温度変化による熱収縮が、上部樹脂と下部樹脂と
で異なるため封止後のパッケージにそりが発生していた
。それにより特に表面実装タイプのパッケージでのリー
ドの平坦度が出ない等という問題点があった。
リードフレーム２を境界として上部！Ｍ脂と下部ｍ脂の
厚さ（体積）が異なる場合には、封止時の温度から常温
までの温度変化による熱収縮が、上部樹脂と下部樹脂と
で異なるため封止後のパッケージにそりが発生していた
。それにより特に表面実装タイプのパッケージでのリー
ドの平坦度が出ない等という問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、封止後のパッケージに発生するそりを解消す
ることができろ半導体装置を得ることを目的とずろ。
たもので、封止後のパッケージに発生するそりを解消す
ることができろ半導体装置を得ることを目的とずろ。
この発明に係る半導体装置はリードフレームを境界とす
る上部封止樹脂と下部封ＩＪ：樹脂の物性値をそれぞれ
異ならしめて、封＋ｈ後の熱収縮によるそりを防止する
ものである。
る上部封止樹脂と下部封ＩＪ：樹脂の物性値をそれぞれ
異ならしめて、封＋ｈ後の熱収縮によるそりを防止する
ものである。
この発明におけろ半導体装置はリードフレームを境界と
する下部封止樹脂と下部封止樹脂とを、物性値の異なる
ものを用いたので、上部樹脂厚（体積）と下部樹脂厚（
体積）の違いに応じて、それぞれの物性値（線膨張率ａ
２弾性率Ｅ２等）を変えろこと？こより、封止後のパッ
ケージに発生するそりを防止することができろ。
する下部封止樹脂と下部封止樹脂とを、物性値の異なる
ものを用いたので、上部樹脂厚（体積）と下部樹脂厚（
体積）の違いに応じて、それぞれの物性値（線膨張率ａ
２弾性率Ｅ２等）を変えろこと？こより、封止後のパッ
ケージに発生するそりを防止することができろ。
第１図はこの発明の一実施例を示す縦断面図である。図
において、５ａはリードフレーム２を境界として上部に
位置する上部封止樹脂てあ）１．５ｂｔよ下部に位置す
る下部封止樹脂である。そして、この下部封止樹脂の物
性値を、上部封止樹脂と異ならしめている。その他の構
成のうち第２図と同−符弓のものは、同一のものを示す
ものであり、その説明を省略する。
において、５ａはリードフレーム２を境界として上部に
位置する上部封止樹脂てあ）１．５ｂｔよ下部に位置す
る下部封止樹脂である。そして、この下部封止樹脂の物
性値を、上部封止樹脂と異ならしめている。その他の構
成のうち第２図と同−符弓のものは、同一のものを示す
ものであり、その説明を省略する。
上記の実施例において、下部封止樹脂５ｈの物性値を、
上部（１上樹脂を封入する厚さ（体積）と下部封止樹脂
を封入する厚さ（体積）の違いにより、意図的に上部封
止樹脂５ａの物性値と変えることにより、封止後のパッ
ケージに発生するそりを防止する。すなわち例えば、上
部封止樹脂５＆の厚さ（体積）が下部封止樹脂５ｂの厚
さ（体積）より小さい場合、上部封止樹脂と下部封止樹
脂との弾性率を等しくして（Ｅｘ＝Ｅ２）、線膨張率が
ａｌ ＞ａ２となるような封止樹脂を選択する。なおこ
こでＥｉｚＥ２はそれぞれ上部封止樹脂及び下部封止樹
脂の弾性率を示し、ａ１＋ α２は上部封止樹脂及び下
部封止樹脂の線膨張率を示す。
上部（１上樹脂を封入する厚さ（体積）と下部封止樹脂
を封入する厚さ（体積）の違いにより、意図的に上部封
止樹脂５ａの物性値と変えることにより、封止後のパッ
ケージに発生するそりを防止する。すなわち例えば、上
部封止樹脂５＆の厚さ（体積）が下部封止樹脂５ｂの厚
さ（体積）より小さい場合、上部封止樹脂と下部封止樹
脂との弾性率を等しくして（Ｅｘ＝Ｅ２）、線膨張率が
ａｌ ＞ａ２となるような封止樹脂を選択する。なおこ
こでＥｉｚＥ２はそれぞれ上部封止樹脂及び下部封止樹
脂の弾性率を示し、ａ１＋ α２は上部封止樹脂及び下
部封止樹脂の線膨張率を示す。
以上のように、この発明によればリードフレームを境界
とする下部封止樹脂と下部封止樹脂の物性値を意図的に
変えて、上部封止樹脂と下部封止樹脂の熱収縮に、よる
アンバランスを解消できるように構成しｔ−ので、封止
後にパッケージに発生するそりを防止する効果がある。
とする下部封止樹脂と下部封止樹脂の物性値を意図的に
変えて、上部封止樹脂と下部封止樹脂の熱収縮に、よる
アンバランスを解消できるように構成しｔ−ので、封止
後にパッケージに発生するそりを防止する効果がある。
第１図はこの発明の一実施例による半導体装置を示す縦
断面図、第２図は従来の半導体装置を示す縦断面図であ
る。 図において、１は半導体素子、２番より一ドフレーム、
３はグイパッド、４ば接続ワイヤ、５は封止樹脂、５ａ
は上部封止樹脂、５ｂは下部封止樹脂である。 なお、図中同一符号は同−又は相当部分を示す。
断面図、第２図は従来の半導体装置を示す縦断面図であ
る。 図において、１は半導体素子、２番より一ドフレーム、
３はグイパッド、４ば接続ワイヤ、５は封止樹脂、５ａ
は上部封止樹脂、５ｂは下部封止樹脂である。 なお、図中同一符号は同−又は相当部分を示す。
Claims (1)
- 半導体素子とリードフレームを金属細線により接続し、
樹脂封止する半導体装置において、上記半導体素子を載
置するリードフレームを境界として上部側の封止樹脂と
下部側の封止樹脂の物性値を異ならしめ、熱影響による
そりを防止することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21711488A JPH0265165A (ja) | 1988-08-30 | 1988-08-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21711488A JPH0265165A (ja) | 1988-08-30 | 1988-08-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0265165A true JPH0265165A (ja) | 1990-03-05 |
Family
ID=16699073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21711488A Pending JPH0265165A (ja) | 1988-08-30 | 1988-08-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0265165A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5641997A (en) * | 1993-09-14 | 1997-06-24 | Kabushiki Kaisha Toshiba | Plastic-encapsulated semiconductor device |
| JP2011249414A (ja) * | 2010-05-24 | 2011-12-08 | Sansha Electric Mfg Co Ltd | スティックダイオード |
-
1988
- 1988-08-30 JP JP21711488A patent/JPH0265165A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5641997A (en) * | 1993-09-14 | 1997-06-24 | Kabushiki Kaisha Toshiba | Plastic-encapsulated semiconductor device |
| JP2011249414A (ja) * | 2010-05-24 | 2011-12-08 | Sansha Electric Mfg Co Ltd | スティックダイオード |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5049976A (en) | Stress reduction package and process | |
| JPS63240053A (ja) | 半導体装置 | |
| JPH0265165A (ja) | 半導体装置 | |
| JPH04249348A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| USH73H (en) | Integrated circuit packages | |
| JP3226244B2 (ja) | 樹脂封止型半導体装置 | |
| JPS6077446A (ja) | 封止半導体装置 | |
| JPS6315448A (ja) | 半導体装置 | |
| JP2008300669A (ja) | 半導体パッケージ及び配線基板 | |
| JPH0945851A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPS60119757A (ja) | 半導体装置の製造方法 | |
| JPS61102758A (ja) | 樹脂封止型半導体装置 | |
| JPS6352451A (ja) | レジン封止型半導体装置 | |
| JP3014873B2 (ja) | 半導体装置の製造方法 | |
| JPS61207037A (ja) | Ｉｃパツケ−ジ | |
| JPH046863A (ja) | 樹脂封止型半導体装置 | |
| JPH0779149B2 (ja) | 樹脂封止型半導体装置 | |
| JPS60119756A (ja) | 半導体装置の製造方法 | |
| JPS62205650A (ja) | 半導体装置用基板 | |
| JPH07249714A (ja) | 複合半導体装置 | |
| KR0128257Y1 (ko) | 고체촬상소자 패키지 | |
| KR940002443B1 (ko) | 반도체 패키지 | |
| JPS6334965A (ja) | 樹脂封止型半導体装置 | |
| JPS607749A (ja) | 半導体装置 | |
| JPS6151852A (ja) | プリント基板およびその製造方法 |