JPS607749A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS607749A JPS607749A JP11554283A JP11554283A JPS607749A JP S607749 A JPS607749 A JP S607749A JP 11554283 A JP11554283 A JP 11554283A JP 11554283 A JP11554283 A JP 11554283A JP S607749 A JPS607749 A JP S607749A
- Authority
- JP
- Japan
- Prior art keywords
- paste
- mounting
- lead frame
- semiconductor element
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29339—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置に関し、特に半導体素子と素子搭載
面との接着に関する。
面との接着に関する。
半導体装置の組立工程に2いて、半導体素子上例えばリ
ードフレームのアイランド部のような素子搭載面に固定
するマウント材としては、従来は主としてAu Si共
晶が行われていた。しかしながら、原価低減や量産性向
上のために、マウント材は高価なAu−8i共晶ではな
く、作業性に秀れたAgペーストが現在主流となシつつ
おる。
ードフレームのアイランド部のような素子搭載面に固定
するマウント材としては、従来は主としてAu Si共
晶が行われていた。しかしながら、原価低減や量産性向
上のために、マウント材は高価なAu−8i共晶ではな
く、作業性に秀れたAgペーストが現在主流となシつつ
おる。
ところが、半導体素子の高耐圧化及び高出力化に伴い、
半導体装置の熱抵抗の大小が問題となる場合が増えC来
た。現在生産されている半導体装置の大多数を占めるモ
ールド樹脂封入型の半導体装置においては、半導体装置
上で発生した熱の放散経路は半導体系子→マウント材→
リードフレーム→モールド樹脂→外界という経路[よる
ものが大半である。従って、Au−8i共晶に比して数
分の1の伝熱係数ケ持つAgペースト忙使用した半導体
装置においては、その熱抵抗の大きい事が問題となる。
半導体装置の熱抵抗の大小が問題となる場合が増えC来
た。現在生産されている半導体装置の大多数を占めるモ
ールド樹脂封入型の半導体装置においては、半導体装置
上で発生した熱の放散経路は半導体系子→マウント材→
リードフレーム→モールド樹脂→外界という経路[よる
ものが大半である。従って、Au−8i共晶に比して数
分の1の伝熱係数ケ持つAgペースト忙使用した半導体
装置においては、その熱抵抗の大きい事が問題となる。
本発明は、マウント材にAgペースト會用いた半導体装
置の熱抵抗の減少?目的とする。
置の熱抵抗の減少?目的とする。
即ち、本発明は、素子と素子搭載面と全平行ではなくて
角度rもってマウントすることを特徴とする。一般のリ
ニアIC等に2いては、半導体素子上の発熱部位は出力
段などの非常に限定された部分である。そこで、本発明
のように、半導体素子とリードフレームのアイランド面
(素子搭載面)と全平行ではなく角度ケ有してマウント
する事によって、Agペースト層の厚さに不均一を生ぜ
しめ、その薄くなったAgペースト層の部分に半導体素
子の発熱部位が位置する工うVこマウントする。
角度rもってマウントすることを特徴とする。一般のリ
ニアIC等に2いては、半導体素子上の発熱部位は出力
段などの非常に限定された部分である。そこで、本発明
のように、半導体素子とリードフレームのアイランド面
(素子搭載面)と全平行ではなく角度ケ有してマウント
する事によって、Agペースト層の厚さに不均一を生ぜ
しめ、その薄くなったAgペースト層の部分に半導体素
子の発熱部位が位置する工うVこマウントする。
このような構造は、リードフレームにディンプル加工を
施す事によって容易に得られ、且つ熱抵抗の低減効果の
大きいものである。
施す事によって容易に得られ、且つ熱抵抗の低減効果の
大きいものである。
更に、副次的な効果でめるが、Agペースト層の平均厚
さも減少するためにAgペーストの使用量も減少し、原
価を低減する事が可能である。
さも減少するためにAgペーストの使用量も減少し、原
価を低減する事が可能である。
上述のように、リードフレームのアイランド部にディン
プル力ロエを行い、半導体素子とそれtマウントすべき
面に角度を有してマウントする事によってAgペースト
の欠点でめる伝熱係数が小さい点を補うことができ勾の
である。
プル力ロエを行い、半導体素子とそれtマウントすべき
面に角度を有してマウントする事によってAgペースト
の欠点でめる伝熱係数が小さい点を補うことができ勾の
である。
以下、図面にエリ本発明の詳細な説明する。
第1図には、従来の半導体装置の構造の概略断面図で示
して29、簡便のため、封止樹脂及びボンディング森等
は省略して示している。同図1cj?いて、1は半導体
素子、2はAgペースト、3はリードフレームのアイラ
ンド部である。このように、従来の半導体装置では半導
体素子1とり−Pフレームのアイランド部3とが平行に
マウントされている。
して29、簡便のため、封止樹脂及びボンディング森等
は省略して示している。同図1cj?いて、1は半導体
素子、2はAgペースト、3はリードフレームのアイラ
ンド部である。このように、従来の半導体装置では半導
体素子1とり−Pフレームのアイランド部3とが平行に
マウントされている。
第2図は、本発明の一実施例による半導体装置の構造の
概略断面図を示し、簡便のため、封止樹脂及びボyディ
ング線等は省略している。同図に2いて、1′は半導体
素子、2′はAgペースト、3′はリードフレームのア
イランド部で1,3’はディンプル加工によってリード
フレーム面に対して平行ではなく角度を有している。半
導体素子1′は図上左端に発熱量の大なる部分が位置し
ている。従って、図からも明らかなように、発熱量の大
なる部分のAgペースト層2の厚さは従来の半導体装置
に比較して薄く、このために、半導体装置全体としての
熱抵抗は下がるのである。
概略断面図を示し、簡便のため、封止樹脂及びボyディ
ング線等は省略している。同図に2いて、1′は半導体
素子、2′はAgペースト、3′はリードフレームのア
イランド部で1,3’はディンプル加工によってリード
フレーム面に対して平行ではなく角度を有している。半
導体素子1′は図上左端に発熱量の大なる部分が位置し
ている。従って、図からも明らかなように、発熱量の大
なる部分のAgペースト層2の厚さは従来の半導体装置
に比較して薄く、このために、半導体装置全体としての
熱抵抗は下がるのである。
本発明の実施例上リードフレームで示したが、例えばセ
ラミック等の絶縁体である半導体容器やプリント板等の
実装基板に2ける素子搭載面に対しても適用される。ま
た、素子搭載面に頃きt設けたが 素子1を傾かせてマ
ウントしても工い。
ラミック等の絶縁体である半導体容器やプリント板等の
実装基板に2ける素子搭載面に対しても適用される。ま
た、素子搭載面に頃きt設けたが 素子1を傾かせてマ
ウントしても工い。
第1図は従来例を示す断面図、第2図は本発明の一実施
例を示す断面図である。 1・・・・・・半導体素子、2・−・・・・Agペース
ト、3・−・・・・アイランド部。
例を示す断面図である。 1・・・・・・半導体素子、2・−・・・・Agペース
ト、3・−・・・・アイランド部。
Claims (1)
- 半導体素子と素子搭載面とが平行ではなく傾きを持って
いる車上特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11554283A JPS607749A (ja) | 1983-06-27 | 1983-06-27 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11554283A JPS607749A (ja) | 1983-06-27 | 1983-06-27 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS607749A true JPS607749A (ja) | 1985-01-16 |
Family
ID=14665109
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11554283A Pending JPS607749A (ja) | 1983-06-27 | 1983-06-27 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS607749A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH046908U (ja) * | 1990-05-02 | 1992-01-22 |
-
1983
- 1983-06-27 JP JP11554283A patent/JPS607749A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH046908U (ja) * | 1990-05-02 | 1992-01-22 | ||
JP2500904Y2 (ja) * | 1990-05-02 | 1996-06-12 | 株式会社クラレ | 面状ファスナ― |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5604376A (en) | Paddleless molded plastic semiconductor chip package | |
JP2978861B2 (ja) | モールドbga型半導体装置及びその製造方法 | |
JP3332516B2 (ja) | 露出裏面を有する熱強化型半導体デバイスと、その製造方法 | |
US20050146057A1 (en) | Micro lead frame package having transparent encapsulant | |
JP3226244B2 (ja) | 樹脂封止型半導体装置 | |
JPS63179557A (ja) | 半導体装置用リ−ドフレ−ム | |
JPS607749A (ja) | 半導体装置 | |
EP0690499A2 (en) | Paddleless molded plastic semiconductor chip package | |
JP2682200B2 (ja) | 半導体装置 | |
JPS6352451A (ja) | レジン封止型半導体装置 | |
JPH08288428A (ja) | 樹脂封止型半導体装置 | |
JPH0974149A (ja) | 小型パッケージ及びその製造方法 | |
JPH02144946A (ja) | 半導体装置 | |
KR100201379B1 (ko) | 솔더블을 이용한 반도체 칩 부착방법 및 구조 | |
JPH0526760Y2 (ja) | ||
JPH06151648A (ja) | 半導体装置 | |
JPH06196614A (ja) | リードフレーム | |
JPS62117351A (ja) | プラスチツク・パツケ−ジ型半導体装置 | |
JPS63248155A (ja) | 半導体装置 | |
JPS60194553A (ja) | 混成集積回路装置 | |
JP3251436B2 (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
JPH0429360A (ja) | 樹脂封止型半導体装置 | |
JPH08306849A (ja) | 放熱部材及び該放熱部材を備えた半導体装置 | |
JPS6315447A (ja) | 混成集積回路装置 | |
JPH053277A (ja) | 半導体装置 |