JPS62205650A - 半導体装置用基板 - Google Patents

半導体装置用基板

Info

Publication number
JPS62205650A
JPS62205650A JP61049281A JP4928186A JPS62205650A JP S62205650 A JPS62205650 A JP S62205650A JP 61049281 A JP61049281 A JP 61049281A JP 4928186 A JP4928186 A JP 4928186A JP S62205650 A JPS62205650 A JP S62205650A
Authority
JP
Japan
Prior art keywords
substrate
mounting
wiring
external connection
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61049281A
Other languages
English (en)
Inventor
Seisaku Yamanaka
山中 正策
Hirohiko Ihara
井原 寛彦
Tadashi Igarashi
五十嵐 廉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP61049281A priority Critical patent/JPS62205650A/ja
Publication of JPS62205650A publication Critical patent/JPS62205650A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49589Capacitor integral with or on the leadframe
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は半導体装置用基板に係り、符に複数の高出力
の半導体素子が搭載可能で系子搭載と内部配線後に加圧
下で樹脂封止またはガラス封止か町UUで、しかも生産
性の向い半導体装置用基板に関するものである1 (従来め技術) 従来、複数の半導体素子を搭載する牛4体装置用1店、
阪としては、第3凶に示すようにRnにAg −Pd等
で71− nk層15を形成したセラミックス基板12
が反相されている。    −ユバ 二*=そして該基板12に半4体系子18を搭載し、さ
らにリード部材11ftロウ付は等により装ノa節、こ
れを溶融したエポキシ樹力旨中に浸偵して基板部分およ
びリード部材のロウ付は部分を被覆し、その後キユアー
を行なって第3図のような外界からの保護をエポキシ樹
脂16で行った半導体読直として使用されている。
しかしながら、この第3図の構造の半導体装置用基板で
はリード部材11をセラミック基板12上の外部配線用
端子部15と個々にロウ付けしなけれはならず、このた
め高密度化しにくく、また自動化による量産化もはかり
にくいのである。
また、樹脂封止を無加圧下で行なうことがら囚1ヒ後仙
脂内部に空セIIIIが残りやすく、信頼性が低いとい
う問題があった。
サラニ@14が一般に低熱伝導率のセラミックスである
ため、尚出力素子の搭載は山海であった。
上記した間鵡点を解決するものとして第4凶に示すよう
なリードフレームを用いた基板が使われはじめている。
即ち、フォトエツチングまたはスタンピングにより成形
したリードフレーム17の半導体素子13搭載部18の
表muに絶縁層板組19、さらに配線層被覆15を施し
、リード先端tこはAβまたは貴金属被覆2゜を施した
ものである。
リードフレーム!7の材質としては、42合金(Fe−
42%Ni )に代表される鉄系材料あるいは銅系材料
が用いられている。42合金等の鉄系材料は、熱膨張係
数が低(、Siなどの半導体素子のそれと近く、従って
動作時の急激な温度上昇時に発生しやすいクラックが防
止でき、大面積の素子搭載か可能であるという特長を有
している。しかしながら、熱伝/i反が極めて小さいた
め、高出力の素子搭載は不IITTileという欠点を
有している。また月゛止に用・・いるエポキシ樹脂と熱
膨張係数が者しく違うため、半導体読直の組立時、また
は動作時の熱履歴で樹脂/リードフレーム界面の@除が
生じやす<、6吋湿りの帷保が難しいという問題を有し
ている。
一方、銅合輩は熱伝導度が大きく、高出力の素子に適し
ているが、熱膨張係数が大きいため、大面積の素子搭載
は困難である。
以上のように、基板材料を同一材料で14成しようとす
ると、熱伝導度は大きければ大きいほど好ましいが、熱
膨張係数については、Stとのストレスに配置はすれば
低いほど好ましく、樹Jjhとの封止性を考慮すれば高
いほど好ましいという相反するニーズを満たすことは出
来ないというのが現状である。
一方、半導体搭載部の絶縁ノー被覆、配線層被覆に除し
ては、基板全体で所要の領域のみに対応した開口部を有
する金)^マスクを使用した部分的被復法を採用するに
せよ、また、全面被償後フォトリソグラフィー技術等に
より不要部分の被膜を除去するにせよ、極めて被覆の生
産性が低いのが現状である。換d゛すると、乾式法、湿
式法の何れを採用するにせよ、生産叱方は負荷する基板
の面積によってきまるため、現状は極めて効率が低くな
っている。
(発明が解決しようとする問題点) 近年の高密度実装化の動向の中で、m&の高出力の素子
の搭1kが可能で、生産性にすぐれた半導体装置用基板
に対する要求が強まっている。しかも通常のモノリシッ
クICなみの封止信頼性の確保が前提となっている。
しかしながら、従来の第3囚に示す方式では、放熱性、
生産性、封止信頼性を滴定させることはでさない。まk
IIJJ−素材により素子搭載部とリード部を形成した
リードフレームを用いる弔4図の方式では、銅糸材付を
用いることにより、放熱性と封止信頼性は向上させられ
るか、上記の理由で生産株が極めて低い。
(問題点を解決するための手段) この発明は上記した従来の基板の欠点に鑑み、複数の高
出力の素子の搭載が可能で、生産性にすぐれた半導体装
置用基板を提供することを目的とするものである。
即ち、上記の目的を達成するために、この発明は、半尋
体素子搭載用配縁基板と外部接続用リード部を〃1」1
1I11)ζ形成し、所定の表向被覆処理を施した後に
、スポット溶接や半田付けにより一体化した半導体装置
用基板を発明したものである。
(作 用) 半尋体素子搭載用配線基板の材質としては、4電注材料
、絶縁性材料の何れでもよいが、−出力の素子の放熱基
板の役割を持たせる必要から、熱伝導度0Jca l 
7cm−see・0c  以上のものが好ましい。
所定の表面被覆処理とは、基板材質が導電性材151の
場合はその表面全面に絶縁層を形成し、さらにその上に
配線層を形成するものであり、また材質が絶縁材料の場
合には、配線層を形成させることである。そして何れの
林賀の場合も絶縁層と配&Mを繰返し形成することによ
り多層配線基板が作成できることは勿、、lK+である
外部接続用リード部の材質としては、従来からリードフ
レームの材料として用いられている実績のある鉄系材料
、銅系材料などが適当である。そして所定の表面処理と
は、少くともインナーリードの先端部にAβ被徨層、貴
金属板組層を形成し、その後の工程でAn’貴金属から
なるボンディングワイヤーと良好な汝着在が得られるよ
うにすることである。
この発明においては、素子搭載用配線基板と外部接続用
リード部の材質が同一であっても一向に差支えない。
この発明は仮数の高出力の半4す体素子の搭載可uFs
を基板を提供することと、生匹注の向い、云いかえれは
加工費が安くてすむ基板を提供することを目的とするも
のであり、符に後者の目「Jに対しては、取も生産Δが
低くなりやすい光子俗截用配泳基板への表面被覆処理段
階では、通′18半得体基板全体の半分以上の面頂を占
める外部接続用リード部が接合しない状lL毎となって
いることから、2惜以上の生産性がi;tられることに
なる。
この発明の半導体装置用基板を月1いた半導体装置の封
止方法としては、生産性の高いトランスファーモールド
に代表される加圧下の憫1Jti封正方法と共に、戴置
封止が可能なガラス封正方法がある。
特に後者のガラス封正方法を採用する場合は、外部接続
用リード部系材とガラスのiA膨張係数を近づけて山・
<ことが必要となるが、この発明の基板では糸子搭載用
配線基板と外部伏凱知リード部の素材は同一である心安
は全くなく、従って素子搭載用tit 6M基板の素材
は尚出力の素子の搭載が司11Lな熱伝導&0t2ca
l/cm−5ee−”c以上のb料、飼えば無1ν戒網
、錫−銅合金などで形成し、外部接続用リード部は封止
に使われているガラスの熱膨張系叡に近い材料、例えば
42合雀(Fe−42%Ni)、コバール合4 (Fe
 −29%Ni −18%Co )などで形成すれば工
い。
(実施例) 以下、この発明の実MgbJを図面に基づいて説明する
第5凶は、この発明の半導体装置用基板の一例を示す、
裏面から見た平曲凶である。また第1凶はこの発明の半
導体基板を使用して製作した樹脂封止牽半与体装直の一
例を示す1tjlLfLl凶である。
即ち、無riM銅等の熱伝導度0+2cal/cm−s
ec −”c以上の材料を基&2の素材とし、その上に
金属酸(ヒ物等の絶1球注肢涙6を施し、さらに金属等
の慢1L注材+’)で配線液戻5を施した素子搭載用配
線基板2の上にSi等の半導体素子3、Ta205等の
チップコンデンサ等を搭載し、Auワイヤー等で内部6
d−4がh巴されている。
もちろん、チップコンデンサやチップ抵抗を配腺被挨形
成区に薄挨素子として形成してもよい。
インナーリード先端にAIlや貴金属液戻8を形成して
いる外部接続用リード部lの素材としては、従来よりリ
ードフレーム材料として多用されていくン′ る温調(Cu−10%Sn)などの銅合金糸材料や42
合金(Fe −42%Ni)などの鉄系材料を使用すれ
ば工いO 半辱体素子搭載基&2と外部接直用リード部lとは、A
eヤ貴金属で形成されたボンディングワイヤー7に二す
結縁され、エポキシ樹脂等の合成樹脂9で封止されてい
る。
弔2図はこの発明の半導体基板を画用して製作した半導
体装置の他の例を示す〜「面図であり、半脅体索子搭載
用比線基板2は第1図の樹mi封止型とlul 4J<
に形成されている。
また外部接直用リード部lの漏4jとしては、通常の封
止用ガラス10(例えは日本電気硝子社製。
LS−0113)と熱j膨張係数の近い42合金等を使
用し、インナーリード部先端にはAβや責金属被挾8を
施している。同図において9′はセラミックキャップで
ある。
(発明の効果) 上記したように、この発明の半導体装置用基板は複数の
、議出力の半導体先子を搭載することができ、この禦子
搭載と内部rid線後に加圧下で樹脂またはガラス封止
することができ、その生産性が非Isに尚いという効果
を奏するのである。
【図面の簡単な説明】
第11はこの発明の半導体装置用基板を用いた伺膓封止
型半導体装置の断面図、第2図は同じくガラス封止型半
導体装置の断面図、第3凶はセラミックシートを用いた
従来の版数素子搭4i、型半導体装置のII)t IM
J凶、第4凶はリードフレームを用いた従来の半導体装
置の断面図である。 第5囚はこの発明の半導体装置用基板の−しdを示す板
曲から見た平1i[1図である。 l・外部接続用リード部、2・・・素子搭載用基板、3
・・・半尋体巣子、4・基敬内配線ワイヤー、5・・・
基板内削、+M被朕、6・・・絶縁被護、7・・・ボン
ディングワイヤー、8・・・Aeまたは責全属被族、9
・・・封止m1jal、9′・・・セラミックキャップ
、10・・・封止ガラス、1+・・・リード晶相、12
・・・セラミック基板、13・・・半導体素子、14・
・ボンディングワイヤー、15・・Ag−Pd等による
配脈ト工・、16川エポキシ切粛、17・・・リードフ
レーム、18・・・索子」i載部、19− Aa縁波換
、20・・・ACまたは貴公)≦被膜、21・・・ボン
ディングワイヤー 代理人弁理士 上代性 司″′: ・、・(′ 擬1 図

Claims (4)

    【特許請求の範囲】
  1. (1)別個に形成された外部接続用リード部と、熱伝導
    度0.2cal/cm・sec・℃以上の材料からなる
    素子搭載用配線基板を接合させ、素子搭載と内部配線後
    樹脂封止又はガラス封止したことを特徴とする半導体装
    置用基板。
  2. (2)素子搭載用配線基板が単体金属または合金、クラ
    ッド材などの導電性複合材料からなり、該基板表面に絶
    縁層被覆、さらに配線層被覆が施されていることを特徴
    とする特許請求の範囲第1項記載の半導体装置用基板。
  3. (3)素子搭載用配線基板が絶縁材料からなり、該基板
    表面に配線層被覆が施されていることを特徴とする特許
    請求の範囲第1項記載の半導体装置用基板。
  4. (4)外部接続用リード部が単体金属または合金、クラ
    ッド材などの導電性複合材料からなり、該リード部の少
    くともインナーリード部の先端部に接着性の良好な被覆
    が施されていることを特徴とする特許請求の範囲第1項
    記載の半導体用基板。
JP61049281A 1986-03-05 1986-03-05 半導体装置用基板 Pending JPS62205650A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61049281A JPS62205650A (ja) 1986-03-05 1986-03-05 半導体装置用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61049281A JPS62205650A (ja) 1986-03-05 1986-03-05 半導体装置用基板

Publications (1)

Publication Number Publication Date
JPS62205650A true JPS62205650A (ja) 1987-09-10

Family

ID=12826485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61049281A Pending JPS62205650A (ja) 1986-03-05 1986-03-05 半導体装置用基板

Country Status (1)

Country Link
JP (1) JPS62205650A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01250052A (ja) * 1988-03-30 1989-10-05 Matsushita Electric Ind Co Ltd 圧電素子応用センサ
JPH0677089A (ja) * 1992-05-27 1994-03-18 Nec Corp 電気二重層コンデンサ
US5463248A (en) * 1993-05-18 1995-10-31 Kabushiki Kaisha Toshiba Semiconductor package using an aluminum nitride substrate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60160135A (ja) * 1984-01-30 1985-08-21 Nec Kansai Ltd Hic
JPS60193365A (ja) * 1984-03-15 1985-10-01 Nec Corp リ−ドフレ−ム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60160135A (ja) * 1984-01-30 1985-08-21 Nec Kansai Ltd Hic
JPS60193365A (ja) * 1984-03-15 1985-10-01 Nec Corp リ−ドフレ−ム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01250052A (ja) * 1988-03-30 1989-10-05 Matsushita Electric Ind Co Ltd 圧電素子応用センサ
JPH0677089A (ja) * 1992-05-27 1994-03-18 Nec Corp 電気二重層コンデンサ
US5463248A (en) * 1993-05-18 1995-10-31 Kabushiki Kaisha Toshiba Semiconductor package using an aluminum nitride substrate

Similar Documents

Publication Publication Date Title
US5594282A (en) Resin sealing type semiconductor device and method of making the same
KR100241476B1 (ko) 집적 회로용 절연 리드 프레임 및 그의 제조 방법
US7682875B2 (en) Method for fabricating a module including a sintered joint
JPS63205935A (ja) 放熱板付樹脂封止型半導体装置
KR100902766B1 (ko) 절연성 세라믹 히트 싱크를 갖는 디스크리트 패키지
JPS5940560A (ja) 多層回路装置
JPH0444347A (ja) 半導体装置及びその製造方法
US20050093121A1 (en) Chip package and substrate
US5883439A (en) Semiconductor device molded in plastic package free from crack by virtue of organic stress relaxation layer
JPS6050343B2 (ja) 半導体装置製造用リ−ドフレ−ム
KR950009625B1 (ko) 유리봉지형 세라믹 패키지
JPS62205650A (ja) 半導体装置用基板
JPH04249353A (ja) 樹脂封止型半導体装置
JPH03191560A (ja) 樹脂封止型半導体装置
JPS63190363A (ja) パワ−パツケ−ジ
JP2612468B2 (ja) 電子部品搭載用基板
JPH04144162A (ja) 半導体装置
JP2790675B2 (ja) リードフレーム
JP3045940B2 (ja) 半導体装置およびその製造方法
JPH0756886B2 (ja) 半導体パッケージの製造方法
JPS6329960A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JPH02303052A (ja) 半導体パッケージ
JPS60165745A (ja) 樹脂封止型半導体装置
JPH1126643A (ja) 半導体装置
KR20210131139A (ko) 양면 기판 반도체 제조 방법