JP2008300669A - 半導体パッケージ及び配線基板 - Google Patents

Abstract

【課題】基板材料と封止樹脂材料の熱膨張の応力の違いにより発生する反りを効果的に防止又は抑制可能な半導体パッケージを提供すること。
【解決手段】半導体チップ２を配線基板１に接着して搭載し、封止樹脂３で封止してなる半導体パッケージであって、チップ２と基板１との間に溝状の空隙１１を有し、且つ、基板１を貫通して当該空隙１１を外部雰囲気に通じさせるベントホール１２を有することを特徴とする半導体パッケージである。好ましくは、空隙１１は格子状に交差する複数の溝で形成される。溝状の空隙１１は、配線基板のソルダレジスト層５に形成してもよく、半導体チップを配線基板に接着する接着剤層４に形成してもよい。
【選択図】図１

Description

本発明は、半導体パッケージに関し、より詳しく言えば、反りの発生を防止又は抑制するのに有効な構造を有する半導体パッケージに関する。
本発明はまた、そのような半導体パッケージで用いるための配線基板にも関する。

半導体パッケージは、配線基板に半導体チップを搭載し、封止樹脂で封止して製造される。一例として、図３に、基板１０１に半導体チップ１０２をワイヤボンディングにより接続し封止樹脂１０３で封止したパッケージを示す。このパッケージでは、基板１０１とチップ１０２の間に隙間ができないように、それらは接着剤１０４を用いて接着される。

半導体チップは、熱による膨張・収縮が比較的小さい。それに対し、封止樹脂（例えば、シリカ粉末を充填したエポキシ樹脂）は、液体の状態から固化するときに体積が減少する特性を有し、また、熱膨張率が大きいため、熱による膨張・収縮が大きい。基板（通常、ガラス繊維入りのエポキシ樹脂又はビスマレイミドトリアジン（ＢＴ））も、熱膨張率が大きく、熱による膨張・収縮が大きい。

そのため、パッケージの製造において、モールド成形温度（例えば１７５℃程度）から常温（２０℃）に冷えるときに、チップを挟んでチップの上下の封止樹脂と基板はともに縮もうとし、パッケージは縮む力が強い方に反る。封止樹脂は一般にエポキシ樹脂の比率が１０〜１５ｗｔ％であり、基板はエポキシ（又はＢＴ）樹脂の比率が３０〜５０ｗｔ％であることから、少なくともパッケージの封止樹脂の方が基板より厚くないと、基板と封止樹脂の縮む力のバランスが取れず、パッケージに反りが生じる。図３のように封止樹脂１０２の方が基板１０１より薄い場合、パッケージには、常温において、図４（ａ）に示したように、基板１０１がより強く収縮した形で反りが生じる（図４（ａ）においては、簡単にするため、接着剤層は図示していない）。反りが大きくなると、パッケージの搬送に使用するチャックでの吸着が不能になったり、テストソケットへの装着・脱着に支障をきたしたりといった、組み立て・テスト工程における不具合の原因となる。

それとは別に、パッケージをはんだリフローのために加熱したときには、基板の膨張する応力が封止樹脂の膨張する応力より大きくなり、図４（ｂ）に示したように、パッケージは常温のときとは逆側に反りを生じる（図４（ｂ）においては、簡単にするため、接着剤層は図示していない）。この場合も、反りが大きくなると、パッケージをはんだボールで実装基板に接合できないという不具合が発生する。

特許文献１に、半導体パッケージの変形を小さくする技術が開示されている。この文献には、反り防止のための補強用のプレート２０を、封止樹脂１８の表面に設けている。しかし、プレート２０を設けるために、半導体パッケージの厚さが増加してしまい、近年の半導体パッケージの薄型化の要求に対応することができない。

特開平７−３２１２４６号公報

機器の小型・薄型化が進んでいる分野で使用される半導体パッケージに関しては、その薄型化が要望されている。同時に、そのような分野では、多機能化の追求に合わせて、基板の多層化の度合が増し、基板は厚くなる傾向にある。また、パッケージオンパッケージ（ＰＯＰ）における下パッケージなどは、基板が厚く、チップを封止する封止樹脂は薄くならざるを得ない。そのため、これらのパッケージにあっては、特に反りの防止が困難であるのが実情である。

本発明は、基板材料と封止樹脂材料の熱膨張の応力の違いにより発生する反りを効果的に防止又は抑制可能な半導体パッケージの提供を目的とするものである。
そのような半導体パッケージで用いるための配線基板を提供することも、本発明の目的である。

半導体パッケージにおいて反りが発生する主な原因は、チップをはさんでいる基板材料と封止樹脂材料の熱膨張の応力の違いである。両者を比較すると、樹脂比率の低い封止樹脂材料の方が熱膨張の応力が小さいため、封止樹脂を基板より厚くすれば、パッケージの反りを抑制することが可能である。しかし、このアプローチは、パッケージ全体の薄型化の要請に反することになるため、採用できない。

基板を薄くするアプローチも考えられるが、基板内の配線の引き回しの関係から、基板内の配線層の数を減らすことはできない。また、パッケージを使用する機器側の多機能化の要請から、むしろ配線層の数は増加の傾向にある。従って、このアプローチも採用できない。

使用する材料の選択によるアプローチも考えられるが、基板材料も封止樹脂材料も使用可能な樹脂比率の範囲が限られており、それらを極端に変更することはできない。従って、このアプローチも有効な解決策にはならない。

発明者らは、これらを含めて、様々な検討を重ねた末に、基板材料と封止樹脂材料の熱膨張の応力の差に起因するパッケージの反りの防止又は抑制に有効なパッケージ構造を見いだして、本発明を完成するに至った。

すなわち、本発明の半導体パッケージは、半導体チップを配線基板に接着して搭載し、封止樹脂で封止してなる半導体パッケージであって、チップと基板との間に溝状の空隙を有し、且つ、基板を貫通して当該空隙を外部雰囲気に通じさせるベントホールを有することを特徴とする。

好ましくは、溝状の空隙は格子状に交差する複数の溝で形成される。溝状の空隙は、配線基板のソルダレジスト層に形成してもよく、半導体チップを配線基板に接着する接着剤層に形成してもよい。

本発明はまた、本発明の半導体パッケージで用いるための、半導体チップが接着されて搭載される配線基板であって、半導体チップが搭載された際に、該チップと基板との間に位置する溝状の空隙を有し、且つ、基板を貫通して当該空隙を外部雰囲気に通じさせるベントホールを有することを特徴とする配線基板も提供する。

本発明によれば、基板材料と封止樹脂材料の熱膨張の応力の違いにより発生する反りを効果的に防止又は抑制できる半導体パッケージを提供することができる。その結果、チャックで吸着して行うパッケージの搬送を不能にし、あるいはパッケージのテストソケットへの装着・脱着に支障をきたしかねないパッケージの反り（常温での反り）にも、はんだリフロー時にはんだボールの実装基板への接合を不能にしかねない反り（リフロー温度での反り）にも煩わされない半導体パッケージの利用が可能になる。

本発明の半導体パッケージは、チップと基板との間に空隙を有し、且つ、基板を貫通して当該空隙を外部雰囲気に通じさせるベントホールを有することを特徴とするものである。

本発明においては、このように、チップと基板との間に空隙を設けることによって、それらが直接接着する面積を減らして、より大きく収縮する部材である基板の縮む力がチップを介して封止樹脂側に伝わりにくくし、それによりパッケージ全体の反りを防止又は抑制する。

チップと基板との間の空隙には気体（空気）が存在しており、その気体が閉じた空間内にある場合、パッケージの製造過程でモールド成形温度に加熱する際や、はんだリフローを行う際に、その気体の膨張のためパッケージが破壊され、あるいは爆発が起こる危険がある。本発明では、基板を貫通してチップと基板間の空隙を外部雰囲気に通じさせるベントホールを設けており、このベントホールを通して、加熱により膨張した気体の一部をパッケージ外に排出することができる。

チップ−基板間の空隙は、基板の縮む力の封止樹脂側への伝播をそれらの接着平面においてできるだけ均一に妨げるようにするため、また、それらの接着状態をできるだけ均一にするために、接着平面の全体にわたり均一に存在するのが有利である。そのために、チップ−基板間の空隙は、例えば、渦巻き型又は蛇行する溝状の空隙とすることができ、あるいは互いに連通した複数の溝を組み合わせて空隙とすることができる。後者の場合、例えば格子状に交差する複数の溝により空隙を形成することができる。基板の縮む力の伝播の均一性とチップ−基板の接着状態の均一性の観点から、格子状に交差する複数の溝による空隙がより好ましい。

どのような形態の空隙の場合も、空隙の１点は空隙の全ての他の点に通じているので、ベントホールは最低限１つ設ければよい。

一方、例えば設計上の理由から、複数の独立した空隙を設けることも可能である。この場合も、各空隙の１点はその空隙の全ての他の点に通じているので、ベントホールは各独立の空隙ごとに最低限１つ設ければよい。

次に、図面を参照して本発明を更に説明する。言うまでもなく、本発明はここで具体的に説明するものに限定されるものではない。

図１に、本発明の半導体パッケージの一例を示す。この図のパッケージは、配線基板１に半導体チップ２をワイヤボンディングにより接続し、封止樹脂３で封止してなるものである。基板１とチップ２とは、接着剤４で接着されている。基板１は多層配線基板であるが、簡単にするため図１に多層構造を形成する各層は示しておらず、上下の表層のソルダレジスト層５、６と、パッケージを他の実装基板などに接合するための下面の外部接続端子としてのはんだボール７のみを図示している。

図１の半導体パッケージでは、ソルダレジスト層５に、相互に連通した格子状の溝として形成した空隙１１が設けられている。そして基板１を貫通するベントホール１２が、空隙の中央部に通じている。

図１の半導体パッケージは、上部ソルダレジスト層５に格子状の空隙構造を形成することと、基板１に貫通孔を形成することを除いて、通常の半導体パッケージと同様に製造することができる。

具体的に言えば、用意した配線基板（この基板には、ソルダレジスト層に後に形成する溝の１つに通じる貫通孔を前もってあけておく）の上部ソルダレジスト層にチップをワイヤボンド接続するためのパッドを露出するパターニング工程において、ソルダレジスト層に空隙構造を形成する格子状の溝パターンを形成する。図２に、ソルダレジスト層２１に形成した格子状溝パターン２２を示す（簡単にするため、この図にワイヤボンド接続のための開口部は示していない）。格子状溝パターン２２を形成する領域は、想像線で示したチップ２３を搭載する領域より内側で、その領域のほぼ全体に及ぶようにするのが好ましい。溝２２がチップ２３の搭載領域より外側に延びていると、後の封止工程で封止材料がそこから入り込んでくることになる。溝２２の幅は、広すぎると、後のチップ封止時の封止樹脂の注入圧力でチップに割れが発生しやすくなり、好ましくない。逆に、狭すぎると、反りの改善効果が得られなくなる。発明者らは、一般的なチップに関して言えば、好適な溝の幅は０．０８〜０．１２ｍｍ程度、例えば０．１ｍｍ程度、であることを突き止めた。溝の間隔は、パッケージの反りの状態により調整し、すなわち、実際のパッケージの反りの状態を観察しながら決定する。

次に、ダイアタッチフィルム（接着剤）を用いてチップを基板に接着する。このフィルムの一部はソルダレジスト層の溝パターン内に侵入するが、使用するダイアタッチフィルムの厚さよりもソルダレジスト層を厚くしておけば、溝パターンの空隙が塞がれるには至らない。例えば、１０μｍ厚のダイアタッチフィルムを使用する場合、ソルダレジスト層の厚みが２０μｍ程度あれば、溝パターンの空隙はフィルムによって塞がれることはない。

接着後、ワイヤボンディングによりチップを基板に電気的に接続し、続いて封止材料によりチップを封止して、パッケージを完成する。

ソルダレジスト層（厚さ３０μｍ）に直交する幅０．１ｍｍの溝を縦横それぞれ１９本形成して、他面側から中央部の溝に達するベントホール（直径０．２ｍｍ）をあけた配線基板（１２×１２ｍｍ、厚さ０．３ｍｍ）を用意し、溝を形成した領域にダイアタッチフィルム（厚さ１０μｍ）を用いて半導体チップ（１０×１０ｍｍ、厚さ２００μｍ）を接着し、次いでワイヤボンディングと封止樹脂による封止を行って（封止樹脂層の厚さ４００μｍ）、本発明による半導体パッケージを作製した。比較のために、ソルダレジスト層の溝と貫通孔がない基板を用いたことを除いて、同様のパッケージを作製した。各パッケージについて、水平に配置した状態で、対角線の一端（パッケージの角の一つ）とその対角線の中央の位置の高さを比べることで、常温での反りの量を求めたところ、本発明によるパッケージで４０〜５０μｍ、比較用のパッケージで８０〜９０μｍであった。おのおのを２６０℃に加熱してリフロー時の反りの量を調べたところ、本発明によるパッケージで−５０〜−６０μｍ、比較用のパッケージで−９０〜−１００μｍであった。ここで、リフロー時の反りがマイナスの値となっているのは、常温時の反りは図４（ａ）のように生じるのに対し、リフロー時の反りは図４（ｂ）のように逆向きに生じるためである。

本発明では、チップ−基板間に空隙を設けるために上述のようにパターン化したソルダレジスト層を用いる代わりに、パターン化したダイアタッチフィルムを用いることも可能である。

本発明の半導体パッケージを利用して、パッケージオンパッケージ（ＰＯＰ）を製作することもできる。パッケージオンパッケージにおいては、特に上に別のパッケージが重ねられる下パッケージで、基板に比べ封止樹脂を厚くできず反りが発生しやすくなる。そのような下パッケージとして本発明のパッケージを使用すれば、その反りを抑制又は防止して、欠陥のないパッケージオンパッケージ製品を得ることができる。下パッケージだけでなく、上方のパッケージにも本発明のパッケージを用いることにより、パッケージオンパッケージの品質を更に高めることも可能である。

本発明には更に、封止樹脂による封止を行わないフリップチップ（ＦＣ）パッケージに応用する可能性も考えられる。

本発明の半導体パッケージを説明する模式図である。 本発明による、ソルダレジスト層に形成した格子状溝パターンを説明する図である。 従来の半導体パッケージを説明する模式図である。 半導体パッケージにおける反りを説明する図である。

符号の説明

１ 配線基板
２ チップ
３ 封止樹脂
４ 接着剤
５、６ ソルダレジスト層
１１ 空隙
１２ ベントホール

Claims (9)

1. 半導体チップを配線基板に接着して搭載し、封止樹脂で封止してなる半導体パッケージであって、チップと基板との間に溝状の空隙を有し、且つ、基板を貫通して当該空隙を外部雰囲気に通じさせるベントホールを有することを特徴とする半導体パッケージ。
2. 前記溝状の空隙が格子状に交差する複数の溝で形成されている、請求項１記載の半導体パッケージ。
3. 前記溝状の空隙が配線基板のソルダレジスト層に形成されている、請求項１又は２記載の半導体パッケージ。
4. 前記空隙が半導体チップを配線基板に接着する接着剤層に形成されている、請求項１又は２記載の半導体パッケージ。
5. 前記溝の幅が０．０８〜０．１２ｍｍである、請求項１〜４のいずれか一つに記載の半導体パッケージ。
6. 半導体チップが接着されて搭載される配線基板であって、半導体チップが搭載された際に、該チップと基板との間に位置する溝状の空隙を有し、且つ、基板を貫通して当該空隙を外部雰囲気に通じさせるベントホールを有することを特徴とする配線基板。
7. 前記溝状の空隙が格子状に交差する複数の溝で形成されている、請求項６記載の配線基板。
8. 前記溝状の空隙が配線基板のソルダレジスト層に形成されている、請求項６又は７記載の配線基板。
9. 前記溝の幅が０．０８〜０．１２ｍｍである、請求項６〜８のいずれか一つに記載の配線基板。

Images