JP3014873B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3014873B2
JP3014873B2 JP4294982A JP29498292A JP3014873B2 JP 3014873 B2 JP3014873 B2 JP 3014873B2 JP 4294982 A JP4294982 A JP 4294982A JP 29498292 A JP29498292 A JP 29498292A JP 3014873 B2 JP3014873 B2 JP 3014873B2
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
envelope
sealing
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4294982A
Other languages
English (en)
Other versions
JPH06151649A (ja
Inventor
佳昭 松田
Original Assignee
松下電子工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下電子工業株式会社 filed Critical 松下電子工業株式会社
Priority to JP4294982A priority Critical patent/JP3014873B2/ja
Publication of JPH06151649A publication Critical patent/JPH06151649A/ja
Application granted granted Critical
Publication of JP3014873B2 publication Critical patent/JP3014873B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、外囲器形成材が半導
体素子および金属細線に与える応力等の物理的影響を排
除するための構造を有する半導体装置の製造方法に関す
るものである。
【０００２】
【従来の技術】通常、半導体素子は、回路基板等への実
装を容易に行うためや、熱の放散、外部環境からの保護
等を目的として外囲器に封入されている。その外囲器
は、熱硬化性樹脂の一つであるエポキシ系樹脂を用い、
生産性に優れた製造工法である低圧トランスファーモー
ルド法により形成したものが主流となっている。
【０００３】また、近年の電子機器の小型・軽量化、高
機能化にともなう高密度実装化等の要求に対して外囲器
形成材が樹脂であることが絶対不可欠となっている反
面、使用分野の拡がり、厳しくなる使用環境にともなう
高信頼性化への要求に対して、成型工法、樹脂材、半導
体装置の構造等について種々の改良がなされているが、
充分といえる信頼性を得るに満たないのが現状であり、
樹脂外囲器に対する技術的課題は多い。
【０００４】以下、従来の半導体装置の構成について説
明する。図５は従来の半導体装置の内部構造を示す側面
断面図で、同図に示すように、従来の半導体装置は、半
導体素子１を導電性接着剤等を用いてリードフレームの
半導体素子搭載部２に載置し、半導体素子１の電極体を
金属細線５によってリードフレームの電極端子部３に電
気的に接続した状態でエポキシ系樹脂から成る外囲器６
に封入されている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記し
た従来の半導体装置では、半導体素子１および金属細線
５は外囲器６を形成するエポキシ系樹脂に直接的に覆い
包まれた構造のため、エポキシ系樹脂からの応力の作用
によって、半導体素子１の特性に変動や劣化を生じた
り、半導体素子１のクラックや金属細線５の断線等が生
じるという問題点があった。
【０００６】特に、半導体装置はいくつかの異材質の部
材から構成されているため、様々な線膨張係数を持つ部
材の集合体であり、もとより内在する応力を有するが、
ここでは特に外部的な要因によって与えられる応力が問
題となり、例えば、半導体装置を回路基板等へ実装する
際の半田温度（耐熱）や、実装後に繰り返される使用環
境温度の変化（温度サイクル）等が外部的な要因にあげ
られる。
【０００７】また、従来より中空構造を有する半導体装
置としてセラミックや金属を外囲器形成材に用いて気密
封止をしたものがあるが、いずれも価格が高く、低価格
の電子機器には汎用的に使用できないという問題点もあ
った。したがって、この発明の目的は、外囲器形成材が
半導体素子および金属細線に与える応力等の物理的影響
を排除し、安価で厳しい実装や使用環境などの条件下で
も安定かつ良好に動作する信頼性の高い半導体装置の製
造方法を提供することである。
【０００８】
【課題を解決するための手段】この発明の半導体装置の
製造方法は、半導体素子を中空構造の包囲器によって一
次封止した後に、樹脂によって二次封止するようにした
半導体装置の製造方法であって、包囲器によって一次封
止された包囲器内部の中空部に作用する樹脂注入圧を逃
がす構造を備えた封止金型によって二次封止するように
している。
【０００９】
【００１０】
【作用】この発明の半導体装置の製造方法によれば、半
導体素子および金属細線はその周辺域を覆う包囲器によ
って樹脂材と隔たることになり、外囲器を形成する樹脂
材から生じた応力等の物理的影響をうけることがなくな
り、外部環境の変化に対しても安定かつ良好に動作し信
頼性の高い半導体装置を製造することができる。また、
二次封止による樹脂が充満してもなお樹脂注入が行われ
る場合、封止金型に包囲器内部の中空部に作用する樹脂
注入圧を逃がす構造、例えば除圧キャビティが設けられ
ているので、樹脂の充満による不要な加圧を防ぎ、包囲
器内の中空部形状を保持することができる。このため、
外囲器を形成する樹脂材から生じた応力等の物理的影響
をうけない半導体装置を確実に製造することができる。
【００１１】
【００１２】
【実施例】以下、この発明の実施例について図面を参照
しながら説明する。図１はこの発明の第１の実施例であ
る半導体装置の内部構造を示す側面断面図で、従来の半
導体装置と同様に、半導体素子１を導電性接着剤等によ
りリードフレームの半導体素子搭載部２に載置し、半導
体素子１の電極体とリードフレームの電極端子部３とを
金属細線５によって電気的に接続している。
【００１３】一次封止としてリードフレームの半導体素
子搭載部２および電極端子部３と半導体素子１および金
属細線５を含む周域を包囲するようにしてリードフレー
ム裏面と表面から底部包囲器８，上部包囲器９が挟みあ
わせられ、これらを接着等の方法により充分に乾燥した
不活性ガス雰囲気中で装着して中空部７が形成されてい
る。
【００１４】底部包囲器８および上部包囲器９が接着さ
れた包囲器は、二次封止として低圧トランスファーモル
ド法によりエポキシ系樹脂から成る外囲器１０に封入さ
れている。底部包囲器８は半導体素子１を載置する前よ
り、あらかじめリードフレーム裏面に装着される場合も
ある。第１の実施例である半導体装置は、上記のように
構成されているので、一次封止によって形成された中空
部７は、外囲器１０を形成する樹脂材から生じた応力の
吸収部として機能することになる。また、その周囲を覆
う樹脂外囲器１０によってより高い気密性が得られるこ
とになる。
【００１５】以上のように、この発明の第１の実施例に
よれば、半導体素子１および金属細線５はその周辺域を
覆う中空部７を介して樹脂材と隔たることになり、外囲
器１０を形成する樹脂材から生じた応力等の物理的影響
をうけることなく、厳しい実装や使用環境等の条件下で
も、安定した良好な動作と高い信頼性を得ることができ
る。
【００１６】次に、この発明の第２の実施例について図
２および図３を参照しながら説明する。図２はこの発明
の第２の実施例の半導体装置の内部構造を示す側面断面
図で、図３は第１の実施例と第２の実施例の半導体装置
のリードフレームの比較図であり、同図（ａ）は第１実
施例のリードフレーム平面図、（ｂ）は第２実施例のリ
ードフレーム平面図である。
【００１７】第２の実施例の半導体装置は、外囲器１０
を形成する樹脂材から生じた応力等の物理的影響を排除
する効果において第１の実施例と何ら変わることがない
が、第１の実施例と異なる点は、第１の実施例における
半導体素子搭載部２が部分的に樹脂フィルム１３で構成
されているリードフレームを用いた点にある。中空部７
はこの樹脂フィルム１３に上部包囲器９を直接装着して
形成されている。
【００１８】通常、リードフレームの半導体素子搭載部
２と電極端子部３等の間には図（ａ）に示すように隙間
４があり、中空部７を形成するためには、二次封止での
樹脂の流れ込みを防止するため底部包囲器８が必要とな
るが、この実施例における樹脂フィルム１３には隙間４
がなく底部包囲器８としての効果も兼ね備えるため、樹
脂の流れ込みを防止することができる。このように、樹
脂フィルム１３が第１の実施例における底部包囲器８の
機能を果たしているため、これを装着する必要がなく、
部品点数、組立工数の削減を行うことができ、安価に製
造できる。
【００１９】但し、樹脂フィルム１３は厚さが数十μｍ
と薄く、材料的にも機械的強度に劣るため、二次封止に
おける樹脂注入圧に対し中空部７の形状を保持できない
場合もあり、かかる事態を防止するために次のような製
造方法が講じられている。図４は、この半導体装置の樹
脂封止工程を実施するための封止金型の構成を示す断面
図である。
【００２０】一次封止が済んだリードフレームは封止金
型２１（上型），２２（下型）に装着されて二次封止さ
れる。樹脂注入ゲート２３ａ，２３ｂより樹脂がキャビ
ティ２４ａ，２４ｂ内に充填され、キャビティ２４ａ，
２４ｂを満たすと連結ゲート２５ａ，２５ｂから除圧キ
ャビティ２６ａ，２６ｂへ流れ込んでゆき、その過程で
硬化して樹脂封止が完了する。
【００２１】従来の封止金型のように樹脂充填部がキャ
ビティ２４ａ，２４ｂのみで、樹脂が充満してもなお注
入が行われる場合、キャビティ２４ａ，２４ｂ内の樹脂
注入圧は上昇しつづけ、中空部７はその強度以上の加圧
により変形してしまうが、新たに除圧キャビティ２６
ａ，２６ｂを設けたことで、樹脂の充満による不要な加
圧を防ぎ、中空部７の形状を保持することができる。但
し、適切な硬化のタイミングを得るためには、金型温
度、樹脂の注入圧や注入速度等新たな封止条件の設定が
必要となることはもちろんである。
【００２２】
【発明の効果】この発明の半導体装置の製造方法によれ
ば、半導体素子および金属細線はその周辺域を覆う包囲
器によって樹脂材と隔たることになり、外囲器を形成す
る樹脂材から生じた応力等の物理的影響をうけることが
なくなり、外部環境の変化に対しても安定で良好に動作
するとともに、高い信頼性を有する半導体装置を製造す
ることができる。また、二次封止による樹脂が充満して
もなお樹脂注入が行われる場合、封止金型に包囲器内部
の中空部に作用する樹脂注入圧を逃がす構造、例えば除
圧キャビティが設けられているので、樹脂の充満による
不要な加圧を防ぎ、包囲器内の中空部形状を保持するこ
とができる。このため、外囲器を形成する樹脂材から生
じた応力等の物理的影響をうけない半導体装置を確実に
製造することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施例である半導体装置の内
部構造を示す側面断面図である。
【図２】第２の実施例の半導体装置の内部構造を示す側
面断面図である。
【図３】第１の実施例と第２の実施例の半導体装置のリ
ードフレームを比較する図である。
【図４】この発明の樹脂封止工程を実施する封止金型の
構成を示す断面図である。
【図５】従来の半導体装置の内部構造を示す側面断面図
である。
【符号の説明】
１ 半導体素子 ２ 半導体素子搭載部 ３ 電極端子部 ４ 隙間 ５ 金属細線 ７ 中空部 ８ 底部包囲器 ９ 上部包囲器 10 樹脂外囲器 13 樹脂フィルム 21 封止上金型 22 封止下金型 23a,23b 樹脂注入ゲート 24a,24b キャビティ 25a,25b 連結ゲート 26a,26b 除圧キャビティ

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体素子を中空構造の包囲器によって
    一次封止した後に、樹脂によって二次封止するようにし
    た半導体装置の製造方法であって、包囲器によって一次
    封止された包囲器内部の中空部に作用する樹脂注入圧を
    逃がす構造を備えた封止金型によって二次封止すること
    を特徴とする半導体装置の製造方法。
JP4294982A 1992-11-04 1992-11-04 半導体装置の製造方法 Expired - Fee Related JP3014873B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4294982A JP3014873B2 (ja) 1992-11-04 1992-11-04 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4294982A JP3014873B2 (ja) 1992-11-04 1992-11-04 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH06151649A JPH06151649A (ja) 1994-05-31
JP3014873B2 true JP3014873B2 (ja) 2000-02-28

Family

ID=17814819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4294982A Expired - Fee Related JP3014873B2 (ja) 1992-11-04 1992-11-04 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3014873B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113555636A (zh) * 2020-04-02 2021-10-26 东电化电子元器件(珠海保税区)有限公司 用于保护smd部件免受环境影响的组件

Also Published As

Publication number Publication date
JPH06151649A (ja) 1994-05-31

Similar Documents

Publication Publication Date Title
US5891759A (en) Method of making a multiple heat sink resin sealing type semiconductor device
JP3733114B2 (ja) プラスチックパッケージベース及びエアキャビティ型パッケージ
JP3009788B2 (ja) 集積回路用パッケージ
US6232650B1 (en) Semiconductor device having a chip mounted on a flexible substrate with separated insulation layers to prevent short-circuiting
US5834835A (en) Semiconductor device having an improved structure for storing a semiconductor chip
JPH05129473A (ja) 樹脂封止表面実装型半導体装置
US5814882A (en) Seal structure for tape carrier package
JP3893301B2 (ja) 半導体装置の製造方法および半導体モジュールの製造方法
JP3014873B2 (ja) 半導体装置の製造方法
JPS6230353A (ja) 樹脂封止用回路基板
KR980012351A (ko) 저가 수지 몰드 반도체 장치
US6333212B1 (en) Semiconductor device and manufacturing method thereof
JP2555931B2 (ja) 半導体装置の製造方法
JP2000174151A (ja) 半導体搭載基板の気密封止構造とその製造方法
JP3051225B2 (ja) 集積回路用パッケージ
JP3180686B2 (ja) 半導体装置及びその製造方法
JP3360182B2 (ja) 半導体装置
JP2569371B2 (ja) 半導体装置
JPS6066836A (ja) 封止半導体装置
JPH10189792A (ja) 半導体パッケージ
KR940011380B1 (ko) 반도체 리드 프레임
JPH07249714A (ja) 複合半導体装置
JPH06252279A (ja) 半導体素子収納用パッケージの製造方法
JP2007142226A (ja) 半導体装置とその製造方法、およびその半導体装置に用いるリードフレームの製造方法
US20010015489A1 (en) Semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees