JPS621251B2 - - Google Patents
Info
- Publication number
- JPS621251B2 JPS621251B2 JP54160246A JP16024679A JPS621251B2 JP S621251 B2 JPS621251 B2 JP S621251B2 JP 54160246 A JP54160246 A JP 54160246A JP 16024679 A JP16024679 A JP 16024679A JP S621251 B2 JPS621251 B2 JP S621251B2
- Authority
- JP
- Japan
- Prior art keywords
- transparent resin
- resin layer
- light
- semiconductor device
- optical semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229920005989 resin Polymers 0.000 claims description 43
- 239000011347 resin Substances 0.000 claims description 43
- 239000004065 semiconductor Substances 0.000 claims description 18
- 230000003287 optical effect Effects 0.000 claims description 10
- 239000010410 layer Substances 0.000 description 26
- 238000010586 diagram Methods 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000001746 injection moulding Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 239000000057 synthetic resin Substances 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 229910017709 Ni Co Inorganic materials 0.000 description 1
- 229910003267 Ni-Co Inorganic materials 0.000 description 1
- 229910003262 Ni‐Co Inorganic materials 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 239000004945 silicone rubber Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Light Receiving Elements (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】
この発明は光半導体装置にかゝり、特に熱膨張
係数の異なる二種の合成樹脂を積層被覆して外囲
器を形成した二重封止構造の光半導体装置におけ
る封止樹脂層間の歪を低減することを目的とする
ものである。
係数の異なる二種の合成樹脂を積層被覆して外囲
器を形成した二重封止構造の光半導体装置におけ
る封止樹脂層間の歪を低減することを目的とする
ものである。
外囲器が二重の樹脂封止溝造になるものに、受
光素子（または発光素子）と能動回路素子とを一
つのパツケージ内に封止した光半導体装置があ
る。これを一部切欠した斜視図にて第１図に、ま
た第１図のAA′線に沿う断面図を第２図に示す。
図において、１は受光素子、２は能動回路素子、
３は上記素子の配設部を有するリード、４は素子
の電極をリードに導出するボンデイングワイヤ、
５は透光樹脂層、６は透光樹脂層に積層し被覆す
る不透光樹脂層、７は受光素子が対向する部位の
不透光樹脂層に設けられた窓である。
光素子（または発光素子）と能動回路素子とを一
つのパツケージ内に封止した光半導体装置があ
る。これを一部切欠した斜視図にて第１図に、ま
た第１図のAA′線に沿う断面図を第２図に示す。
図において、１は受光素子、２は能動回路素子、
３は上記素子の配設部を有するリード、４は素子
の電極をリードに導出するボンデイングワイヤ、
５は透光樹脂層、６は透光樹脂層に積層し被覆す
る不透光樹脂層、７は受光素子が対向する部位の
不透光樹脂層に設けられた窓である。
上記は受光素子にのみ照射光を入射させるため
に窓部以外を不透光樹脂層で被覆し、不所望の外
光を遮断する構造である。すなわち、外光を遮断
する手段には透光樹脂モールドを施したのち不透
光の塗料を塗着する、不透光のキヤンまたはケー
スを用いる等が従来行われてきたが、これらには
製造の工程数が長くなること、機械的強度に弱い
こと、耐湿性に対する信頼性が乏しいことなどの
問題があつた。さらに改善するため、通常トラン
スフアモールド等の射出成形で行なわれている方
法により不透光樹脂にて受光素子（または発光素
子）の光入射窓（または光放射窓）を残して成形
被覆すれば、上に述べた問題点は改善される。し
かし、樹脂の熱膨張係数の差から射出成形時に熱
歪および成型歪が発生し、ボンデイングワイヤの
断線が発生しやすくなるという問題を生じた。こ
れを改善するために(1)歪を吸収するためにシリコ
ーンゴムをエンキヤツプする、(2)熱膨張を少くす
るために透光樹脂にガラス微粉を添加する、(3)リ
ード埋込みを長くする、(4)ボンデイングワイヤ径
を大にする等の対策を施してもさして効果はなか
つた。
に窓部以外を不透光樹脂層で被覆し、不所望の外
光を遮断する構造である。すなわち、外光を遮断
する手段には透光樹脂モールドを施したのち不透
光の塗料を塗着する、不透光のキヤンまたはケー
スを用いる等が従来行われてきたが、これらには
製造の工程数が長くなること、機械的強度に弱い
こと、耐湿性に対する信頼性が乏しいことなどの
問題があつた。さらに改善するため、通常トラン
スフアモールド等の射出成形で行なわれている方
法により不透光樹脂にて受光素子（または発光素
子）の光入射窓（または光放射窓）を残して成形
被覆すれば、上に述べた問題点は改善される。し
かし、樹脂の熱膨張係数の差から射出成形時に熱
歪および成型歪が発生し、ボンデイングワイヤの
断線が発生しやすくなるという問題を生じた。こ
れを改善するために(1)歪を吸収するためにシリコ
ーンゴムをエンキヤツプする、(2)熱膨張を少くす
るために透光樹脂にガラス微粉を添加する、(3)リ
ード埋込みを長くする、(4)ボンデイングワイヤ径
を大にする等の対策を施してもさして効果はなか
つた。
この発明は上記従来の欠点を改良するもので、
半導体素子を被覆する透光樹脂層とこれに積層被
覆する不透光樹脂層との間に生ずる熱歪と成型歪
を解消するために、透光樹脂層が不透光樹脂層に
接する界面側に溝を穿設したことを特徴とするも
のである。
半導体素子を被覆する透光樹脂層とこれに積層被
覆する不透光樹脂層との間に生ずる熱歪と成型歪
を解消するために、透光樹脂層が不透光樹脂層に
接する界面側に溝を穿設したことを特徴とするも
のである。
次にこの発明を実施例につき図面を参照して詳
細に説明する。まず透光樹脂層と不透光樹脂層と
によつて封止された半導体装置について上記樹脂
層内の各部における歪率を測定し第３図に示され
る歪図を得た。すなわち、図の横軸にはリードフ
レームから透光樹脂層を経て不透光樹脂層の露出
表層に至る距離を、縦軸には歪率を夫々表わす。
また、図中において横軸のAB間は透光樹脂層、
BC間は不透光樹脂層で、Ａはリードフレームの
表面、Ｂは両樹脂層間の界面、Ｃは外囲器の表面
である。一般にリードフレームに用いられる金属
の熱膨張率はCu、Cu系合金で（1.65〜1.78）×
10-5／deg.、またはFe−Ni−Co合金（たとえば
KOV）、Fe−Ni合金で0.45×10-5／deg.であり、
これに半導体素子を配設したものを被覆する透光
樹脂、たとえばエポキシ樹脂、シリコーン樹脂等
は線膨張係数が（６〜７）×10-5で前記リードフ
レームの構成材より大きく、これに積層被覆する
不透光樹脂のたとえばエポキシ樹脂は（２〜
2.5）×10-5で前記透光樹脂より小さい。上述のよ
うにして異なる部材間に歪を生じ、リードフレー
ムの直上で最大値を示していることが明かであ
る。そこで発明者は上記最大の歪を透光樹脂層に
溝を設けて解消しようとした。
細に説明する。まず透光樹脂層と不透光樹脂層と
によつて封止された半導体装置について上記樹脂
層内の各部における歪率を測定し第３図に示され
る歪図を得た。すなわち、図の横軸にはリードフ
レームから透光樹脂層を経て不透光樹脂層の露出
表層に至る距離を、縦軸には歪率を夫々表わす。
また、図中において横軸のAB間は透光樹脂層、
BC間は不透光樹脂層で、Ａはリードフレームの
表面、Ｂは両樹脂層間の界面、Ｃは外囲器の表面
である。一般にリードフレームに用いられる金属
の熱膨張率はCu、Cu系合金で（1.65〜1.78）×
10-5／deg.、またはFe−Ni−Co合金（たとえば
KOV）、Fe−Ni合金で0.45×10-5／deg.であり、
これに半導体素子を配設したものを被覆する透光
樹脂、たとえばエポキシ樹脂、シリコーン樹脂等
は線膨張係数が（６〜７）×10-5で前記リードフ
レームの構成材より大きく、これに積層被覆する
不透光樹脂のたとえばエポキシ樹脂は（２〜
2.5）×10-5で前記透光樹脂より小さい。上述のよ
うにして異なる部材間に歪を生じ、リードフレー
ムの直上で最大値を示していることが明かであ
る。そこで発明者は上記最大の歪を透光樹脂層に
溝を設けて解消しようとした。
次に実施例の断面図を第４図に、製造工程を説
明するための図を第５図と第６図に夫々示す。図
において１は受光素子、２は能動回路素子、３は
上記素子の配合台床部を有するリード、４は素子
の電極をリードに導出するボンデイングワイヤ
で、こゝまでは従来のものと同じである。次に透
光樹脂層１５はたとえば、受光素子と能動回路素
子との間で透光樹脂層とこれに積層する不透光樹
脂層との界面に溝１０を備えるようにトランスフ
アモールド、キヤステイング等の手段によつて被
覆形成を施し、第５図に断面図示する如くなる。
第５図、第４図にて１０ａは溝面を示し、さらに
第６図に破線にて示される部位に窓部を残して不
透光樹脂によつてたとえばトランスフアモールド
を施し不透光樹脂層１６を積層して形成する。つ
いで、上述の工程中リード間、リードとリードフ
レームのバンド３ａを橋絡支持する橋絡部３ｂ等
の切除を施して光半導体装置が形成される。とこ
ろで、上記透光樹脂層に設けられる溝は、熱膨張
係数の相異なる積層部材間に発生する歪を実害の
ない程度にまで分散低減するのに著効を示し、設
計面で許されるだけ多く、かつその深さはリード
フレームの主面に達するほど深く形成した方がよ
い。なお、この状態は第７図に明確に示される。
同図は横軸にリードフレーム面と溝底間距離を、
縦軸に温度サイクル試験による不良率をとつて両
者の相関々係を示す線図である。
明するための図を第５図と第６図に夫々示す。図
において１は受光素子、２は能動回路素子、３は
上記素子の配合台床部を有するリード、４は素子
の電極をリードに導出するボンデイングワイヤ
で、こゝまでは従来のものと同じである。次に透
光樹脂層１５はたとえば、受光素子と能動回路素
子との間で透光樹脂層とこれに積層する不透光樹
脂層との界面に溝１０を備えるようにトランスフ
アモールド、キヤステイング等の手段によつて被
覆形成を施し、第５図に断面図示する如くなる。
第５図、第４図にて１０ａは溝面を示し、さらに
第６図に破線にて示される部位に窓部を残して不
透光樹脂によつてたとえばトランスフアモールド
を施し不透光樹脂層１６を積層して形成する。つ
いで、上述の工程中リード間、リードとリードフ
レームのバンド３ａを橋絡支持する橋絡部３ｂ等
の切除を施して光半導体装置が形成される。とこ
ろで、上記透光樹脂層に設けられる溝は、熱膨張
係数の相異なる積層部材間に発生する歪を実害の
ない程度にまで分散低減するのに著効を示し、設
計面で許されるだけ多く、かつその深さはリード
フレームの主面に達するほど深く形成した方がよ
い。なお、この状態は第７図に明確に示される。
同図は横軸にリードフレーム面と溝底間距離を、
縦軸に温度サイクル試験による不良率をとつて両
者の相関々係を示す線図である。
この発明によれば、外囲器の樹脂封止形成、た
とえば射出成形時に発生する熱歪や成形歪を分散
低減するので、ボンデイングワイヤの断線、変型
が防止されるとともに気密封止が達成され、光半
導体装置の品質、信頼性の向上に顕著な効果が認
められた。また、この発明はきわめて容易に実施
できる利点もある。さらにこの発明は光半導体装
置に限られず、合成樹脂による２重防止構造の半
導体装置に広く適用できることは云うまでもな
い。
とえば射出成形時に発生する熱歪や成形歪を分散
低減するので、ボンデイングワイヤの断線、変型
が防止されるとともに気密封止が達成され、光半
導体装置の品質、信頼性の向上に顕著な効果が認
められた。また、この発明はきわめて容易に実施
できる利点もある。さらにこの発明は光半導体装
置に限られず、合成樹脂による２重防止構造の半
導体装置に広く適用できることは云うまでもな
い。
第１図は光半導体装置を一部切欠して示す斜視
図、第２図は第１図のAA′線に沿う断面図、第３
図は樹脂封止半導体装置における樹脂の歪図、第
４図ないし第６図はこの発明の光半導体装置を説
明するための第４図は一部切欠して示す斜視図、
第５図は透光樹脂封止後における断面図、第６図
はリードフレームに半導体素子を配設した状態の
斜視図、第７図はこの発明の効果を説明するため
の線図である。 １……受光素子、２……能動回路素子、３……
リード、１０……透光樹脂の溝、１５……透光樹
脂層、１６……不透光樹脂層。
図、第２図は第１図のAA′線に沿う断面図、第３
図は樹脂封止半導体装置における樹脂の歪図、第
４図ないし第６図はこの発明の光半導体装置を説
明するための第４図は一部切欠して示す斜視図、
第５図は透光樹脂封止後における断面図、第６図
はリードフレームに半導体素子を配設した状態の
斜視図、第７図はこの発明の効果を説明するため
の線図である。 １……受光素子、２……能動回路素子、３……
リード、１０……透光樹脂の溝、１５……透光樹
脂層、１６……不透光樹脂層。
Claims (1)
- １ 半導体素子配設部を透光樹脂で被覆し、この
透光樹脂とは熱膨張係数が異なる不透光樹脂で積
層被覆した光半導体装置において、透光樹脂層が
不透光樹脂層と接する界面側に穿設された溝を有
することを特徴とする光半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16024679A JPS5683062A (en) | 1979-12-12 | 1979-12-12 | Photo-semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16024679A JPS5683062A (en) | 1979-12-12 | 1979-12-12 | Photo-semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5683062A JPS5683062A (en) | 1981-07-07 |
| JPS621251B2 true JPS621251B2 (ja) | 1987-01-12 |
Family
ID=15710850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16024679A Granted JPS5683062A (en) | 1979-12-12 | 1979-12-12 | Photo-semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5683062A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6012777A (ja) * | 1983-07-01 | 1985-01-23 | Matsushita Electric Ind Co Ltd | 光導電素子 |
| JPS61159751A (ja) * | 1984-12-29 | 1986-07-19 | Sumitomo Electric Ind Ltd | 光信号機器の製造方法 |
| JPH0546057U (ja) * | 1991-11-18 | 1993-06-18 | 和泉電気株式会社 | Ｌｅｄ表示装置 |
| JP3872319B2 (ja) * | 2001-08-21 | 2007-01-24 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
| JP2004363454A (ja) * | 2003-06-06 | 2004-12-24 | Stanley Electric Co Ltd | 高信頼型光半導体デバイス |
| DE102006032416A1 (de) * | 2005-09-29 | 2007-04-05 | Osram Opto Semiconductors Gmbh | Strahlungsemittierendes Bauelement |
-
1979
- 1979-12-12 JP JP16024679A patent/JPS5683062A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5683062A (en) | 1981-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6943061B1 (en) | Method of fabricating semiconductor chip package using screen printing of epoxy on wafer | |
| US7008824B2 (en) | Method of fabricating mounted multiple semiconductor dies in a package | |
| US4661837A (en) | Resin-sealed radiation shield for a semiconductor device | |
| US7268436B2 (en) | Electronic device with cavity and a method for producing the same | |
| US6861683B2 (en) | Optoelectronic component using two encapsulating materials and the method of making the same | |
| US6617198B2 (en) | Semiconductor assembly without adhesive fillets | |
| JPS6031102B2 (ja) | 集積回路パツケージおよびその製作方法 | |
| JPS621251B2 (ja) | ||
| JPH11307713A (ja) | 半導体装置用リードフレーム | |
| JPH09107054A (ja) | 半導体装置 | |
| JPS61147555A (ja) | 半導体装置 | |
| US5783426A (en) | Semiconductor device having semiconductor chip mounted in package having cavity and method for fabricating the same | |
| JPS62174956A (ja) | プラスチツク・モ−ルド型半導体装置 | |
| KR100447894B1 (ko) | 듀얼 적층패키지 및 그 제조방법 | |
| KR100308899B1 (ko) | 반도체패키지및그제조방법 | |
| JPS6370532A (ja) | 半導体装置 | |
| JPS5986251A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| JPS59161846A (ja) | 半導体装置 | |
| JPH0415942A (ja) | 半導体装置 | |
| JPS60119757A (ja) | 半導体装置の製造方法 | |
| JPH0786335A (ja) | 半導体の実装構造とこれに用いる樹脂封止型半導体装置 | |
| JPH0358453A (ja) | 樹脂封止型半導体集積回路装置 | |
| KR101676612B1 (ko) | 라우터블 ｑｆｎ 패키지 제조 방법 | |
| JPH0237752A (ja) | 半導体装置 | |
| JPH0521653A (ja) | 樹脂封止型半導体装置 |