JPH0521653A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH0521653A JPH0521653A JP17080691A JP17080691A JPH0521653A JP H0521653 A JPH0521653 A JP H0521653A JP 17080691 A JP17080691 A JP 17080691A JP 17080691 A JP17080691 A JP 17080691A JP H0521653 A JPH0521653 A JP H0521653A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- layer
- semiconductor device
- polyimide layer
- polyimide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】封止樹脂層９からの半導体素子１への応力緩和
のため、有色ポリイミドコート層３を設けているが、大
型化素子ではコート層厚が１０μｍ程度必要となり、組
立設備での位置合わせの自動パターン認識ができなくな
る。このポリイミド層３の上からも自動パターン認識を
出来るようにする。 【構成】半導体素子１の回路形成面２上のボンディング
パット付近を除く部分に、厚さ５μｍ以上の有色ポリイ
ミド層３およびその部分の半導体素子パターン認識用部
分のみ透明ポリイミド層４を設けている。
のため、有色ポリイミドコート層３を設けているが、大
型化素子ではコート層厚が１０μｍ程度必要となり、組
立設備での位置合わせの自動パターン認識ができなくな
る。このポリイミド層３の上からも自動パターン認識を
出来るようにする。 【構成】半導体素子１の回路形成面２上のボンディング
パット付近を除く部分に、厚さ５μｍ以上の有色ポリイ
ミド層３およびその部分の半導体素子パターン認識用部
分のみ透明ポリイミド層４を設けている。
Description
【０００１】
【産業上の利用分野】本発明は樹脂封止型半導体装置に
関し、特にポリイミド等の有機系樹脂層を有する半導体
素子の構造に関する。
関し、特にポリイミド等の有機系樹脂層を有する半導体
素子の構造に関する。
【０００２】
【従来の技術】従来、この種の樹脂封止型半導体装置の
構造は、図４に示す様になっていた。すなわち、シリコ
ンより成る半導体素子１は半導体素子搭載用の金属製ダ
イアタッチ部７の上にＡｇペースト６により配設され
る。Ａｇペースト６はエポキシ樹脂にＡｇ粉末を混合し
たものである。この半導体素子１のボンディングパット
と金属製リード８とはＡｕワイヤ５により電気的に接続
され、エポキシ系の封止樹脂層のにより封止される。
構造は、図４に示す様になっていた。すなわち、シリコ
ンより成る半導体素子１は半導体素子搭載用の金属製ダ
イアタッチ部７の上にＡｇペースト６により配設され
る。Ａｇペースト６はエポキシ樹脂にＡｇ粉末を混合し
たものである。この半導体素子１のボンディングパット
と金属製リード８とはＡｕワイヤ５により電気的に接続
され、エポキシ系の封止樹脂層のにより封止される。
【０００３】この際、半導体素子１の回路形成面２の上
面には、封止樹脂層のからの応力を緩和するため、５〜
２０μｍ程度のポリイミド層３ａが半導体素子１のボン
ディングパット付近を除いて設けられていた。通常この
ポリイミド層３ａは、ウェーハ状態の半導体素子１の上
面に液状ポリイミドを所定のマスクを用いてスピンコー
ト等の手法で塗布し、その後、焼成、エッチング等を経
て形成される。
面には、封止樹脂層のからの応力を緩和するため、５〜
２０μｍ程度のポリイミド層３ａが半導体素子１のボン
ディングパット付近を除いて設けられていた。通常この
ポリイミド層３ａは、ウェーハ状態の半導体素子１の上
面に液状ポリイミドを所定のマスクを用いてスピンコー
ト等の手法で塗布し、その後、焼成、エッチング等を経
て形成される。
【０００４】
【発明が解決しようとする課題】上述した従来の樹脂封
止型半導体装置は、半導体素子１が大型化してくると、
応力緩和効果を高めるために、ポリイミド層３ａの厚み
を厚くせざるを得ず、通常厚みは１０μｍ以上必要とな
ってしまう。ところが応力緩和用ポリイミド材の成分の
中には封止樹脂と熱膨張係数を近づけるように多量のフ
ィラーを混入させており、ポリイミド層３ａは有色であ
るため、半導体素子上の自動パターン認識がポリイミド
層３ａの上からできなくなってしまうという欠点を有し
ていた。一般に有色ポリイミドの場合、５μｍ程度まで
認識可能限界である。
止型半導体装置は、半導体素子１が大型化してくると、
応力緩和効果を高めるために、ポリイミド層３ａの厚み
を厚くせざるを得ず、通常厚みは１０μｍ以上必要とな
ってしまう。ところが応力緩和用ポリイミド材の成分の
中には封止樹脂と熱膨張係数を近づけるように多量のフ
ィラーを混入させており、ポリイミド層３ａは有色であ
るため、半導体素子上の自動パターン認識がポリイミド
層３ａの上からできなくなってしまうという欠点を有し
ていた。一般に有色ポリイミドの場合、５μｍ程度まで
認識可能限界である。
【０００５】本発明の目的は、このような問題を解釈
し、半導体素子の自動パターン認識を可能にした樹脂封
止型半導体層置を提供することにある。
し、半導体素子の自動パターン認識を可能にした樹脂封
止型半導体層置を提供することにある。
【０００６】
【課題を解決するための手段】本発明の樹脂封止型半導
体装置の機械は、半導体素子の回路形成面上に厚さ５μ
ｍ以上の第１の有色樹脂層を配設し、前記回路形成面上
で自動パターン認識用パターンを形成した箇所には前記
有色樹脂層よりも透明度の高い第２の樹脂層を配設した
半導体素子を搭載したことを特徴とする。
体装置の機械は、半導体素子の回路形成面上に厚さ５μ
ｍ以上の第１の有色樹脂層を配設し、前記回路形成面上
で自動パターン認識用パターンを形成した箇所には前記
有色樹脂層よりも透明度の高い第２の樹脂層を配設した
半導体素子を搭載したことを特徴とする。
【０００７】
【実施例】図１はこの発明の第１の実施例を示す断面
図、図２は図１の半導体素子の詳細を示す平面図であ
る。図において、半導体素子１はダイヤタッチ部７上に
Ａｇペースト６で固定され、半導体素子１のボンデング
パット１０とリード８とはＡｕワイヤー５で接続され、
エポキシ系の封止樹脂層９で封止される。半導体素子１
の回路形成面２上には、厚み５μｍ以上を有するポリイ
ミド層３が設けられているが、回路形成面２上に組立工
程で認識に用いるパターン上にのみ透明ポリイミド層４
を設けている。通常、この認識用パターンは１００μｍ
□〜２００μｍ□程度で十分であり、半導体素子の対角
２ケ所に設けられる。
図、図２は図１の半導体素子の詳細を示す平面図であ
る。図において、半導体素子１はダイヤタッチ部７上に
Ａｇペースト６で固定され、半導体素子１のボンデング
パット１０とリード８とはＡｕワイヤー５で接続され、
エポキシ系の封止樹脂層９で封止される。半導体素子１
の回路形成面２上には、厚み５μｍ以上を有するポリイ
ミド層３が設けられているが、回路形成面２上に組立工
程で認識に用いるパターン上にのみ透明ポリイミド層４
を設けている。通常、この認識用パターンは１００μｍ
□〜２００μｍ□程度で十分であり、半導体素子の対角
２ケ所に設けられる。
【０００８】また、２種類のポリイミド層３，４を設け
る方法は、従来技術の項で述べたウェーハ状態での層形
成法により、有色ポリイミド層３を設けておき、その後
ポッティング層４を設ける方法がとられる。
る方法は、従来技術の項で述べたウェーハ状態での層形
成法により、有色ポリイミド層３を設けておき、その後
ポッティング層４を設ける方法がとられる。
【０００９】この構造によれば、半導体素子１が大型化
した場合でも、回路形成面２の大部分が厚み５μｍ以上
で、熱膨張係数が封止樹脂層９と近い低膨張係数を持つ
有色ポリイミド層３で覆うことができ、封止樹脂層９の
半導体素子１への応力を効果的に緩和させることがで
き、かつ組立工程でのパターン認識は透明ポリイミド層
４の部分で行なうことができる。
した場合でも、回路形成面２の大部分が厚み５μｍ以上
で、熱膨張係数が封止樹脂層９と近い低膨張係数を持つ
有色ポリイミド層３で覆うことができ、封止樹脂層９の
半導体素子１への応力を効果的に緩和させることがで
き、かつ組立工程でのパターン認識は透明ポリイミド層
４の部分で行なうことができる。
【００１０】図３は本発明の第２の実施例の断面図であ
る。本実施例は、回路形成面２上に厚み５μｍ以上を有
する有色ポリイミド層３の一部の組立工程で認識に用い
るパターン上のみ５μｍ以下の薄厚有色ポリイミド層１
１を設けたもので、薄厚有色ポリイミド層１１の上には
透明ポリイミド層４が設けられている。
る。本実施例は、回路形成面２上に厚み５μｍ以上を有
する有色ポリイミド層３の一部の組立工程で認識に用い
るパターン上のみ５μｍ以下の薄厚有色ポリイミド層１
１を設けたもので、薄厚有色ポリイミド層１１の上には
透明ポリイミド層４が設けられている。
【００１１】この場合、有色ポリイミド層３，１１が半
導体素子１の回路形成面２のボンディングパット付近以
外の全ての部分を覆っているため、回路形成面上の応力
緩和の効果が大きく、またさらにポリイミドの密着力も
高いので半導体素子１の耐湿性向上の効果も大きく、か
つ５μｍ厚以下の有色ポリイミドは一般的に透光性があ
り、透明ポリイミド層４の部分から、パターン認識も可
能である。
導体素子１の回路形成面２のボンディングパット付近以
外の全ての部分を覆っているため、回路形成面上の応力
緩和の効果が大きく、またさらにポリイミドの密着力も
高いので半導体素子１の耐湿性向上の効果も大きく、か
つ５μｍ厚以下の有色ポリイミドは一般的に透光性があ
り、透明ポリイミド層４の部分から、パターン認識も可
能である。
【００１２】
【発明の効果】以上説明した様に本発明は、半導体素子
の回路形成上に厚さ５μｍ以上の封止樹脂層と、熱膨張
係数を近づけた有色ポリイミド層を設けることにより、
封止樹脂層からの半導体素子への応力を効果的に緩和で
き、かつ組立工程に用いる素子パターン部分のみ透明度
の高いポリイミド層を設けることにより組立設備の自動
パターン認識が容易に可能となるという効果を有する。
の回路形成上に厚さ５μｍ以上の封止樹脂層と、熱膨張
係数を近づけた有色ポリイミド層を設けることにより、
封止樹脂層からの半導体素子への応力を効果的に緩和で
き、かつ組立工程に用いる素子パターン部分のみ透明度
の高いポリイミド層を設けることにより組立設備の自動
パターン認識が容易に可能となるという効果を有する。
【図１】本発明の第１の実施例を示す断面図。
【図２】図１の一部詳細を示す平面図。
【図３】本発明の第２の実施例を示す断面図。
【図４】従来の樹脂封止型半導体装置の一例を示す断面
図。
図。
１ 半導体素子 ２ 回路形成面 ３，３’ 有色ポリイミド層 ４ 透明ポリイミド層 ５ Ａｕワイヤー ６ Ａｇペースト ７ ダイアタッチ部 ８ リード ９ 封止樹脂層 １０ ボンディングパット １１ 薄厚有色ポリイミド層
Claims (1)
- 【特許請求の範囲】 【請求項１】 半導体素子の回路形成面上に厚さ５μｍ
以上の第１の有色樹脂層を配設し、前記回路形成面上で
自動パターン認識用パターンを形成した箇所には前記有
色樹脂層よりも透明度の高い第２の樹脂層を配設した半
導体素子を搭載したことを特徴とする樹脂封止型半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17080691A JPH0521653A (ja) | 1991-07-11 | 1991-07-11 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17080691A JPH0521653A (ja) | 1991-07-11 | 1991-07-11 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0521653A true JPH0521653A (ja) | 1993-01-29 |
Family
ID=15911689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17080691A Pending JPH0521653A (ja) | 1991-07-11 | 1991-07-11 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0521653A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996034411A1 (de) * | 1995-04-25 | 1996-10-31 | Siemens Aktiengesellschaft | Chip-abdeckung |
| WO2015166737A1 (ja) * | 2014-04-28 | 2015-11-05 | 三菱電機株式会社 | 半導体装置 |
| US11387210B2 (en) | 2019-03-15 | 2022-07-12 | Fuji Electric Co., Ltd. | Semiconductor module and manufacturing method therefor |
-
1991
- 1991-07-11 JP JP17080691A patent/JPH0521653A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996034411A1 (de) * | 1995-04-25 | 1996-10-31 | Siemens Aktiengesellschaft | Chip-abdeckung |
| WO2015166737A1 (ja) * | 2014-04-28 | 2015-11-05 | 三菱電機株式会社 | 半導体装置 |
| JP6005306B2 (ja) * | 2014-04-28 | 2016-10-12 | 三菱電機株式会社 | 半導体装置 |
| US10068825B2 (en) | 2014-04-28 | 2018-09-04 | Mitsubishi Electric Corporation | Semiconductor device |
| US11387210B2 (en) | 2019-03-15 | 2022-07-12 | Fuji Electric Co., Ltd. | Semiconductor module and manufacturing method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3142723B2 (ja) | 半導体装置及びその製造方法 | |
| US6380048B1 (en) | Die paddle enhancement for exposed pad in semiconductor packaging | |
| US6870274B2 (en) | Flash-preventing window ball grid array semiconductor package, method for fabricating the same, and chip carrier used in the semiconductor package | |
| KR100298563B1 (ko) | 반도체패키지및그형성방법 | |
| US6262473B1 (en) | Film carrier tape and semiconductor device, method of making the same and circuit board | |
| US20050236702A1 (en) | Semiconductor package for a large die | |
| JPS58207657A (ja) | 半導体装置及びその製造方法 | |
| US6558981B2 (en) | Method for making an encapsulated semiconductor chip module | |
| US9018044B2 (en) | Chip-on-lead package and method of forming | |
| US5923957A (en) | Process for manufacturing a lead-on-chip semiconductor device package having a discontinuous adhesive layer formed from liquid adhesive | |
| JPH0521653A (ja) | 樹脂封止型半導体装置 | |
| KR100412133B1 (ko) | 웨이퍼 레벨 칩크기 패키지 및 그의 제조방법 | |
| JPS5848442A (ja) | 電子部品の封止方法 | |
| JP2797598B2 (ja) | 混成集積回路基板 | |
| JPS5817646A (ja) | 半導体装置の製造方法 | |
| JP2902497B2 (ja) | 混成集積回路基板の製造方法 | |
| JPS6175549A (ja) | 半導体素子を含む電子回路及びその製造方法 | |
| JPS57136352A (en) | Semiconductor device of resin potted type | |
| US20240203905A1 (en) | Eliminating substrate metal cracks in a ball grid array package | |
| JPH0541469A (ja) | 樹脂封止型半導体装置 | |
| JPS5986251A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| JPS6080258A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS60206153A (ja) | 半導体装置 | |
| JPH01238150A (ja) | 半導体装置 | |
| JP2622988B2 (ja) | 半導体装置 |