JPS6080258A - 樹脂封止型半導体装置の製造方法 - Google Patents
樹脂封止型半導体装置の製造方法Info
- Publication number
- JPS6080258A JPS6080258A JP58187817A JP18781783A JPS6080258A JP S6080258 A JPS6080258 A JP S6080258A JP 58187817 A JP58187817 A JP 58187817A JP 18781783 A JP18781783 A JP 18781783A JP S6080258 A JPS6080258 A JP S6080258A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- frame
- chips
- semiconductor device
- wires
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、樹脂封止型半導体装置の製造方法に係り、特
に、半導体チップ表面゛を樹脂によって被覆保護するに
あたり、樹脂の流出を防ぎ、均一な厚さに塗布すべくコ
ントロールするための方法に関する。
に、半導体チップ表面゛を樹脂によって被覆保護するに
あたり、樹脂の流出を防ぎ、均一な厚さに塗布すべくコ
ントロールするための方法に関する。
従来、半導体チップの接合部(ジャンクション)を被覆
保護する方法の1つとして、ジャンクションコーティン
グレジン(JCB)と呼ばれる樹脂を用いる方法が考え
られている。
保護する方法の1つとして、ジャンクションコーティン
グレジン(JCB)と呼ばれる樹脂を用いる方法が考え
られている。
これは、第1図に示す如く、基板1上に接着され、ワイ
ヤ2による電気的接続のなされた第1および第2の半導
体チップ3,4をジャンクションコーティングレジン5
によって被覆保護したものである。
ヤ2による電気的接続のなされた第1および第2の半導
体チップ3,4をジャンクションコーティングレジン5
によって被覆保護したものである。
しかしながら、この方法によると、樹脂を半導体チップ
に塗布するにあたり、粘度の低い(1000センチボイ
ズ(cps)〜数千cps程度の)樹脂を使用すると樹
脂が流れ出し、所望の厚さに塗布することは困難である
と共に、周囲の不要な部分に樹脂が付着してしまうとい
う不都合があった。
に塗布するにあたり、粘度の低い(1000センチボイ
ズ(cps)〜数千cps程度の)樹脂を使用すると樹
脂が流れ出し、所望の厚さに塗布することは困難である
と共に、周囲の不要な部分に樹脂が付着してしまうとい
う不都合があった。
才た、粘度の高い樹脂を用いると、半導体チップと基板
あるいは他の半導体チップとの間を接続するワイヤを押
し倒し、接続部を離脱させたり、隣接するワイヤを短絡
させたりするという危険がある上、被覆保護層の厚さが
不均一となり商品性に欠けるという不都合があった。
あるいは他の半導体チップとの間を接続するワイヤを押
し倒し、接続部を離脱させたり、隣接するワイヤを短絡
させたりするという危険がある上、被覆保護層の厚さが
不均一となり商品性に欠けるという不都合があった。
従って、所定の厚さの被覆層を得るには、比較的粘度の
低い樹脂を使用し、複数回にわたって塗布を繰り返すと
いう方法がとられていた。しかしながら、この方法によ
れば、塗布に数倍の時間を必要とし、作業性が悪いとい
う不都合があった。
低い樹脂を使用し、複数回にわたって塗布を繰り返すと
いう方法がとられていた。しかしながら、この方法によ
れば、塗布に数倍の時間を必要とし、作業性が悪いとい
う不都合があった。
本発明は、前記実情に鑑みてなされたもので、半導体チ
ップあるいは接続用のワイヤ等に損傷を与えたり、樹脂
が流れ出し、不要部に付着したりするのを防ぎつつ、均
一な厚さの被覆保護層を作業性良く形成することを目的
とする。
ップあるいは接続用のワイヤ等に損傷を与えたり、樹脂
が流れ出し、不要部に付着したりするのを防ぎつつ、均
一な厚さの被覆保護層を作業性良く形成することを目的
とする。
上記目的を達成するため、本発明の方法は、半導体チッ
プを樹脂によって被覆保訛するにあたり、被覆すべき半
導体チップをとり囲むように第1の樹脂を堤状に塗布す
ることにより枠体を形成したのち、前記第1の樹脂より
も粘度の低い樹脂を前記枠体の中に充填することを特徴
とするものである。
プを樹脂によって被覆保訛するにあたり、被覆すべき半
導体チップをとり囲むように第1の樹脂を堤状に塗布す
ることにより枠体を形成したのち、前記第1の樹脂より
も粘度の低い樹脂を前記枠体の中に充填することを特徴
とするものである。
以下、図面を参照しつつ、実施例に基づき、本発明の樹
脂封止型半導体装置の製造方法について説明する。
脂封止型半導体装置の製造方法について説明する。
まず、第2図に示す如く、所定の配線パターンの形成さ
れた基板1上に、第1および第2の半導体チップ3,4
を塔載せしめ、ワイヤ2によって所定の電気的接続を行
い、半導体組立て構体を形成する。
れた基板1上に、第1および第2の半導体チップ3,4
を塔載せしめ、ワイヤ2によって所定の電気的接続を行
い、半導体組立て構体を形成する。
次いで、第3図に示す如く、これらの第1および第2の
半導体チップ3,4および■ツイヤ2をとり囲むよ)に
、JCR6120の商品名で市販されているトーレシリ
コーン製のジャンクションコーティングレジン(以下i
tの樹脂と相称する)を堤状に塗布し、枠体6を形成す
る。
半導体チップ3,4および■ツイヤ2をとり囲むよ)に
、JCR6120の商品名で市販されているトーレシリ
コーン製のジャンクションコーティングレジン(以下i
tの樹脂と相称する)を堤状に塗布し、枠体6を形成す
る。
続いて、第4図に示す如く、前記枠体6の中に第1の樹
脂よりも粘度の低いンCR6121の商品名で市販され
ているトーレシリコーン製のジャンクションコーティン
グレジン(以下、第2の樹脂と相称する)を充填し、硬
化せしめることによって、樹脂封止型半導体装置が形成
される。
脂よりも粘度の低いンCR6121の商品名で市販され
ているトーレシリコーン製のジャンクションコーティン
グレジン(以下、第2の樹脂と相称する)を充填し、硬
化せしめることによって、樹脂封止型半導体装置が形成
される。
このようにして形成された樹脂封止型半導体装置は、樹
脂の流れ出しもなく、樹脂層の高さも均一で美しく、商
品性に優れている。
脂の流れ出しもなく、樹脂層の高さも均一で美しく、商
品性に優れている。
また、この方法によれば、生産の作業性が極めて良好で
あり、製造時間が大幅に短縮される。
あり、製造時間が大幅に短縮される。
なお、実施例においては、第1.第2の樹脂共にシリコ
ン糸樹脂を用いたが、必ずしも、これに限定されること
なく、たとえば第1の樹脂をH−61という商品名で市
販されているエポテク(EPOTEK)製のエポキシ樹
脂層こ換える等、他の樹脂を使用しても良いことは言う
までもない。
ン糸樹脂を用いたが、必ずしも、これに限定されること
なく、たとえば第1の樹脂をH−61という商品名で市
販されているエポテク(EPOTEK)製のエポキシ樹
脂層こ換える等、他の樹脂を使用しても良いことは言う
までもない。
以上、説明してきたように、本発明の樹脂封止型半導体
装置の製造方法によれば、才ず半導体チップを囲むよう
に、所定の粘度を有する第1の樹脂を堤状に塗布するこ
とにより枠体を形成したのち、前記第1の樹脂よりも粘
度の低い樹脂を前記枠体中に充填することにより、樹脂
の流出もなく、樹脂層の高さが均一で商品性に優れた樹
脂封止型半導体装置が得られると共に、この方法によれ
ば製造に要する時間が大幅に短縮される。
装置の製造方法によれば、才ず半導体チップを囲むよう
に、所定の粘度を有する第1の樹脂を堤状に塗布するこ
とにより枠体を形成したのち、前記第1の樹脂よりも粘
度の低い樹脂を前記枠体中に充填することにより、樹脂
の流出もなく、樹脂層の高さが均一で商品性に優れた樹
脂封止型半導体装置が得られると共に、この方法によれ
ば製造に要する時間が大幅に短縮される。
第1図は、従来法によって形成された樹脂封止型半導体
装置を示す図、 第2図乃至第3図は、本発明実施例の樹脂封止型半導体
装置の製造方法に基く工程図、第4図は、本発明実施例
の方法によって形成された樹脂封止型半導体装置を示す
図である。 1・・・基板、2・・・ワイプ、3・・・第1の半導体
チップ、4・・・第2の半導体チップ、5・・・ジャン
クションコーティングレジン、6・・・枠体(第1の樹
脂)、7・・・充填物(第2の樹脂)。
装置を示す図、 第2図乃至第3図は、本発明実施例の樹脂封止型半導体
装置の製造方法に基く工程図、第4図は、本発明実施例
の方法によって形成された樹脂封止型半導体装置を示す
図である。 1・・・基板、2・・・ワイプ、3・・・第1の半導体
チップ、4・・・第2の半導体チップ、5・・・ジャン
クションコーティングレジン、6・・・枠体(第1の樹
脂)、7・・・充填物(第2の樹脂)。
Claims (1)
- 基板上に塔載された半導体チップを被覆保護するζこあ
たり、まず半導体チップを囲むように、所定の粘度を有
する第1の樹脂を堤状に塗布して枠体を形成し、その後
、前記第1の樹脂よりも粘度の低い樹脂を前記枠体中に
充填することにより前記半導体チップを被覆することを
特徴とする樹脂封止型半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58187817A JPS6080258A (ja) | 1983-10-07 | 1983-10-07 | 樹脂封止型半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58187817A JPS6080258A (ja) | 1983-10-07 | 1983-10-07 | 樹脂封止型半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6080258A true JPS6080258A (ja) | 1985-05-08 |
Family
ID=16212756
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58187817A Pending JPS6080258A (ja) | 1983-10-07 | 1983-10-07 | 樹脂封止型半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6080258A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63155645U (ja) * | 1987-03-31 | 1988-10-12 | ||
US4999319A (en) * | 1986-03-19 | 1991-03-12 | Fujitsu Limited | Method of manufacturing semiconductor device having package structure |
EP0670595A1 (en) * | 1994-02-08 | 1995-09-06 | Dow Corning Toray Silicone Company, Limited | Resin-sealed semiconductor device |
EP0924756A3 (en) * | 1997-12-16 | 2000-06-28 | Nordson Corporation | Method of encapsulating a wire bonded die |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54152161A (en) * | 1978-05-19 | 1979-11-30 | Fujitsu Ltd | Method of producing hybrid integrated circuit |
-
1983
- 1983-10-07 JP JP58187817A patent/JPS6080258A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54152161A (en) * | 1978-05-19 | 1979-11-30 | Fujitsu Ltd | Method of producing hybrid integrated circuit |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4999319A (en) * | 1986-03-19 | 1991-03-12 | Fujitsu Limited | Method of manufacturing semiconductor device having package structure |
JPS63155645U (ja) * | 1987-03-31 | 1988-10-12 | ||
EP0670595A1 (en) * | 1994-02-08 | 1995-09-06 | Dow Corning Toray Silicone Company, Limited | Resin-sealed semiconductor device |
EP0924756A3 (en) * | 1997-12-16 | 2000-06-28 | Nordson Corporation | Method of encapsulating a wire bonded die |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6262473B1 (en) | Film carrier tape and semiconductor device, method of making the same and circuit board | |
US5923957A (en) | Process for manufacturing a lead-on-chip semiconductor device package having a discontinuous adhesive layer formed from liquid adhesive | |
US6525411B1 (en) | Semiconductor package and method of fabricating the same | |
JPH10209338A (ja) | 半導体回路装置とその製造方法 | |
JPS6080258A (ja) | 樹脂封止型半導体装置の製造方法 | |
JP2989476B2 (ja) | Tcp半導体装置 | |
JPS6077446A (ja) | 封止半導体装置 | |
EP0902468B1 (en) | Resin-sealed semiconductor device and method of manufacturing the device | |
JPS5817646A (ja) | 半導体装置の製造方法 | |
JPS6175549A (ja) | 半導体素子を含む電子回路及びその製造方法 | |
JPH01135052A (ja) | 半導体装置およびその製造方法 | |
JP3354716B2 (ja) | 半導体集積回路装置の製造方法 | |
JPH08288428A (ja) | 樹脂封止型半導体装置 | |
US20210391227A1 (en) | Support substrate for integrated circuit, electronic device, and corresponding production and packaging methods | |
JPH0521653A (ja) | 樹脂封止型半導体装置 | |
JPS58166748A (ja) | 半導体装置 | |
JPS6224650A (ja) | 半導体装置 | |
GB2295722A (en) | Packaging integrated circuits | |
JP4620915B2 (ja) | 樹脂封止型半導体装置 | |
JPH0526760Y2 (ja) | ||
JPS6159758A (ja) | 樹脂封止型半導体装置 | |
KR20000026099A (ko) | 칩크기 반도체 패키지와 그 제조방법 | |
JPH0745755A (ja) | 樹脂封止型半導体装置とその製造方法 | |
JPS61212043A (ja) | 半導体実装基板 | |
JPS61258457A (ja) | 樹脂封止型半導体装置 |