JPS6031102B2 - 集積回路パツケージおよびその製作方法 - Google Patents

集積回路パツケージおよびその製作方法

Info

Publication number
JPS6031102B2
JPS6031102B2 JP51004554A JP455476A JPS6031102B2 JP S6031102 B2 JPS6031102 B2 JP S6031102B2 JP 51004554 A JP51004554 A JP 51004554A JP 455476 A JP455476 A JP 455476A JP S6031102 B2 JPS6031102 B2 JP S6031102B2
Authority
JP
Japan
Prior art keywords
ceramic
integrated circuit
lead
window frame
window
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51004554A
Other languages
English (en)
Other versions
JPS5197979A (ja
Inventor
ロバート・スピトラ・モース
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unisys Corp
Original Assignee
Burroughs Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Burroughs Corp filed Critical Burroughs Corp
Publication of JPS5197979A publication Critical patent/JPS5197979A/ja
Publication of JPS6031102B2 publication Critical patent/JPS6031102B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

【発明の詳細な説明】 発明の背景 この発明は、一般的には、集積回路パッケージに関する
ものであり、より特定的には、セラミックのデュアルイ
ンーラィンパッケージを封止するための方法および構造
に関するものである。
多くの種類の回路パッケージ構造が先行技術において知
られている。その課題は、経済的に製作でき、かつ高度
の機械的および電気的完全さを備えたパッケージを提供
することであった。最近、「サーデイツプ(cerdi
p)」パッケージとして知られる特殊なデュアルインー
ラィンセラミック回路パッケージが特に有用で、信頼性
のあることがわかった。本質的には、このようなパッケ
ージは、集積回路チップを保持するセラミックベース・
ベース上にスクリーン処理されたりードガラス層、リー
ドガラス上に装着されたりードフレーム、ならびにガラ
ス層およびリードフレーム上にボンドされたセラミック
の蓋を含む。このようなパッケージの機械的性能は優れ
ているが、セラミックの蓋をガラス層およびリードフレ
ームにボンドする際に、45000なし、し46500
の熱を受ける必要があるため、収納された回路の完全性
については、かなり悪影響を受けていた。それゆえに、
この発明の目的は、改良された集積回路パッケージおよ
びそのようなパッケージを製作する改良された方法を提
供することである。
この発明の他の目的は、集積回路に悪影響を与えること
のない温度で、セラミックデュアルィンーラィン構造を
封入することである。この発明の他の目的は、パッケー
ジされた回路に、悪影響を与えることのない温度で封入
できるように、「サーデイツプ」型のセラミックデュア
ルインーラインパッケージを修正することである。発明
の概要 この発明のこれらのおよび他の目的ならびに利点は、析
出工程と加熱封止工程との組合わせによって達成される
集積回路チップを受入れるために、まず、セラミックベ
ースが準備される。次に、第1のリードガラス層がセラ
ミックベースに析出され、かつリードフレームがリード
ガラス上に設けられる。次に、ガラス層および金封止リ
ング層がセラミック窓フレームの一方側に与えられる。
第2のリードガラス層が、次に、セラミック窓フレーム
の他方側に与えられかつ固定される。得られた窓フレー
ムアセンブリが、次に、2個のりードガラス層を一体的
に溶融することによって、リードフレーム上にボンドさ
れる。集積回路チップは、次に、リードフレームと接続
状態に置かれ、キャップが金一錫はんだを用いて窓にボ
ンドされる。好ましい実施例の説明 図面は、この発明の好ましい実施例の集積回路パッケー
ジの分解斜視図である。
図面に示すように、この発明の好ましい実施例の集積回
路パッケージは、セラミックベース11、集積回路チッ
プ付着用パッド13、第1のリードガラス層15、およ
び第1のリードガラス層15に装着されるリードフレー
ム17を含む。リードガラス層19、窓フレーム21、
ガラス層23および金封止リング25からなる中間アセ
ンブリ18が、リードフレーム17にボンドされる。こ
の中間アセンブリー8は集積回路チップ33を囲む。集
積回路チップ33は、集積回路チップ付着用パッド13
にボンドされかつリードフレーム17に接続される。パ
ッケージは、金一錫はんだリングプレフオーム27によ
って、金封止リング25にボンドされたキャップ29に
より閉じられる。この発明の好ましい実施例のプリント
回路パッケージを製作するに際し、集積回路チップ付着
用パッド13が、まず、セラミックベース11に与えら
れる。
次に、リードガラス層15がセラミックベース11にス
クリーン印刷されかつ空気焼成され、集積回路チップ3
3を接続するための穴16を残す。従来の技術に基づい
て形成されるIJ−ドフレーム17が、次に、スクリー
ン印刷されたりードガラス層15の上に位置決めされ、
所定位置へ、溶融することによって、取付けられる。次
に、先行技術の場合のように集積回路チップ上でセラミ
ックの蓋を溶融するよりもむしろ、中間アセンブリー8
が製作される。この作業において、ガラス層23が窓2
2のまわりにスクリーン印刷されかつ空気焼成される。
次に、純金封止1′ング25がガラス層23にスクリー
ン印刷されかつ空気焼成される。最終的には、リードガ
ラス層19が窓フレーム21にスクリーン印刷されかつ
アセンブリ18全体が再び空気焼成される。得られた窓
フレームアセンブリ、すなわち、中間アセンブリ18は
、フレ−ム21と、3個の層19,23および25とを
含み、リードフレーム17を越えてベース11にボンド
される。リードガラス層19がリードフレーム17上に
置かれかつ熱が加えられてリードガラス層15および1
9を溶融する。リードガラスの溶融の際、温度を480
00から600qoに保つことが重要である。さもなけ
れば、失透およびガラス流動性の損失を生じる。上述の
ように、これまでに詳細を述べたすべての作業は、空気
雰囲気中において行なってもよい。これらの作業の後、
集積回路チップ33は、パッド13に対しごしごしこす
ることによって穴16,20および22を通して装着さ
れ、かつリードフレ−ムー7の露出したりード31に接
続される。
チップが所定位置にある状態で、はんだのりングプレフ
オーム27がスクリーンされた金封止リング25に置か
れ、かつキャップ29がはんだリング27上に置かれる
。次に、パッケージが窒素雰囲気内で320q0の温度
で加熱される。熱損失を許容しながら、パッケージ温度
がそれによって金一錫合金の融点、公称的には2800
0に上昇される。この温度において、はんだリング27
が溶融し、キャップ29と金封止リング25との間に密
封封止を形成し、チップ33上の集積回路に対しては重
大な悪影響を与えることはない。パッケージのいくつか
の構造的な特徴が注目に価する。
好ましい実施例では、キャップ29は金めつきされたコ
バールである。もし所望すれば、キャップもまたセラミ
ック材料で製作することができよう。さらに、ガラス、
金、金−錫封止を用いると、金がセラミックによく付着
しないという事実、および金一錫合金が純粋の金に最も
よく付着するという事実に適用させることができる。特
定のパッケージ状構造ならびにプリントおよび加熱工程
の組合せ全体として、商業的にも通した回路パッケージ
を提供する。明らかなように、この発明の好ましい実施
例の構造および技術の変形が、この発明の範囲から逸脱
することなく、当該技術分野の通常の知識を有するもの
によって可能である。
それゆえに、前掲の特許請求の範囲内において、この発
明は特定的に述べられた以外の態様でも実施可能である
ことを理解すべきである。
【図面の簡単な説明】
図面はこの発明の好ましい実施例の集積回路パッケージ
の分解斜視図である。 図において、11はセラミックベース、13は集積回路
チップ付着用パッド、15,19はリードガラス層、1
6,20は孔、17はリードフレーム、21は窓フレー
ム、22は窓、23はガラス層、25は金封止リング、
27はプレフオーム、29はキャップ、31はリード、
33は集積回路チップ、および18は中間アセンブリを
示す。

Claims (1)

  1. 【特許請求の範囲】 1 集積回路チツプを装着するためのセラミツクベース
    と、前記セラミツクベース上に選択的にに付着固定され
    る第1のリードガラス層と、選択された第1の範囲の温
    度で前記第1のリードガラス層上の所定位置で、溶融す
    ることにより取り付けられるリードフレームと、前記セ
    ラミツクベース上に装着された前記集積回路チツプを、
    前記第1の範囲の温度よりも相対的に低い第2の範囲の
    温度で、被覆部材によつて封入する封入手段とを備え、
    前記封入手段は、 前記セラミツクベースの上側表面と実質的に同一の拡が
    りを持つセラミツク窓フレームを備え、前記セラミツク
    窓フレームは、前記セラミツクベース上でのかつ前記選
    択された第1の範囲の温度での溶融によつて平坦なプレ
    ーナ表面を実現して、前記セラミツクベース上の前記所
    定位置に前記リードフレームを維持し、かつ前記リード
    フレームの全表面を実質的に覆う保護層を与え、前記セ
    ラミツク窓フレームには、前記集積回路チツプを装着で
    きる大きさの窓が、その中心部に形成されており、前記
    封入手段はさらに、 前記セラミツク窓フレームの下側に選択的に付着される
    第2のリードガラス層を備え、前記第2のリードガラス
    層は、前記セラミツクベースの前記上側表面に前記セラ
    ミツク窓フレームを固定して、前記セラミツク窓フレー
    ムと前記セラミツクベースの前記上側表面との間に前記
    リードフレームを挾持し、前記封入手段はさらに、 前記集積回路チツプの電気的完全性を保護するように、
    前記相対的に低い第2の範囲の温度で、前記セラミツク
    窓フレームの前記窓上の前記被覆部材を溶融する手段を
    備え、前記溶融手段は、前記セラミツク窓フレームの上
    側で、前記窓の周囲を取囲みかつ前記窓に隣接するよう
    に付着固定される金リング層を含む、集積回路パツケー
    ジ。 2 集積回路パツケージの製作方法であつて、前記パツ
    ケージは、集積回路チツプを装着するためのセラミツク
    ベースと、前記セラミツクベース上に選択的に付着固定
    される第1のリードガラス層と、前記リードガラス層上
    の所定位置で溶融することにより取り付けられるリード
    フレームとを備え、次のステツプ、すなわち 前記セラミツクベースの上側表面と実質的に同一の拡が
    りを持つセラミツク窓フレームを形成するステツプと、
    前記集積回路チツプを装着できる大きさの窓を、前記セ
    ラミツク窓フレームの中心部に形成するステツプと、前
    記セラミツク窓フレームの下側に、第2のリードガラス
    層を選択的に付着するステツプと、前記セラミツク窓フ
    レームの上側の前記窓の周囲に金リング層を付着するス
    テツプとによつて、中間窓フレームアセンブリを形成す
    るステツプと、前記セラミツクベースの前記上側表面に
    付着された前記第1のリードガラス層上の所定位置に溶
    融することにより取り付けられた前記リードフレーム上
    に、前記中間窓フレームアセンブリを位置決めし、それ
    によつて前記リードフレームが、前記窓を通じて装着さ
    れる前記集積回路と電気的に接続され得るように、前記
    セラミツク窓フレームの前記窓を位置決めするステツプ
    と、選択された第1の範囲の温度で前記第1および前記
    第2のリードガラス層を一緒に溶融し、それによつて前
    記第1および前記第2のリードガラス層の間に前記リー
    ドフレームを挾持するステツプと、前記リードフレーム
    と適当に電気的に接続するように、前記セラミツクベー
    ス上に前記集積回路を固定し、前記集積回路チツプの電
    気的完全性を保護するように、前記第1の範囲の温度よ
    りも相対的に低い第2の範囲の温度で被覆手段を前記金
    リング上に固着して、前記集積回路チツプを封入するス
    テツプとを備える、集積回路パツケージの製作方法。 3 前記金リング層にはんだリングプレフオームを付着
    するステツプと、前記はんだリングプレフオーム上にキ
    ヤツプを位置決めするステツプと、窒素雰囲気内で前記
    パツケージを前記第2の範囲の温度に加熱し、前記キヤ
    ツプを前記金リング層に密封止するステツプとをさらに
    備える、特許請求の範囲第2項記載の集積回路パツケー
    ジの製作方法。 4 前記第1の範囲の温度は480度ないし500度で
    あり、前記第2の範囲の温度は約320度前後の温度で
    ある。 特許請求の範囲第3項記載の集積回路パツケージの製作
    方法。
JP51004554A 1975-01-30 1976-01-16 集積回路パツケージおよびその製作方法 Expired JPS6031102B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US05/545,387 US4025716A (en) 1975-01-30 1975-01-30 Dual in-line package with window frame
US545387 1975-01-30

Publications (2)

Publication Number Publication Date
JPS5197979A JPS5197979A (ja) 1976-08-28
JPS6031102B2 true JPS6031102B2 (ja) 1985-07-20

Family

ID=24176007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51004554A Expired JPS6031102B2 (ja) 1975-01-30 1976-01-16 集積回路パツケージおよびその製作方法

Country Status (6)

Country Link
US (1) US4025716A (ja)
JP (1) JPS6031102B2 (ja)
BR (1) BR7600170A (ja)
FR (1) FR2299725A1 (ja)
GB (1) GB1499358A (ja)
IN (1) IN144904B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4572924A (en) * 1983-05-18 1986-02-25 Spectrum Ceramics, Inc. Electronic enclosures having metal parts
JPS60208847A (ja) * 1984-04-02 1985-10-21 Oki Electric Ind Co Ltd 表面実装型icに内在する水分の排出方法
FR2575331B1 (fr) * 1984-12-21 1987-06-05 Labo Electronique Physique Boitier pour composant electronique
US4651415A (en) * 1985-03-22 1987-03-24 Diacon, Inc. Leaded chip carrier
US5106784A (en) * 1987-04-16 1992-04-21 Texas Instruments Incorporated Method of making a post molded cavity package with internal dam bar for integrated circuit
US4979289A (en) * 1989-02-10 1990-12-25 Honeywell Inc. Method of die bonding semiconductor chip by using removable non-wettable by solder frame
US4990719A (en) * 1989-07-13 1991-02-05 Gte Products Corporation Hermetically sealed chip carrier with metal cover having pre-poured glass window
US5014418A (en) * 1989-07-13 1991-05-14 Gte Products Corporation Method of forming a two piece chip carrier
US5334874A (en) * 1991-09-13 1994-08-02 Metzler Richard A Electronic device package
US5465008A (en) * 1993-10-08 1995-11-07 Stratedge Corporation Ceramic microelectronics package
US5736783A (en) * 1993-10-08 1998-04-07 Stratedge Corporation. High frequency microelectronics package
US5753972A (en) * 1993-10-08 1998-05-19 Stratedge Corporation Microelectronics package
US6011294A (en) 1996-04-08 2000-01-04 Eastman Kodak Company Low cost CCD packaging
SE517944C2 (sv) * 2000-04-06 2002-08-06 Ericsson Telefon Ab L M Förfarande och styrelement för fastsättning av ett mönsterkort på ett element
SE518778C2 (sv) * 2000-04-19 2002-11-19 Ericsson Telefon Ab L M Förfarande och anordning för montering av en elektronisk eller mekanisk komponent på ett mönsterkort samt ett styrelement anordnat att ytmonteras på ett mönsterkort
US20050093119A1 (en) * 2003-10-31 2005-05-05 Abounion Technology, Corp. Window type case for memory card
KR101103429B1 (ko) * 2009-03-20 2012-01-09 장영진 냉매관 이송장치
US9502269B2 (en) * 2014-04-03 2016-11-22 Bae Systems Information And Electronic Systems Integration Inc. Method and apparatus for cooling electonic components

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3435516A (en) * 1959-05-06 1969-04-01 Texas Instruments Inc Semiconductor structure fabrication
DE1514273B2 (de) * 1964-08-21 1974-08-22 Nippon Electric Co., Ltd., Tokio Halbleiteranordmng
US3537175A (en) * 1966-11-09 1970-11-03 Advalloy Inc Lead frame for semiconductor devices and method for making same
US3502786A (en) * 1967-06-14 1970-03-24 Milton Stoll Flat pack spacer of low thermal diffusivity
US3509430A (en) * 1968-01-31 1970-04-28 Micro Science Associates Mount for electronic component
US3495023A (en) * 1968-06-14 1970-02-10 Nat Beryllia Corp Flat pack having a beryllia base and an alumina ring
US3535486A (en) * 1968-07-16 1970-10-20 Lucas Industries Ltd Electrical printed circuit assemblies
US3698073A (en) * 1970-10-13 1972-10-17 Motorola Inc Contact bonding and packaging of integrated circuits
US3793064A (en) * 1971-11-15 1974-02-19 Du Pont Product and process for cavity metallization of semiconductor packages
US3809797A (en) * 1971-11-16 1974-05-07 Du Pont Seal ring compositions and electronic packages made therewith

Also Published As

Publication number Publication date
IN144904B (ja) 1978-07-22
GB1499358A (en) 1978-02-01
US4025716A (en) 1977-05-24
FR2299725A1 (fr) 1976-08-27
FR2299725B1 (ja) 1982-04-02
BR7600170A (pt) 1976-08-31
JPS5197979A (ja) 1976-08-28

Similar Documents

Publication Publication Date Title
JPS6031102B2 (ja) 集積回路パツケージおよびその製作方法
US4622433A (en) Ceramic package system using low temperature sealing glasses
US4477828A (en) Microcircuit package and sealing method
KR100260686B1 (ko) 저열전도성삽입물을사용하여고열전도성기판을기밀밀봉시키는방법
EP0090566B1 (en) Semiconductor device package
US4183135A (en) Hermetic glass encapsulation for semiconductor die and method
JPS6389313A (ja) 電子部品の金型樹脂成形法
JPH065726A (ja) 樹脂製中空パッケージを用いた半導体装置
US4151638A (en) Hermetic glass encapsulation for semiconductor die and method
JPS5824446Y2 (ja) 半導体装置
JPH08213864A (ja) 素子チップの実装方法
JPH0864721A (ja) マルチチップ・モジュール用ボール・グリッド・アレイ・パッケージおよびその製造方法
JPH03108361A (ja) 半導体集積回路装置
JP3051225B2 (ja) 集積回路用パッケージ
JP2572092Y2 (ja) 半導体素子パッケージ
JP3045940B2 (ja) 半導体装置およびその製造方法
JPS634350B2 (ja)
JPH0520903B2 (ja)
JPS6043660B2 (ja) 半導体装置
JPH0412682Y2 (ja)
JPH04171966A (ja) 半導体装置の製造方法
JPS5889847A (ja) 封止形集積回路パツケ−ジ
JPH0756886B2 (ja) 半導体パッケージの製造方法
JPS6155778B2 (ja)
JPH05226493A (ja) ガラス封止型集積回路