JPS5889847A - 封止形集積回路パツケ−ジ - Google Patents

封止形集積回路パツケ−ジ

Info

Publication number
JPS5889847A
JPS5889847A JP56188697A JP18869781A JPS5889847A JP S5889847 A JPS5889847 A JP S5889847A JP 56188697 A JP56188697 A JP 56188697A JP 18869781 A JP18869781 A JP 18869781A JP S5889847 A JPS5889847 A JP S5889847A
Authority
JP
Japan
Prior art keywords
package
integrated circuit
hot melt
melt type
sealed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56188697A
Other languages
English (en)
Inventor
Shin Tada
多田　伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP56188697A priority Critical patent/JPS5889847A/ja
Publication of JPS5889847A publication Critical patent/JPS5889847A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は封止形集積回路パッケージに関するものである
。
一般に、パッケージングは部品の本体素子のもつ性能を
十分に発揮させながら電子回路の一構成要素として回路
との接続を行なわせ、また環境条件（温度、湿度、塵埃
、機械的振動、衝撃など）に対して本体素子を十分に保
護することを目的として行なわれる。
従来、特殊な部品を別とすれば、パッケージングは必ず
しも部品技術の主流を占めるもってはなかったが、集積
回路からＬＳＩへと部品のもつ機能が複雑化かつ多様化
し、従来数枚ないし数十枚のプリント配線板をもって発
揮させていた機能が１個のＬＳＩで発揮されるに及んで
、パッケージ技術は性能、経済性、信頼性の面で技術の
主流を占める重要な存在になってきた。　　　　　′−
一般にいって、パッケージング、中でも封止技術はその
要因のうち大きなものを占める。
封止技術には周知のように例えば第１図の如きハーメチ
ック封止あるいは第２図の如き樹脂封止がある。ハーメ
チック封止は第１図において、プラスチックフレームｌ
上にリード線２を貼り付け、さらにリードフレーム１面
に金属メタル８を貼付け、印刷などにより形成しさらに
メタル８上に半導体集積回路（ＬＳＩ）４を半田付けも
し゛くはダイポンディング技術により形成し、上記リー
ド線２とＬＳＩ４とをワイヤ５によシワイヤボンディン
グして電気的に接続し、しかる後、セラミック等のパッ
ケージ用キャップ６を低融点ガラス７を介してリードフ
レームｌに熱により軟化して圧着させ気密封止するもの
である。また樹脂封止の場合は第２図の如＜リード端子
１上にＬＳＩ９を半田付もしくはダイボンディングし、
これらを樹脂１０にて封止するものである。しかしなが
ら、上記ハーメチック封止は気密封止の点で信頼性は優
れているが、工程内で使用する温度が４００〜５００℃
とかなり高く、量産性に乏しぐ製造コストが高くなるな
どの問題があった。一方、樹脂封止の材料コストは樹脂
類およびリードフレームよりなるが、その合計はハーメ
チック封止に比し格段に安価とは言えず、樹脂封止に必
然的に付随する問題点、例えば、樹脂内に残存するスト
レス、熱的変化により発生するストレス、あるいは水分
、ガス。
のため、ハーメチック封止形ではほとんど必要のない余
分のスクリーニング工程を経過することが要求される。
これに要するコストは極めて大きい。
さらに又樹脂硬化のために１２時間前後の長時間、１２
０〜１５０℃の温度で加熱する必要があり、ＬＳＩに直
接に接するため信頼性に悪影響を与えるなどの問題点が
あった。
本発明は上記従来の集積回路の封止形パッケージの諸問
題点に鑑みてなされたもので、特に経済性および信頼度
の両面から期待でき、かつ量産性のすぐれた構造で製造
コストの安価な封止形集積回路パッケージを提供せんと
するもので、半導体集積回路を被覆するパッケージング
とリード７し・−ムとをホットメルト形接着剤を用いて
接着し、気密封止することによりか＼る目的□を達成し
たものである。
以下本発明の一実施例を図面により説明する。
第３図において１１はセラミック等よりなるフレームで
、このフレーム上にリード端子１２をホットメルト形接
着剤１５を介して接着する。半導体へ 集積回路素子（ＬＳＩ）１Ｂは半田付あるいはグイボン
ディング技術等によってリード端子１２上に形成される
。１４はメタルもしくはセラミック等のパッケージング
で、この六ツケージング１４とリードフレーム１１とを
ホットメルト形接着剤１６を用いて同時に熱圧着させる
。この接着剤を接着させるためには熱圧着装置を用いれ
ば１５０って、量産性に優れ製造コストが安くなる。し
かも高温で長時間保存する必要がなく、またＬＳＩに直
接パッケージ材料が接触しないため信頼性の面で悪影響
を与えることがない。さらにリード端子部分としてフィ
ルム状のものを使用すれば、フィルムキャリヤ形式６連
続工程に適用でき、量産性をさらに向上できる。パッケ
ージ材料としてはセラミ゛ツク、金属、プラスチックな
どを用いることができる。
以上説明した轡に本発明のパッケージにムれば、少、な
い工程数で短時間に封止が完了するので量産性に優れ製
造コストを安くするととができ、又高温で長時間保存す
る必要もなく、しかも半導体集積回路に直接パッケージ
材料が接触することがないので信頼性を一高めることが
できる。
【図面の簡単な説明】
第１図及び第２図は従来の封止形パッケージを示し、第
１図はハーメチック形封止の構造を示す断面図、第２図
は樹脂封止ρ構造を示す断面図、第８図は本発明による
封止形集積回路パッケージの要部断面図を示す。 図中、１１：リードフレーム　１２：リード１８：ＬＳ
Ｉ　　１４：パッケージング　１５．１６：ホットメル
ト−着剤 代理人　弁理士　福　士　愛　彦

Claims (1)

    【特許請求の範囲】
  1. １　半導体集積回路を被覆するパッケージングとリード
    フレームとをホットメルト形接着剤により接着し、気密
    封止することを特徴とする封止形集積回路パッケージ。
JP56188697A 1981-11-24 1981-11-24 封止形集積回路パツケ−ジ Pending JPS5889847A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56188697A JPS5889847A (ja) 1981-11-24 1981-11-24 封止形集積回路パツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56188697A JPS5889847A (ja) 1981-11-24 1981-11-24 封止形集積回路パツケ−ジ

Publications (1)

Publication Number Publication Date
JPS5889847A true JPS5889847A (ja) 1983-05-28

Family

ID=16228231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56188697A Pending JPS5889847A (ja) 1981-11-24 1981-11-24 封止形集積回路パツケ−ジ

Country Status (1)

Country Link
JP (1) JPS5889847A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0220052A (ja) * 1988-07-07 1990-01-23 Toyo Alum Kk 半導体集積回路用パッケージ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52130566A (en) * 1976-04-27 1977-11-01 Mitsubishi Electric Corp Sealing method for integrated circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52130566A (en) * 1976-04-27 1977-11-01 Mitsubishi Electric Corp Sealing method for integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0220052A (ja) * 1988-07-07 1990-01-23 Toyo Alum Kk 半導体集積回路用パッケージ

Similar Documents

Publication Publication Date Title
JPH08148603A (ja) ボールグリッドアレイ型半導体装置およびその製造方法
US4025716A (en) Dual in-line package with window frame
JPH02278740A (ja) 半導体装置のパッケージング方法
CA1201211A (en) Hermetically sealed semiconductor casing
JPS5889847A (ja) 封止形集積回路パツケ−ジ
JP2792377B2 (ja) 半導体装置
JPS6389313A (ja) 電子部品の金型樹脂成形法
JP2668995B2 (ja) 半導体装置
KR100237912B1 (ko) 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법
JPH04144269A (ja) 混成集積回路装置
JPS59111350A (ja) 半導体装置
JP3051225B2 (ja) 集積回路用パッケージ
JPH0529484A (ja) Ｉｃチツプの実装構造
JPS589585B2 (ja) デンシブヒンヨウリ−ドフレ−ム
JPS59129445A (ja) 半導体装置の製造方法
KR100214857B1 (ko) 멀티 칩 패키지
JPH0714651U (ja) 中空封止パッケージ
JPH04107955A (ja) 電子回路素子の封止方法
KR100641511B1 (ko) 고집적 반도체 패키지 및 그 제조 방법
JPS61284951A (ja) 半導体装置
JPH05235260A (ja) 半導体装置
JPH0493052A (ja) 半導体集積回路装置
JPS62252155A (ja) 混成集積回路
JPS60148151A (ja) 半導体装置
JPH0547835A (ja) 半導体装置の実装構造