JPH08213864A - 素子チップの実装方法 - Google Patents

素子チップの実装方法

Info

Publication number
JPH08213864A
JPH08213864A JP7034442A JP3444295A JPH08213864A JP H08213864 A JPH08213864 A JP H08213864A JP 7034442 A JP7034442 A JP 7034442A JP 3444295 A JP3444295 A JP 3444295A JP H08213864 A JPH08213864 A JP H08213864A
Authority
JP
Japan
Prior art keywords
element chip
stud bump
base
package
package base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7034442A
Other languages
English (en)
Inventor
Ryuichi Sada
龍一 佐田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP7034442A priority Critical patent/JPH08213864A/ja
Publication of JPH08213864A publication Critical patent/JPH08213864A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

(57)【要約】 【目的】 特別の加圧治具を用いる必要がなく、組立時
間を短縮できる素子チップの実装方法を得るにある。 【構成】 導電性接着剤3を用いてパッケージベース2
の内部肩面2aに素子チップ1の基部1aを固定し、前
記パッケージベース2の開口部をリッド4により気密封
止する電子素子のパッケージにおいて、前記パッケージ
ベース2の内部底面2bに位置させるスタッドバンプ7
で前記素子チップ1の先端部1b寄りの部分を支持させ
て前記導電性接着剤3の固化を待つ工程と、前記気密封
止工程での加熱により前記スタッドバンプ7を溶解して
素子チップ1を片持ち状態とする工程とを備える素子チ
ップの実装方法。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はパッケージの内部に片持
ち状態におかれる素子チップに関し、特に、同素子チッ
プパッケージの実装方法に関する。
【0002】
【従来の技術】一般に、例えば水晶振動子等のように、
両端を固定すると素子能力が低下する素子チップにおい
ては、パッケージ本体の内部に素子チップを片持ち状態
に固定した後、素子チップ全体を気密封止する必要があ
る。
【0003】即ち、図3及び図4は従来の水晶振動子で
ある素子チップの実装方法を示し、細長い短冊状に作ら
れる素子チップ1Aは、セラミック等のパッケージベー
ス2Aの内部肩面2aに導電性接着剤3Aを用いて片持
ち状態に固定される。この場合、導電性接着剤3Aは即
硬化性のものでも、約数10秒程度の硬化時間を必要と
するので、従来では、図3に示すように、平面性の高い
基台X上にパッケージベース2Aを置き、内部肩面2a
の表面に導電性接着剤3Aを塗布した状態で、加圧治具
Yにより素子チップ1Aの基部1aを同内部肩面2aに
保持して導電性接着剤3Aの固化を待つ。
【0004】そして、素子チップ1Aの完全な固定後、
パッケージベース2Aの開口部はコバール等のリッド4
Aで塞がれ、図4に示すように、不活性雰囲気やフォー
ミングガス中で加熱され、ロウ材5Aにより機密封止が
行われることになる。
【0005】
【発明が解決しようとする課題】しかしながら、前述し
たような従来の素子チップの実装方法によると、パッケ
ージベース2Aの内部肩面2aに素子チップ1Aを固定
するのに特別の加圧治具Yを使用しなければならないば
かりか、導電性接着剤3Aが完全に固化するまでの間、
加圧治具Yによる加圧状態を維持する必要があるため、
組立工程時間が長くなり、特別の加圧治具Yの製作によ
り製品原価が割高になる問題があった。
【0006】本発明の目的は、以上に述べたような従来
の素子チップの実装方法の問題に鑑み、特別の加圧治具
を用いる必要がなく、組立時間を短縮できる素子チップ
の実装方法を得るにある。
【0007】
【課題を解決するための手段】この目的を達成するた
め、本発明は、導電性接着剤を用いてパッケージベース
の内部肩面に素子チップの基部を固定し、前記パッケー
ジベースの開口部をリッドにより気密封止する電子素子
のパッケージにおいて、前記パッケージベースの内部底
面に位置させるスタッドバンプで前記素子チップの先端
部寄りの部分を支持させて前記導電性接着剤の固化を待
つ工程と、前記気密封止工程での加熱により前記スタッ
ドバンプを溶解して素子チップを片持ち状態とする工程
とを備える素子チップの実装方法を提案するものであ
る。また、後述する本発明の好ましい実施例において
は、前記スタッドバンプが位置される前記内部底面に、
スタッドバンプと親和性のありかつ面積のあるメタライ
ズ層が予め形成され、溶解されたスタッドバンプが同メ
タライズ層の表面に展開される素子チップの実装方法が
説明される。
【0008】
【実施例】以下、図1及び図2について水晶振動子に施
された本発明の実施例の詳細を説明する。図1は導電性
接着剤3によりパッケージベース2の内部肩面2aに素
子チップ1の基部1aを固定する場合の本発明の接着工
程を示し、この実施例におけるパッケージベース2の内
部底面2bには、短冊状に作られる前記素子チップ1の
先端部1bに対応した位置に面積のあるメタライズ層6
が予め形成され、このメタライズ層6の表面に位置され
る低融点スタッドバンプ7により素子チップ1の先端部
1bが支持される。つまり、スタッドバンプ7の高さは
前記内部肩面2aの内部底面2bからの高さと略等しく
構成されるから、基部1aに導電性接着剤3を塗布され
た素子チップ1の両端部は内部肩面2a及びスタッドバ
ンプ7により両端支持されることになる。このため、パ
ッケージベース2の内部での素子チップ1の支持状態
は、非常に安定した状態にあるから、大きな振動を伝え
ない限り、脱落することはないので、導電性接着剤3の
固化前であっても、移動したり積重ね状態におくことが
できる。
【0009】セラミック等のパッケージベース2に対す
るメタライズ層6としては、パッケージベース2の内部
底面2bにW印刷を行い、このW層の表面にNi及びA
u層を積層するものがスタッドバンプ7との親和性の点
から適しており、また、低融点スタッドバンプ7として
は、素子や構成部材が溶融する際に劣化しない程度の融
点をもった材質のものであればよく、例えばSb:60
%−Pb:40%からなるハンダであれば、融点が約1
83度Cであるので、後続の加熱工程で容易に溶解でき
る。勿論、必要な高さのスタッドバンプ7を得るために
は、バンプ形成条件自体で調整可能であるが、押圧加工
により高さを減じ調整する。また、高さを要求される場
合には2段重ねにより高さのあるものを得ることができ
る。
【0010】また、図2は本発明の加熱封止工程を示
し、この加熱工程においては、パッケージベース2の開
口部はコバール等のリッド4で塞がれ、不活性雰囲気や
フォーミングガス中で加熱され、ロウ材5により機密封
止が行われることになるのは従来と同様である。この際
の加熱により、スタッドバンプ7が溶解するけれども、
溶解したスタッドバンプ7は親和性のよいメタライズ層
6の表面に薄く拡散するので、素子チップ1の先端部1
bが自然に自由になるため、基部1aを導電性接着剤3
でパッケージベース2の内部肩面2aに固定した片持ち
状態を得ることができる。勿論、バンプの溶融とリッド
の封止は別工程でも可能である。
【0011】
【発明の効果】以上の説明から明らかなように、本発明
によれば、素子チップの先端部をスタッドバンプで支持
できるため、加圧保持治具を必要とせず、内部肩面とス
タッドバンプとにより素子チップを両端支持の状態とお
くことができるため、保持状態での導電性接着剤の固化
を待たずに組立作業を行えるから、製造コスト並びに組
立時間の点で有利な素子チップの実装方法を得ることが
できる。
【図面の簡単な説明】
【図1】本発明による素子チップ実装方法の接着工程の
説明図である。
【図2】同実装方法の加熱封止工程の説明図である。
【図3】従来の素子チップ実装方法の接着工程の説明図
である。
【図4】同実装方法の加熱封止工程の説明図である。
【符号の説明】
1 素子チップ 1a 基部 1b 先端部 2 パッケージベース 3 導電性接着剤 4 リッド 5 ロウ材 6 メタライズ層 7 スタッドバンプ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 導電性接着剤を用いてパッケージベース
    の内部肩面に素子チップの基部を固定し、前記パッケー
    ジベースの開口部をリッドにより気密封止する電子素子
    のパッケージにおいて、前記パッケージベースの内部底
    面に位置させるスタッドバンプで前記素子チップの先端
    部寄りの部分を支持させて前記導電性接着剤の固化を待
    つ工程と、前記気密封止工程での加熱により前記スタッ
    ドバンプを溶解して素子チップを片持ち状態とする工程
    とを備えることを特徴とする素子チップの実装方法。
  2. 【請求項2】 前記スタッドバンプが位置される前記内
    部底面に、スタッドバンプと親和性のありかつ面積のあ
    るメタライズ層が予め形成され、溶解されたスタッドバ
    ンプが同メタライズ層の表面に展開されることを特徴と
    する請求項1記載の素子チップの実装方法。
JP7034442A 1995-01-31 1995-01-31 素子チップの実装方法 Pending JPH08213864A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7034442A JPH08213864A (ja) 1995-01-31 1995-01-31 素子チップの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7034442A JPH08213864A (ja) 1995-01-31 1995-01-31 素子チップの実装方法

Publications (1)

Publication Number Publication Date
JPH08213864A true JPH08213864A (ja) 1996-08-20

Family

ID=12414364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7034442A Pending JPH08213864A (ja) 1995-01-31 1995-01-31 素子チップの実装方法

Country Status (1)

Country Link
JP (1) JPH08213864A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003046356A (ja) * 2001-07-31 2003-02-14 Kinseki Ltd 圧電振動子の製造方法
JP2006080599A (ja) * 2004-09-07 2006-03-23 Epson Toyocom Corp 圧電振動子とその製造方法
JP2007158456A (ja) * 2005-11-30 2007-06-21 Kyocera Kinseki Corp 圧電デバイスの製造方法
JP2009135829A (ja) * 2007-11-30 2009-06-18 Kyocera Kinseki Corp 圧電振動子の製造方法及び圧電発振器の製造方法
JP2015173405A (ja) * 2014-03-12 2015-10-01 株式会社村田製作所 圧電振動子とその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003046356A (ja) * 2001-07-31 2003-02-14 Kinseki Ltd 圧電振動子の製造方法
JP2006080599A (ja) * 2004-09-07 2006-03-23 Epson Toyocom Corp 圧電振動子とその製造方法
JP2007158456A (ja) * 2005-11-30 2007-06-21 Kyocera Kinseki Corp 圧電デバイスの製造方法
JP4693609B2 (ja) * 2005-11-30 2011-06-01 京セラキンセキ株式会社 圧電デバイスの製造方法
JP2009135829A (ja) * 2007-11-30 2009-06-18 Kyocera Kinseki Corp 圧電振動子の製造方法及び圧電発振器の製造方法
JP2015173405A (ja) * 2014-03-12 2015-10-01 株式会社村田製作所 圧電振動子とその製造方法

Similar Documents

Publication Publication Date Title
US4654966A (en) Method of making a dimensionally stable semiconductor device
JP2008211570A (ja) 振動子封止体の製造方法及び振動子封止体ならびに物理量センサ
JPS6031102B2 (ja) 集積回路パツケージおよびその製作方法
JP2000106515A (ja) 圧電振動子用容器ならびに圧電振動子およびその製造方法
JPH08213864A (ja) 素子チップの実装方法
JPH11354660A (ja) 電子部品用パッケージおよび電子部品用パッケージの気密封止方法
JP2009232327A (ja) 圧電振動子パッケージの製造方法
JP3192507B2 (ja) 樹脂シール中空型半導体装置の製造方法
JP3401781B2 (ja) 電子部品用パッケージおよび電子部品用パッケージの製造方法
JP2002084159A (ja) 表面実装型圧電振動子
JP2001217333A (ja) 気密封止型半導体パッケージ
JPH05191190A (ja) 圧電素子のパッケージ方法
JP2001320256A (ja) 圧電振動デバイスの気密封止方法
JP2003133452A (ja) 電子装置の製造方法
JP2007318209A (ja) 表面実装型圧電振動デバイス、およびその製造方法
JP2008186917A (ja) 電子部品収納用パッケージ、電子装置、およびその製造方法
JPH0645022A (ja) 表面実装型気密封止端子
JPH03187247A (ja) 半導体集積回路装置およびその製造方法
JP2001110922A (ja) 電子部品用パッケージ
JPH03108361A (ja) 半導体集積回路装置
WO2023017743A1 (ja) 圧電振動デバイス及び圧電振動デバイスの製造方法
JP2002176116A (ja) 電子部品用パッケージの気密封止方法
JPH0410458A (ja) 半導体集積回路装置の製造方法および製造装置
JP2002246868A (ja) 水晶振動子パッケージ構造体およびその封止方法
JP2022102015A (ja) パッケージ、リッド及びパッケージの製造方法