JPH0410458A - 半導体集積回路装置の製造方法および製造装置 - Google Patents
半導体集積回路装置の製造方法および製造装置Info
- Publication number
- JPH0410458A JPH0410458A JP2111024A JP11102490A JPH0410458A JP H0410458 A JPH0410458 A JP H0410458A JP 2111024 A JP2111024 A JP 2111024A JP 11102490 A JP11102490 A JP 11102490A JP H0410458 A JPH0410458 A JP H0410458A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- cap
- package substrate
- chip
- sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000000034 method Methods 0.000 title claims description 11
- 229910000679 solder Inorganic materials 0.000 claims abstract description 163
- 239000000758 substrate Substances 0.000 claims abstract description 64
- 238000007789 sealing Methods 0.000 claims abstract description 44
- 238000002844 melting Methods 0.000 claims abstract description 29
- 230000008018 melting Effects 0.000 claims abstract description 29
- 238000010438 heat treatment Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 description 11
- 229910001128 Sn alloy Inorganic materials 0.000 description 7
- 239000000203 mixture Substances 0.000 description 7
- 238000005476 soldering Methods 0.000 description 7
- 229910000978 Pb alloy Inorganic materials 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 239000011261 inert gas Substances 0.000 description 4
- 239000002131 composite material Substances 0.000 description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 2
- 229910052863 mullite Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路装置の製造技術に関し、特に
チップキャリヤ（Ｃｈｉｐ Ｃａｒｒｉｅｒ）構造を備
えた半導体集積回路装置に適用して有効な技術に関する
ものである。
チップキャリヤ（Ｃｈｉｐ Ｃａｒｒｉｅｒ）構造を備
えた半導体集積回路装置に適用して有効な技術に関する
ものである。
パッケージ基板上に実装した半導体チップをキャップで
気密封止したパッケージ構造を有するチップキャリヤに
ついては、例えば特開昭６２−２４９４２９号、特開昭
６３−３１０１３９号公報などに記載されている。
気密封止したパッケージ構造を有するチップキャリヤに
ついては、例えば特開昭６２−２４９４２９号、特開昭
６３−３１０１３９号公報などに記載されている。
第５図は、上記文献に記載されたチップキャリヤの断面
構造を示している。このチップキャリヤ１は、ムライト
などのセラミック材料からなるパッケージ基板２の主面
の電極３上に半田バンプ４を介して半導体チップ５をフ
ェイスダウンボンディングし、この半導体チップ５をキ
ャップ６で気密封止したハーメチックシール構造を備え
ている。
構造を示している。このチップキャリヤ１は、ムライト
などのセラミック材料からなるパッケージ基板２の主面
の電極３上に半田バンプ４を介して半導体チップ５をフ
ェイスダウンボンディングし、この半導体チップ５をキ
ャップ６で気密封止したハーメチックシール構造を備え
ている。
キャップ６は、例えば窒化アルミニウム（Ａ ｆ Ｎ）
などの高熱伝導性セラミックからなり、封止用半田７に
よってパッケージ基板２の主面に接合されている。パッ
ケージ基板２の主面の周縁部およびキャップ６の脚部の
下面のそれぞれには、封止用半田７の濡れ性を向上させ
るための半田接合用メタライズ層８が設けられている。
などの高熱伝導性セラミックからなり、封止用半田７に
よってパッケージ基板２の主面に接合されている。パッ
ケージ基板２の主面の周縁部およびキャップ６の脚部の
下面のそれぞれには、封止用半田７の濡れ性を向上させ
るための半田接合用メタライズ層８が設けられている。
上記キャップ６内に封止されたチップ５の背面（上面）
は、伝熱用半田９によってキャップ６の下面に接合され
ている。これは、チップ５から発生する熱を伝熱用半田
９を通じてキャップ６に伝達するためである。上記伝熱
用半田９の濡れ性を向上させるため、キャップ６の下面
（またはチップ５の背面）には、半田接合用メタライズ
層８が設けられている。
は、伝熱用半田９によってキャップ６の下面に接合され
ている。これは、チップ５から発生する熱を伝熱用半田
９を通じてキャップ６に伝達するためである。上記伝熱
用半田９の濡れ性を向上させるため、キャップ６の下面
（またはチップ５の背面）には、半田接合用メタライズ
層８が設けられている。
パッケージ基板２の内層には、例えばＷ（タングステン
）からなる内部配線１０が形成され、この内部配線１０
を通じてパッケージ基板２の主面側の電極３と下面側の
電極３とが電気的に接続されている。下面側の電極３に
は、チップキャリヤ１をモジュール基板などに実装する
際の外部端子となる半田バンプ１１が接合される。
）からなる内部配線１０が形成され、この内部配線１０
を通じてパッケージ基板２の主面側の電極３と下面側の
電極３とが電気的に接続されている。下面側の電極３に
は、チップキャリヤ１をモジュール基板などに実装する
際の外部端子となる半田バンプ１１が接合される。
上記チップキャリヤを組立てるには、まずチップの主面
に接合した半田バンプをチップマウント装置を用いてパ
ッケージ基板の主面の電極上に正確に位置決めする。上
記半田バンプの表面には、あらかじめフラックスを塗布
しておく。続いて、上記チップが搭載されたパッケージ
基板を不活性ガス雰囲気のりフロー炉に移送し、この中
で半田バンプを加熱、再溶融することによって、チップ
をパッケージ基板の主面にフェイスダウンボンディング
する。次に、封止用半田を用いて上記パッケージ基板の
主面にキャップを接合する。また、伝熱用半田を用いて
半導体チップの背面をキャップの下面に接合する。パッ
ケージ基板の主面にキャップを半田付けするには、あら
かじめパッケージ基板の主面およびキャップの脚部に封
止用半田（半田プリフォーム）を被着しておき、パッケ
ージ基板の主面にキャップを被せ、次いでリフロー炉に
て封止用半田を加熱、再溶融する。その際、封止用半田
の濡れ広がり性を向上させるため、キャップ上に錘りな
どを載せて適度の荷重を印加する。また、チップの背面
をキャップの下面に半田付けするには、キャップの下面
（またはチップの背面）にあらかじめ伝熱用半田（半田
プリフォーム）を被着しておき、前記リフロー炉にて伝
熱用半田を加熱、再溶融する。
に接合した半田バンプをチップマウント装置を用いてパ
ッケージ基板の主面の電極上に正確に位置決めする。上
記半田バンプの表面には、あらかじめフラックスを塗布
しておく。続いて、上記チップが搭載されたパッケージ
基板を不活性ガス雰囲気のりフロー炉に移送し、この中
で半田バンプを加熱、再溶融することによって、チップ
をパッケージ基板の主面にフェイスダウンボンディング
する。次に、封止用半田を用いて上記パッケージ基板の
主面にキャップを接合する。また、伝熱用半田を用いて
半導体チップの背面をキャップの下面に接合する。パッ
ケージ基板の主面にキャップを半田付けするには、あら
かじめパッケージ基板の主面およびキャップの脚部に封
止用半田（半田プリフォーム）を被着しておき、パッケ
ージ基板の主面にキャップを被せ、次いでリフロー炉に
て封止用半田を加熱、再溶融する。その際、封止用半田
の濡れ広がり性を向上させるため、キャップ上に錘りな
どを載せて適度の荷重を印加する。また、チップの背面
をキャップの下面に半田付けするには、キャップの下面
（またはチップの背面）にあらかじめ伝熱用半田（半田
プリフォーム）を被着しておき、前記リフロー炉にて伝
熱用半田を加熱、再溶融する。
キャップをパッケージ基板の主面に半田付けする作業と
、半導体チップの背面をキャップの下面に半田付けする
作業とは同一工程で行われる。従って、封止用半田と伝
熱用半田とは、溶融温度がほぼ等しい半田材料で構成さ
れる。また、封止用半田および伝熱用半田は、半田バン
プを構成する半田よりも低い溶融温度の半田で構成され
る。さもないと、リフロー炉内で封止用半田および伝熱
用半田を加熱、溶融する際に半田バンプが再溶融し、キ
ャップにかかる荷重によって半田バンプが潰れてしまう
ために、隣り合った半田バンプ同士が短絡してしまうか
らである。このような理由から、半田バンプは、例えば
３〜４重量％程度のＳｎを含有するＰｂ／Ｓｎ合金（溶
融温度＝３２０〜３３０℃程度）などの高融点半田で構
成され、封止用半田および伝熱用半田は、例えば１０重
量％程度のＳｎを含有するＰ ｂ ／ Ｓ ｎ合金（溶
融温度＝２９０〜３１０℃程度）などの低融点半田で構
成される。
、半導体チップの背面をキャップの下面に半田付けする
作業とは同一工程で行われる。従って、封止用半田と伝
熱用半田とは、溶融温度がほぼ等しい半田材料で構成さ
れる。また、封止用半田および伝熱用半田は、半田バン
プを構成する半田よりも低い溶融温度の半田で構成され
る。さもないと、リフロー炉内で封止用半田および伝熱
用半田を加熱、溶融する際に半田バンプが再溶融し、キ
ャップにかかる荷重によって半田バンプが潰れてしまう
ために、隣り合った半田バンプ同士が短絡してしまうか
らである。このような理由から、半田バンプは、例えば
３〜４重量％程度のＳｎを含有するＰｂ／Ｓｎ合金（溶
融温度＝３２０〜３３０℃程度）などの高融点半田で構
成され、封止用半田および伝熱用半田は、例えば１０重
量％程度のＳｎを含有するＰ ｂ ／ Ｓ ｎ合金（溶
融温度＝２９０〜３１０℃程度）などの低融点半田で構
成される。
上記のような方法で組立てたチップキャリヤをモジュー
ル基板に実装するには、パッケージ基板の下面の電極に
半田バンプを接続し、この半田バンプをモジュール基板
の主面の電極上に正確に位置決めする。その後、上記チ
ップキャリヤが搭載されたモジニール基板を不活性ガス
雰囲気のりフロー炉に移送し、この中で上記半田バンプ
を加熱、再溶融する。その際、前記封止用半田や伝熱用
半田の再溶融を防止するため、パッケージ基板の下面の
電極に接続する半田バンプは、封止用半田や伝熱用半田
よりもさらに低融点の半田、例えば３゜５重量％程度の
Ａｇを含有するＳｎ／Ａｇ合金（溶融温度＝２２０〜２
５０℃程度）などにより構成する。
ル基板に実装するには、パッケージ基板の下面の電極に
半田バンプを接続し、この半田バンプをモジュール基板
の主面の電極上に正確に位置決めする。その後、上記チ
ップキャリヤが搭載されたモジニール基板を不活性ガス
雰囲気のりフロー炉に移送し、この中で上記半田バンプ
を加熱、再溶融する。その際、前記封止用半田や伝熱用
半田の再溶融を防止するため、パッケージ基板の下面の
電極に接続する半田バンプは、封止用半田や伝熱用半田
よりもさらに低融点の半田、例えば３゜５重量％程度の
Ａｇを含有するＳｎ／Ａｇ合金（溶融温度＝２２０〜２
５０℃程度）などにより構成する。
以上のように、従来のチップキャリヤの組立て工程にお
いては、パッケージ基板の主面に半田バンプを介して半
導体チップを実装する工程や、パッケージ基板の主面に
キャップを半田付けして半導体チップを気密封止したり
、半導体チップの背面をキャップの下面に半田付けした
りする工程が伴われる。また、上記チップキャリヤをモ
ジュール基板に実装する工程においては、モジュール基
板の主面に半田バンプを介してチップキャリヤを半田付
けする工程が伴われる。従って、上記チップキャリヤの
信頼性や製造歩留りは、これらの半田付は工程の良否に
よって大きく左右されることになる。
いては、パッケージ基板の主面に半田バンプを介して半
導体チップを実装する工程や、パッケージ基板の主面に
キャップを半田付けして半導体チップを気密封止したり
、半導体チップの背面をキャップの下面に半田付けした
りする工程が伴われる。また、上記チップキャリヤをモ
ジュール基板に実装する工程においては、モジュール基
板の主面に半田バンプを介してチップキャリヤを半田付
けする工程が伴われる。従って、上記チップキャリヤの
信頼性や製造歩留りは、これらの半田付は工程の良否に
よって大きく左右されることになる。
ところで、上記チップキャリヤの組立て工程において、
パッケージ基板上にフェイスダウンボンディングしたチ
ップをキャップで気密封止するには、前記のようにパッ
ケージ基板の主面にキャップを被せ、あらかじめパッケ
ージ基板の主面およびキャップの脚部に被着しておいた
封止用半田を加熱、再溶融する。その際、封止部の半田
付は性（半田の濡れ広がり特性、気密信頼性）を良好に
するためには、封止用半田の加熱温度をその溶融温度（
前記した１０重量％程度のＳｎを含有するＰｂ／Ｓｎ合
金の場合は、２９０〜３１０℃程度）よりも幾分高くす
ることが望まれる。ところが、上記封止用半田の溶融温
度は、チップに接続された半田バンプの溶融温度（前記
した３〜４重量％程度のＳｎを含有するＰ ｂ ／ Ｓ
ｎ合金の場合は、３２０〜３３０℃程度）に極めて近
いため、封止用半田の加熱温度が設定値より僅かでも高
くなったり、上記半田バンプの組成が僅かでも低融点側
にばらついたりすると、封止用半田の再溶融時に上記半
田バンプまでもが再溶融して潰れてしまうという問題が
あった。このように、上記チップキャリヤの組立て工程
においては、溶融温度の差を考慮して半田バンプおよび
封止用半田（伝熱用半田）の材料選定を行っているが、
各半田材料の溶融温度マージンが極めて狭いため、チッ
プキャリヤの信頼性および製造歩留りを向上させるため
には、リフロー炉の温度や各半田材料の組成を極めて高
い精度で制御しなければならないという問題がある。
パッケージ基板上にフェイスダウンボンディングしたチ
ップをキャップで気密封止するには、前記のようにパッ
ケージ基板の主面にキャップを被せ、あらかじめパッケ
ージ基板の主面およびキャップの脚部に被着しておいた
封止用半田を加熱、再溶融する。その際、封止部の半田
付は性（半田の濡れ広がり特性、気密信頼性）を良好に
するためには、封止用半田の加熱温度をその溶融温度（
前記した１０重量％程度のＳｎを含有するＰｂ／Ｓｎ合
金の場合は、２９０〜３１０℃程度）よりも幾分高くす
ることが望まれる。ところが、上記封止用半田の溶融温
度は、チップに接続された半田バンプの溶融温度（前記
した３〜４重量％程度のＳｎを含有するＰ ｂ ／ Ｓ
ｎ合金の場合は、３２０〜３３０℃程度）に極めて近
いため、封止用半田の加熱温度が設定値より僅かでも高
くなったり、上記半田バンプの組成が僅かでも低融点側
にばらついたりすると、封止用半田の再溶融時に上記半
田バンプまでもが再溶融して潰れてしまうという問題が
あった。このように、上記チップキャリヤの組立て工程
においては、溶融温度の差を考慮して半田バンプおよび
封止用半田（伝熱用半田）の材料選定を行っているが、
各半田材料の溶融温度マージンが極めて狭いため、チッ
プキャリヤの信頼性および製造歩留りを向上させるため
には、リフロー炉の温度や各半田材料の組成を極めて高
い精度で制御しなければならないという問題がある。
本発明は、上記した問題点に着目してなされたものであ
り、その目的は、上記チップキャリヤの組立て工程にお
けるリフロー温度の制御精度や各半田材料の組成精度を
緩和し、上記チップキャリヤの信頼性および製造歩留り
を向上させることのできる技術を提供することにある。
り、その目的は、上記チップキャリヤの組立て工程にお
けるリフロー温度の制御精度や各半田材料の組成精度を
緩和し、上記チップキャリヤの信頼性および製造歩留り
を向上させることのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、次のとおりである。
要を簡単に説明すれば、次のとおりである。
本願の一発明は、パッケージ基板の主面に半田バンプを
介して半導体チップをフェイスダウンボンディングした
後、前記パッケージ基板の主面とその上に載置したキャ
ップとの間に封止用半田を介装するとともに、前記キャ
ップと半導体チップとの隙間に伝熱用半田を介装し、次
いで前記封止用半田と伝熱用半田とを同時に加熱、溶融
することによって、前記半導体チップを前記キャップで
気密封止するチップキャリヤの製造方法であり、前記封
止用半田と伝熱用半田とを同時に加熱、溶融する際に、
前記パッケージ基板の下面から前記キャップの上面まで
の高さを外部から固定しておくものである。
介して半導体チップをフェイスダウンボンディングした
後、前記パッケージ基板の主面とその上に載置したキャ
ップとの間に封止用半田を介装するとともに、前記キャ
ップと半導体チップとの隙間に伝熱用半田を介装し、次
いで前記封止用半田と伝熱用半田とを同時に加熱、溶融
することによって、前記半導体チップを前記キャップで
気密封止するチップキャリヤの製造方法であり、前記封
止用半田と伝熱用半田とを同時に加熱、溶融する際に、
前記パッケージ基板の下面から前記キャップの上面まで
の高さを外部から固定しておくものである。
上記した手段によれば、前記封止用半田と伝熱用半田と
を同時に加熱、溶融する際に、前記パッケージ基板の下
面から前記キャップの上面までの高さを外部から固定し
ておくことにより、リフロー炉内の温度のばらつきや各
半田材料の組成のばらつきに起因して半田バンブが溶融
した場合においても、必要以上の荷重が半田バンプに加
わるのを防止することができるので、半田バンプの潰れ
を防止することができる。
を同時に加熱、溶融する際に、前記パッケージ基板の下
面から前記キャップの上面までの高さを外部から固定し
ておくことにより、リフロー炉内の温度のばらつきや各
半田材料の組成のばらつきに起因して半田バンブが溶融
した場合においても、必要以上の荷重が半田バンプに加
わるのを防止することができるので、半田バンプの潰れ
を防止することができる。
以下、本実施例によるチップキャリヤの製造方法を第１
図〜第４図により説明する。
図〜第４図により説明する。
第１図に示すパッケージ基板２は、ムライト、窒化アル
ミニウムなどのセラミック材料からなり、その寸法は、
縦×横が約１０〜１４ｍｍＸＩＱ〜１４闘程度である。
ミニウムなどのセラミック材料からなり、その寸法は、
縦×横が約１０〜１４ｍｍＸＩＱ〜１４闘程度である。
パッケージ基板２の内層には、例えばＷ（タングステン
）からなる内部配線１０が形成されている。パッケージ
基板２の主面および下面のそれぞれには、上記内部配線
１０を通じて電気的に接続された電極３が形成されてい
る。
）からなる内部配線１０が形成されている。パッケージ
基板２の主面および下面のそれぞれには、上記内部配線
１０を通じて電気的に接続された電極３が形成されてい
る。
パッケージ基板２の主面の周縁部には、後述する封止用
半田の濡れ性を向上させるための半田接合用メタライズ
層８が設けられている。上記半田接合用メタライズ層８
は、例えばＴ ｉ ／ Ｎ ｉ ／ Ａ ｕの複合金属
膜からなる。
半田の濡れ性を向上させるための半田接合用メタライズ
層８が設けられている。上記半田接合用メタライズ層８
は、例えばＴ ｉ ／ Ｎ ｉ ／ Ａ ｕの複合金属
膜からなる。
次に、第２図に示すように、上記パッケージ基板２の主
面に半田バンブ４を介して半導体チップ５をフェイスダ
ウンボンディングする。チップ５をパッケージ基板２の
主面にフェイスダウンボンディングするには、チップ５
の主面に接合した半田バンブ４をチップマウント装置を
用いてパッケージ基板２の主面の電極３上に正確に位置
決めする。上記半田バンプ４の表面には、あらかじめフ
ラックスを塗布しておき、このフラックスの粘着力を利
用してチップ５をパッケージ基板２の主面に仮固定する
。上記半田バンブ４は、例えば３〜４重量％程度のＳｎ
を含有するＰ ｂ ／ Ｓ ｎ合金からなり、その溶融
温度は３２０〜３３０℃程度である。続いて、上記チッ
プ５が搭載されたパッケージ基板２をリフロー炉に移送
し、炉内の温度を半田バンプ４の溶融温度よりも幾分高
めに設定して半田バンプ４を加熱、再溶融する。上配り
フロー炉内には、半田バンブ４の酸化を防止するために
、窒素、アルゴンなどの不活性ガス、またはこの不活性
ガスに水素を混合した還元性ガスを充填しておく。
面に半田バンブ４を介して半導体チップ５をフェイスダ
ウンボンディングする。チップ５をパッケージ基板２の
主面にフェイスダウンボンディングするには、チップ５
の主面に接合した半田バンブ４をチップマウント装置を
用いてパッケージ基板２の主面の電極３上に正確に位置
決めする。上記半田バンプ４の表面には、あらかじめフ
ラックスを塗布しておき、このフラックスの粘着力を利
用してチップ５をパッケージ基板２の主面に仮固定する
。上記半田バンブ４は、例えば３〜４重量％程度のＳｎ
を含有するＰ ｂ ／ Ｓ ｎ合金からなり、その溶融
温度は３２０〜３３０℃程度である。続いて、上記チッ
プ５が搭載されたパッケージ基板２をリフロー炉に移送
し、炉内の温度を半田バンプ４の溶融温度よりも幾分高
めに設定して半田バンプ４を加熱、再溶融する。上配り
フロー炉内には、半田バンブ４の酸化を防止するために
、窒素、アルゴンなどの不活性ガス、またはこの不活性
ガスに水素を混合した還元性ガスを充填しておく。
次に、第３図に示すように、上記パッケージ基板２の主
面にキャップ６を被せる。このキャップ６は、例えば窒
化アルミニウムなどの高熱伝導性セラミックからなり、
その縦Ｘ横の寸法は、パッケージ基板２とほぼ同一であ
る。上記キャップ６をパッケージ基板２の主面に被せる
際には、あらかじめパッケージ基板２の主面の周縁部、
すなわち半田接合用メタライズ層８の上に封止用半田７
を被着しておき、この封止用半田７の上にキャップ６の
脚部を載せるようにする。封止用半田７は、例えば１０
重量％程度のＳｎを含有するＰｂ／Ｓｎ合金からなり、
その溶融温度は２９０〜３１０℃程度である。キャップ
６の脚部には、あらかじめ封止用半田７の濡れ性を向上
させるための半田接合用メタライズ層８を設けておく。
面にキャップ６を被せる。このキャップ６は、例えば窒
化アルミニウムなどの高熱伝導性セラミックからなり、
その縦Ｘ横の寸法は、パッケージ基板２とほぼ同一であ
る。上記キャップ６をパッケージ基板２の主面に被せる
際には、あらかじめパッケージ基板２の主面の周縁部、
すなわち半田接合用メタライズ層８の上に封止用半田７
を被着しておき、この封止用半田７の上にキャップ６の
脚部を載せるようにする。封止用半田７は、例えば１０
重量％程度のＳｎを含有するＰｂ／Ｓｎ合金からなり、
その溶融温度は２９０〜３１０℃程度である。キャップ
６の脚部には、あらかじめ封止用半田７の濡れ性を向上
させるための半田接合用メタライズ層８を設けておく。
この半田接合用メタライズ層８は、例えばＴ ｉ ／
Ｎ ｉ ／ Ａ ｕの複合金属膜からなる。なお、封止
用半田７は、キャップ６の脚部に設けた上記半田接合用
メタライズ層８側に被着してもよい。
Ｎ ｉ ／ Ａ ｕの複合金属膜からなる。なお、封止
用半田７は、キャップ６の脚部に設けた上記半田接合用
メタライズ層８側に被着してもよい。
また、上記キャップ６をパッケージ基板２の主面に被せ
る際には、あらかじめチップ５の背面またはキャップ６
の下面に伝熱用半田９を被着しておく。伝熱用半田９は
、上記封止用半田７と同一の材料、例えば１０重量％程
度のＳｎを含有するＰ ｂ ／ Ｓ ｎ合金（溶融温度
＝２９０〜３１０℃程度）で構成する。伝熱用半田９が
被着されるチップ５の背面側またはキャップ６の下面側
には、あらかじめ伝熱用半田９の濡れ性を向上させるた
めの半田接合用メタライズ層８を設けておく。半田接合
用メタライズ層８は、Ａｕ／Ｃｒ／Ａｕ、Ｃｒ ／ Ｃ
ｕ ／ Ａ ｕあるいはＷ／Ｎｉ／Ａｕなどの複合金属
膜からなる。半田接合用メタライズ層８は、キャップ６
の下面とチップ５の背面の両側に設けてもよい。
る際には、あらかじめチップ５の背面またはキャップ６
の下面に伝熱用半田９を被着しておく。伝熱用半田９は
、上記封止用半田７と同一の材料、例えば１０重量％程
度のＳｎを含有するＰ ｂ ／ Ｓ ｎ合金（溶融温度
＝２９０〜３１０℃程度）で構成する。伝熱用半田９が
被着されるチップ５の背面側またはキャップ６の下面側
には、あらかじめ伝熱用半田９の濡れ性を向上させるた
めの半田接合用メタライズ層８を設けておく。半田接合
用メタライズ層８は、Ａｕ／Ｃｒ／Ａｕ、Ｃｒ ／ Ｃ
ｕ ／ Ａ ｕあるいはＷ／Ｎｉ／Ａｕなどの複合金属
膜からなる。半田接合用メタライズ層８は、キャップ６
の下面とチップ５の背面の両側に設けてもよい。
次に、上記キャップ６を被せたパッケージ基板２をリフ
ロー炉に移送する。その際、本実施例では、上記パッケ
ージ基板２を第４図に示すような装置に載せてリフロー
炉に移送する。この装置は、上記パッケージ基板２を載
置するステージ１２と、上記パッケージ基板２の主面に
被せたキャップ６に所定の荷重を印加する錘り（荷重印
加手段）１３と、この錘り１３を支えるとともに、上記
ステージ１２から錘り１３までの高さ（Ｈ）を調整する
ための３〜４本のストッパ１４とで構成されている。ス
トッパ１４は、ステージ１２に設けた溝内にねじ込まれ
ており、その回転によって上記高さ（Ｈ）の微調整を行
う。上記高さ（Ｈ）を決めるには、例えばパッケージ基
板２の下面からチップ５の背面までの高さ（Ｈ，）
と、キャップ６のキャビティ部の厚さ（Ｈｃ） と、
伝熱用半田９の厚さ（Ｈ３）とをあらかじめ計測してお
き、それらの合計（ＨＢ ＋ ＨＣ＋ Ｈａ） を上
記高さ（Ｈ）とする。あるいは、パッケージ基板２の厚
さ（Ｈｉｍ）と、キャップ６の上面から脚部の下面まで
の厚さ（Ｈｅ。
ロー炉に移送する。その際、本実施例では、上記パッケ
ージ基板２を第４図に示すような装置に載せてリフロー
炉に移送する。この装置は、上記パッケージ基板２を載
置するステージ１２と、上記パッケージ基板２の主面に
被せたキャップ６に所定の荷重を印加する錘り（荷重印
加手段）１３と、この錘り１３を支えるとともに、上記
ステージ１２から錘り１３までの高さ（Ｈ）を調整する
ための３〜４本のストッパ１４とで構成されている。ス
トッパ１４は、ステージ１２に設けた溝内にねじ込まれ
ており、その回転によって上記高さ（Ｈ）の微調整を行
う。上記高さ（Ｈ）を決めるには、例えばパッケージ基
板２の下面からチップ５の背面までの高さ（Ｈ，）
と、キャップ６のキャビティ部の厚さ（Ｈｃ） と、
伝熱用半田９の厚さ（Ｈ３）とをあらかじめ計測してお
き、それらの合計（ＨＢ ＋ ＨＣ＋ Ｈａ） を上
記高さ（Ｈ）とする。あるいは、パッケージ基板２の厚
さ（Ｈｉｍ）と、キャップ６の上面から脚部の下面まで
の厚さ（Ｈｅ。
）と、封止用半田７の厚さ（Ｈ５Ｓ）とをあらかじめ計
測しておき、それらの合計（Ｈ１ｌＢ＋ Ｈｃｃ ＋
Ｈ８，）を上記高さ（Ｈ）とする。
測しておき、それらの合計（Ｈ１ｌＢ＋ Ｈｃｃ ＋
Ｈ８，）を上記高さ（Ｈ）とする。
このようにして、上記パッケージ基板２をリフロー炉に
移送し、炉内の温度を封止用半田７および伝熱用半田９
の溶融温度よりも幾分高めに設定して半田７．９を加熱
、再溶融することにより、チップ５をキャップ６で気密
封止するとともに、チップ５の背面をキャップ６の下面
に接合する。
移送し、炉内の温度を封止用半田７および伝熱用半田９
の溶融温度よりも幾分高めに設定して半田７．９を加熱
、再溶融することにより、チップ５をキャップ６で気密
封止するとともに、チップ５の背面をキャップ６の下面
に接合する。
ところで、リフロー炉内で上記封止用半田７および伝熱
用半田９を加熱、再溶融する際、炉内の温度がチップ５
とパッケージ基板２とを接合している半田バンプ４の溶
融温度に近づきすぎたり、あるいはこの半田バンプ４の
組成が僅かでも低融点側にばらついたりしていると、半
田バンプ４までもが再溶融してしまうことがある。とこ
ろが、本実施例においては、前記ステージ１２から錘り
１３までの高さ（Ｈ）、すなわちパッケージ基板２の下
面からキャップ６の上面までの高さを外部から固定しで
あるため、半田バンプ４が再溶融した際、キャップ６に
加わる荷重によってパフケージ基板２の下面からキャッ
プ６の上面までの高さが僅かでも低くなると、錘り１３
の下面とキャップ６の上面とが離間する。従って、半田
バンプ４に必要以上の荷重が加わることがないので、そ
の漬れを確実に防止することができる。
用半田９を加熱、再溶融する際、炉内の温度がチップ５
とパッケージ基板２とを接合している半田バンプ４の溶
融温度に近づきすぎたり、あるいはこの半田バンプ４の
組成が僅かでも低融点側にばらついたりしていると、半
田バンプ４までもが再溶融してしまうことがある。とこ
ろが、本実施例においては、前記ステージ１２から錘り
１３までの高さ（Ｈ）、すなわちパッケージ基板２の下
面からキャップ６の上面までの高さを外部から固定しで
あるため、半田バンプ４が再溶融した際、キャップ６に
加わる荷重によってパフケージ基板２の下面からキャッ
プ６の上面までの高さが僅かでも低くなると、錘り１３
の下面とキャップ６の上面とが離間する。従って、半田
バンプ４に必要以上の荷重が加わることがないので、そ
の漬れを確実に防止することができる。
このようにして、パッケージ基板２の主面にフェイスダ
ウンボンディングされたチップ５をキャップ６で気密封
止した後、上記パッケージ基板２の下面側の電極３に、
例えば３．５重量％程度のＡｇを含有するＳｎ／Δｇ合
金（溶融温度＝２２０〜２５０℃程度）からなる半田バ
ンプ１１を接合することにより、前記第５図に示すチッ
プキャリヤ１が完成する。
ウンボンディングされたチップ５をキャップ６で気密封
止した後、上記パッケージ基板２の下面側の電極３に、
例えば３．５重量％程度のＡｇを含有するＳｎ／Δｇ合
金（溶融温度＝２２０〜２５０℃程度）からなる半田バ
ンプ１１を接合することにより、前記第５図に示すチッ
プキャリヤ１が完成する。
以上のように、本実施例によれば、リフロー炉の温度や
各半田材料（半田バンプ、封止用半田、伝熱用半田）の
組成を極めて高い精度で制御する必要がなくなる。すな
わち、リフロー炉の温度制御マージンや各半田材料の溶
融温度制御マージンを実質的に広くすることができるの
で、チップキャリヤの信頼性および製造歩留りを向上さ
せることができる。
各半田材料（半田バンプ、封止用半田、伝熱用半田）の
組成を極めて高い精度で制御する必要がなくなる。すな
わち、リフロー炉の温度制御マージンや各半田材料の溶
融温度制御マージンを実質的に広くすることができるの
で、チップキャリヤの信頼性および製造歩留りを向上さ
せることができる。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発胡は、前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
具体的に説明したが、本発胡は、前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下８己の通りであ
る。
て得られる効果を簡単に説明すれば、下８己の通りであ
る。
パッケージ基板の主面に半田バンプを介して半導体チッ
プをフェイスダウンボンディングした後、前記パッケー
ジ基板の主面とその上に載置したキャップとの間に封止
用半田を介装するとともに、前記キャップと半導体チッ
プとの隙間に伝熱用半田を介装し、次いで前記封止用半
田と伝熱用半田とを同時に加熱、溶融することによって
、前記半導体チップを前記キャップで気密封止するチッ
プキャリヤの製造方法において、前記封止用半田と伝熱
用半田とを同時に加熱、溶融する際に、前記パッケージ
基板の下面から前記キャップの上面までの高さを外部か
ら固定しておくことにより、リフロー炉内の温度のばら
つきや各半田材料の組成のばらつきに起因して半田バン
プが溶融した場合においても、必要以上の荷重が半田バ
ンプに加わるのを防止することができるので、半田バン
プの潰れを防止することができる。これにより、リフロ
ー炉の温度制御マージンや各半田材料の溶融温度制御マ
ージンが実質的に広くなるので、チップキャリヤ形半導
体集積回路装置の信頼性および製造歩留りを向上させる
ことができる。
プをフェイスダウンボンディングした後、前記パッケー
ジ基板の主面とその上に載置したキャップとの間に封止
用半田を介装するとともに、前記キャップと半導体チッ
プとの隙間に伝熱用半田を介装し、次いで前記封止用半
田と伝熱用半田とを同時に加熱、溶融することによって
、前記半導体チップを前記キャップで気密封止するチッ
プキャリヤの製造方法において、前記封止用半田と伝熱
用半田とを同時に加熱、溶融する際に、前記パッケージ
基板の下面から前記キャップの上面までの高さを外部か
ら固定しておくことにより、リフロー炉内の温度のばら
つきや各半田材料の組成のばらつきに起因して半田バン
プが溶融した場合においても、必要以上の荷重が半田バ
ンプに加わるのを防止することができるので、半田バン
プの潰れを防止することができる。これにより、リフロ
ー炉の温度制御マージンや各半田材料の溶融温度制御マ
ージンが実質的に広くなるので、チップキャリヤ形半導
体集積回路装置の信頼性および製造歩留りを向上させる
ことができる。
第１図乃至第４図は、本発明の一実施例であるチップキ
ャリヤ形半導体集積回路装置の製造方法を工程順に示す
要部断面図、 第５図は、チップキャリヤ形半導体集積回路装置の要部
破断断面図である。 １・・・チップキャリヤ、２・・・パッケージ基板、３
・・・電極、４．１１・・・半田バンプ、５・・・半導
体チップ、６・・・キャップ、７・・・封止用半田、８
・・・半田接合用メタライズ層、９・・・伝熱用半田、
１０・・・内部配線、１２・・・ステージ、１３・・・
錘り（荷重印加手段）、１４・・・ストッパ。
ャリヤ形半導体集積回路装置の製造方法を工程順に示す
要部断面図、 第５図は、チップキャリヤ形半導体集積回路装置の要部
破断断面図である。 １・・・チップキャリヤ、２・・・パッケージ基板、３
・・・電極、４．１１・・・半田バンプ、５・・・半導
体チップ、６・・・キャップ、７・・・封止用半田、８
・・・半田接合用メタライズ層、９・・・伝熱用半田、
１０・・・内部配線、１２・・・ステージ、１３・・・
錘り（荷重印加手段）、１４・・・ストッパ。
Claims (1)
- 【特許請求の範囲】 １、パッケージ基板の主面に半田バンプを介して半導体
チップをフェイスダウンボンディングした後、前記パッ
ケージ基板の主面とその上に載置したキャップとの間に
封止用半田を介装するとともに、前記キャップと半導体
チップとの隙間に伝熱用半田を介装し、次いで前記封止
用半田と伝熱用半田とを同時に加熱、溶融することによ
って、前記半導体チップを前記キャップで気密封止する
チップキャリヤ形半導体集積回路装置の製造方法であっ
て、前記封止用半田と伝熱用半田とを同時に加熱、溶融
する際に、前記パッケージ基板の下面から前記キャップ
の上面までの高さを外部から固定しておくことを特徴と
する半導体集積回路装置の製造方法。 ２、前記チップキャリヤ形半導体集積回路装置を載置す
るステージと、前記ステージ上に載置された前記チップ
キャリヤ形半導体集積回路装置のキャップに所定の荷重
を印加する荷重印加手段と、前記荷重印加手段を支持す
るとともに、前記ステージから前記荷重印加手段までの
高さを調整するストッパとを備えていることを特徴とす
る請求項１記載の半導体集積回路装置の製造方法に用い
る製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2111024A JPH0410458A (ja) | 1990-04-26 | 1990-04-26 | 半導体集積回路装置の製造方法および製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2111024A JPH0410458A (ja) | 1990-04-26 | 1990-04-26 | 半導体集積回路装置の製造方法および製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0410458A true JPH0410458A (ja) | 1992-01-14 |
Family
ID=14550463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2111024A Pending JPH0410458A (ja) | 1990-04-26 | 1990-04-26 | 半導体集積回路装置の製造方法および製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0410458A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5920120A (en) * | 1997-12-19 | 1999-07-06 | Intel Corporation | Assembly for dissipatating heat from a semiconductor chip wherein a stress on the semiconductor chip due to a thermally conductive member is partially relieved |
| JP2006197278A (ja) * | 2005-01-14 | 2006-07-27 | Seiko Instruments Inc | 表面実装型圧電振動子、発振器、及び電子機器 |
| CN105914191A (zh) * | 2016-06-20 | 2016-08-31 | 东莞市联洲知识产权运营管理有限公司 | 一种水冷散热的集成电路封装 |
| CN105932003A (zh) * | 2016-06-20 | 2016-09-07 | 东莞市联洲知识产权运营管理有限公司 | 一种便封装的集成电路 |
-
1990
- 1990-04-26 JP JP2111024A patent/JPH0410458A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5920120A (en) * | 1997-12-19 | 1999-07-06 | Intel Corporation | Assembly for dissipatating heat from a semiconductor chip wherein a stress on the semiconductor chip due to a thermally conductive member is partially relieved |
| JP2006197278A (ja) * | 2005-01-14 | 2006-07-27 | Seiko Instruments Inc | 表面実装型圧電振動子、発振器、及び電子機器 |
| TWI385912B (zh) * | 2005-01-14 | 2013-02-11 | Seiko Instr Inc | 表面黏著型壓電振動器、振盪器、電子裝置及無線電時鐘 |
| CN105914191A (zh) * | 2016-06-20 | 2016-08-31 | 东莞市联洲知识产权运营管理有限公司 | 一种水冷散热的集成电路封装 |
| CN105932003A (zh) * | 2016-06-20 | 2016-09-07 | 东莞市联洲知识产权运营管理有限公司 | 一种便封装的集成电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5219794A (en) | Semiconductor integrated circuit device and method of fabricating same | |
| US4654966A (en) | Method of making a dimensionally stable semiconductor device | |
| US5881945A (en) | Multi-layer solder seal band for semiconductor substrates and process | |
| JPS6031102B2 (ja) | 集積回路パツケージおよびその製作方法 | |
| JPH05226487A (ja) | 半導体装置 | |
| JPH0410458A (ja) | 半導体集積回路装置の製造方法および製造装置 | |
| JP2008085108A (ja) | 接合構造体および電子装置 | |
| JP3173547B2 (ja) | 半田バンプの形成方法 | |
| JPH03187247A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2003224223A (ja) | セラミックパッケージ用シールキャップ | |
| JPH03181153A (ja) | 半導体集積回路装置 | |
| JPS62169433A (ja) | 半導体装置の製造方法 | |
| JPH03108361A (ja) | 半導体集積回路装置 | |
| JPH03116838A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR19990029741A (ko) | 금 도금되는 땜납 재료와 땜납을 이용하여 플럭스 없이 납땜하는 방법 | |
| JP3214638B2 (ja) | 半導体パッケージ用のセラミック製リッド及びその製造方法 | |
| JPH0513603A (ja) | 半導体集積回路装置 | |
| JPH0432253A (ja) | 半導体集積回路装置の実装構造およびそれに用いる実装基板 | |
| JPH04286145A (ja) | 半導体集積回路装置 | |
| JPH08213864A (ja) | 素子チップの実装方法 | |
| JPH08241900A (ja) | フリップチップ実装体の樹脂封止方法 | |
| JPH0483366A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH06140540A (ja) | ヒートシンク及びそのヒートシンクを用いた半導体装置の実装方法 | |
| JPH03142860A (ja) | 半導体集積回路装置の製造方法 | |
| KR100593887B1 (ko) | 세라믹패키지의 ｉｃ칩 실링구조 |