JPH03116838A - 半導体集積回路装置およびその製造方法 - Google Patents
半導体集積回路装置およびその製造方法Info
- Publication number
- JPH03116838A JPH03116838A JP1251902A JP25190289A JPH03116838A JP H03116838 A JPH03116838 A JP H03116838A JP 1251902 A JP1251902 A JP 1251902A JP 25190289 A JP25190289 A JP 25190289A JP H03116838 A JPH03116838 A JP H03116838A
- Authority
- JP
- Japan
- Prior art keywords
- ccb
- bumps
- melting point
- bump
- cap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000002844 melting Methods 0.000 claims abstract description 45
- 230000008018 melting Effects 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000000463 material Substances 0.000 claims abstract description 12
- 229910001128 Sn alloy Inorganic materials 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims 1
- 239000010949 copper Substances 0.000 claims 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 abstract description 27
- 238000000034 method Methods 0.000 abstract description 14
- 238000007789 sealing Methods 0.000 abstract description 14
- 239000000203 mixture Substances 0.000 abstract description 9
- 229910000978 Pb alloy Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052863 mullite Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路装置およびその製造方法に関
し、特にＣＣＢ（Ｃｏｎｔｒｏｌｌｅｄ Ｃｏ１１ａｐ
ｓｅ Ｂｏｎｄｉｎｇ） バンプを介して半導体チップ
を基板に実装するフリップチップ方式の半導体集積回路
装置に適用して有効な技術に関するものである。
し、特にＣＣＢ（Ｃｏｎｔｒｏｌｌｅｄ Ｃｏ１１ａｐ
ｓｅ Ｂｏｎｄｉｎｇ） バンプを介して半導体チップ
を基板に実装するフリップチップ方式の半導体集積回路
装置に適用して有効な技術に関するものである。
〔従来の技術］
半導体集積回路装置の実装方式の一つに、ＣＣＢバンプ
を介してパッケージ基板に実装された半導体チップをキ
ャップで気密封止したチップキャリヤ（Ｃｈｉｐ Ｃａ
ｒｒｉｅｒ）がある。このチップキャリヤについては、
例えば特開昭６２−２４９４２９号、特開昭６３−３１
０１３９号公報に記載されている。
を介してパッケージ基板に実装された半導体チップをキ
ャップで気密封止したチップキャリヤ（Ｃｈｉｐ Ｃａ
ｒｒｉｅｒ）がある。このチップキャリヤについては、
例えば特開昭６２−２４９４２９号、特開昭６３−３１
０１３９号公報に記載されている。
第６１！ｌは、上記文献に記載されたチップキャリヤの
断面構造を示している。このチップキャリヤ２０は、ム
ライトなどのセラミック材料からなるパッケージ基板２
１の主面に形成された電極２２上にＣＣＢバンプ２３を
介して接続された半導体チップ２４をキャップ２５で気
密封止した構造を有している。キャップ２５は、例えば
窒化アルミニウム（Ａ Ｊ２ Ｎ＞からなり、封止用半
田２６を介してパッケージ基板２１の主面に接合されて
いる。
断面構造を示している。このチップキャリヤ２０は、ム
ライトなどのセラミック材料からなるパッケージ基板２
１の主面に形成された電極２２上にＣＣＢバンプ２３を
介して接続された半導体チップ２４をキャップ２５で気
密封止した構造を有している。キャップ２５は、例えば
窒化アルミニウム（Ａ Ｊ２ Ｎ＞からなり、封止用半
田２６を介してパッケージ基板２１の主面に接合されて
いる。
キャップ２５の下面と半導体チップ２４の裏面（上面）
とは、伝熱用半田２７を介して接合されており、半導体
チップ２４から発生した熱が伝熱用半田２７を経てキャ
ップ２５から外部に放散される構造になっている。また
、パッケージ基板２１の下面に形成された電極２２上に
は、ＣＣＢバンプ２８が接続されている。チップキャリ
ヤ２０は、このＣＣＢバンプ２８を介してモジュール基
板に実装される。
とは、伝熱用半田２７を介して接合されており、半導体
チップ２４から発生した熱が伝熱用半田２７を経てキャ
ップ２５から外部に放散される構造になっている。また
、パッケージ基板２１の下面に形成された電極２２上に
は、ＣＣＢバンプ２８が接続されている。チップキャリ
ヤ２０は、このＣＣＢバンプ２８を介してモジュール基
板に実装される。
パッケージ基板２１の内部には、例えばＷ（タングステ
ン）からなる内部配線２９が形成されており、この内部
配線２９を通じてパッケージ基板２１の主面および下面
の電極２２．２２間が電気的に接続されている。
ン）からなる内部配線２９が形成されており、この内部
配線２９を通じてパッケージ基板２１の主面および下面
の電極２２．２２間が電気的に接続されている。
上記チップキャリヤを組立てるには、まずチップマウン
ト装置を用いて半導体チップをパフケージ基板の主面に
正確に位置決めする。すなわち、半導体チップのＣＣＢ
バンプをパッケージ基板の電極上に正確に位置決めする
。続いて、リフロー装置内でＣＣＢバンプを加熱、溶融
してＣＣＢバンプを電極に固着させる。次に、パッケー
ジ基板の主面にキャップを被せ、封止用半田を用いてこ
のキャップをパッケージ基板の主面に固着させるととも
に、伝熱用半田を用いて半導体チップの裏面をキャップ
に固着させる。この場合、ＣＣＢバンプはその融点が封
止用半田および伝熱用半田の融点よりも高い材料で構成
される。さもないと、リフロー装置内で封止用半田を溶
融してキャップをパッケージ基板に固着させる際にＣＣ
Ｂパン、ブが再溶融し、キャップの荷重でＣＣＢバンプ
が潰れることにより、隣り合ったＣＣＢバンプ同士が短
絡してしまうからである。このような理由から、ＣＣＢ
バンプは、例えば２重量％程度のＳｎを含有するＰ ｂ
／ Ｓ ｎ合金（融点＝３２０〜３３０℃程度）のよ
うな高融点半田で構成されてあり、封１為用半田や伝熱
用半田は、例えばｌＯ重景％程度のＳｎを含有するＰ
ｂ ／ Ｓ ｎ合金（融点＝２９０〜３００℃程度）の
ような低融点半田で構成されている。
ト装置を用いて半導体チップをパフケージ基板の主面に
正確に位置決めする。すなわち、半導体チップのＣＣＢ
バンプをパッケージ基板の電極上に正確に位置決めする
。続いて、リフロー装置内でＣＣＢバンプを加熱、溶融
してＣＣＢバンプを電極に固着させる。次に、パッケー
ジ基板の主面にキャップを被せ、封止用半田を用いてこ
のキャップをパッケージ基板の主面に固着させるととも
に、伝熱用半田を用いて半導体チップの裏面をキャップ
に固着させる。この場合、ＣＣＢバンプはその融点が封
止用半田および伝熱用半田の融点よりも高い材料で構成
される。さもないと、リフロー装置内で封止用半田を溶
融してキャップをパッケージ基板に固着させる際にＣＣ
Ｂパン、ブが再溶融し、キャップの荷重でＣＣＢバンプ
が潰れることにより、隣り合ったＣＣＢバンプ同士が短
絡してしまうからである。このような理由から、ＣＣＢ
バンプは、例えば２重量％程度のＳｎを含有するＰ ｂ
／ Ｓ ｎ合金（融点＝３２０〜３３０℃程度）のよ
うな高融点半田で構成されてあり、封１為用半田や伝熱
用半田は、例えばｌＯ重景％程度のＳｎを含有するＰ
ｂ ／ Ｓ ｎ合金（融点＝２９０〜３００℃程度）の
ような低融点半田で構成されている。
ところが、実際にチップキャリヤを組立てる工程では、
ＣＣＢバンプを構成するＰ ｂ ／ Ｓ ｎ合金の組成
のばらつきやりフロー装置内の温度のばらつきに起因し
て、キャップをパッケージ基板に固着させる際にＣＣＢ
バンプが再溶融し、隣り合ったＣＣＢバンプ同士が短絡
してしまうことがある。
ＣＣＢバンプを構成するＰ ｂ ／ Ｓ ｎ合金の組成
のばらつきやりフロー装置内の温度のばらつきに起因し
て、キャップをパッケージ基板に固着させる際にＣＣＢ
バンプが再溶融し、隣り合ったＣＣＢバンプ同士が短絡
してしまうことがある。
他方、その対策としてＣＣＢバンプの組成やりフロー装
置内の温度を高精度に制御しようとすると、材料、設備
等の費用の増大が避けられず、また組立て工程のスルー
ブツトの低下も避けられない。
置内の温度を高精度に制御しようとすると、材料、設備
等の費用の増大が避けられず、また組立て工程のスルー
ブツトの低下も避けられない。
本発明は、上記した問題点に着目してなされたものであ
り、その目的はＣＣＢバンプの組成やりフロー装置内の
温度のばらつきに起因するＣＣＢバンプ同士の短絡不良
を防止し、ＣＣＢバンプの接続信頼性を向上させること
のできる技術を提供することにある。
り、その目的はＣＣＢバンプの組成やりフロー装置内の
温度のばらつきに起因するＣＣＢバンプ同士の短絡不良
を防止し、ＣＣＢバンプの接続信頼性を向上させること
のできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、次のとおりである。
要を簡単に説明すれば、次のとおりである。
本願の一発明は、ＣＣＢバンプを介してパッケージ基板
の主面に実装された半導体チップをキャップで気密封止
した半導体集積回路装置において、前記ＣＣＢバンプの
一部を残余のＣＣＢバンプよりも融点が高い材料で構成
するものである。
の主面に実装された半導体チップをキャップで気密封止
した半導体集積回路装置において、前記ＣＣＢバンプの
一部を残余のＣＣＢバンプよりも融点が高い材料で構成
するものである。
本願の他の発明は、前記発明における高融点ＣＣＢバン
プをパッケージ基板側に形成し、残余のＣＣＢバンプを
半導体チップ側に形成する半導体集積回路装置の製造方
法である。
プをパッケージ基板側に形成し、残余のＣＣＢバンプを
半導体チップ側に形成する半導体集積回路装置の製造方
法である。
前記した第一の発明によれば、リフロー装置内で封止用
半田を溶融させてキャップをパッケージ基板に接合する
際に、ＣＣＢバンプの組成やりフロー装置内の温度のば
らつきに起因して残余のＣＣＢバンプが再溶融した場合
においても、高融点ＣＣＢバンプは溶融しないので、キ
ャップの荷重がこの高融点ＣＣＢバンプで支えられる。
半田を溶融させてキャップをパッケージ基板に接合する
際に、ＣＣＢバンプの組成やりフロー装置内の温度のば
らつきに起因して残余のＣＣＢバンプが再溶融した場合
においても、高融点ＣＣＢバンプは溶融しないので、キ
ャップの荷重がこの高融点ＣＣＢバンプで支えられる。
これにより、再溶融したＣＣＢバンプの潰れを防止する
ことができるので、ＣＣＢバンプ同士の短絡不良を確実
に防止することができる。
ことができるので、ＣＣＢバンプ同士の短絡不良を確実
に防止することができる。
前記した第二の発明によれば、半導体チップの素子形成
面に異なる組成のＣＣＢバンプを形成する煩雑な工程に
比べてＣＣＢバンプの形成工程を簡略化することができ
る。
面に異なる組成のＣＣＢバンプを形成する煩雑な工程に
比べてＣＣＢバンプの形成工程を簡略化することができ
る。
以下、実施例を用いて本発明を詳述する。
第１図に示すように、本実施例のチップキャリヤ１は、
ＣＣＢバンプ２を介してパッケージ基板３の電極４上に
実装された半導体チップ５をキャップ６で気密封止した
ものである。パッケージ基板３は、ムライトなどのセラ
ミックで構成されている。キャップ６は、例えば窒化ア
ルミニウム（ＡＩｌＮ＞で構成されており、封止用半田
７を介してパッケージ基板３の主面に固着されている。
ＣＣＢバンプ２を介してパッケージ基板３の電極４上に
実装された半導体チップ５をキャップ６で気密封止した
ものである。パッケージ基板３は、ムライトなどのセラ
ミックで構成されている。キャップ６は、例えば窒化ア
ルミニウム（ＡＩｌＮ＞で構成されており、封止用半田
７を介してパッケージ基板３の主面に固着されている。
半導体チップ５の裏面（上面）は、伝熱用半田８を介し
てキャップ６の裏面に固着されており、これにより、半
導体チップ５から発生する熱が伝熱用半田８を経てキャ
ップ６の表面から外部に放散される構造になっている。
てキャップ６の裏面に固着されており、これにより、半
導体チップ５から発生する熱が伝熱用半田８を経てキャ
ップ６の表面から外部に放散される構造になっている。
上記伝熱用半田８および前記封止用半田７は、例えばｌ
Ｏ重量％程度のＳｎを含有するＰ ｂ ／ Ｓ ｎ合金
（融点＝２９０〜３００℃程度）で構成されている。
Ｏ重量％程度のＳｎを含有するＰ ｂ ／ Ｓ ｎ合金
（融点＝２９０〜３００℃程度）で構成されている。
本実施例においては、上記ＣＣＢバンプ２のうち、一部
のＣＣＢバンプ２ａが残余のＣＣＢバンプ２よりも融点
の高い材料で構成されている。この高融点ＣＣＢバンプ
２ａは、例えばＣｕ（融点＝１０８３℃）で構成されて
おり、残余のＣＣＢバンプ２は、例えば２重量％程度の
Ｓｎを含有するＰ ｂ ／ Ｓ ｎ合金（融点＝３２０
〜３３０℃〉で構成されている。高融点ＣＣＢバンプ２
ａ ｌｔ、必ずしも半導体チップ５の内部配線と電気
的に接続されている必要はない。すなわち、高融点ＣＣ
Ｂバンプ２ａは電極としての機能を有しないダミーバン
プであってもよい。従って、高融点ＣＣＢバンプ２ａは
、Ｃｕのような電気伝導度の大きい材料に限定されるも
のではなく、他のＣＣＢバンプ２に比べて融点が充分高
いものであれば、その材質は問わない。高融点ＣＣＢバ
ンプ２ａの数は１〜４個程度あれば充分であるが、これ
に限定されるものではない。
のＣＣＢバンプ２ａが残余のＣＣＢバンプ２よりも融点
の高い材料で構成されている。この高融点ＣＣＢバンプ
２ａは、例えばＣｕ（融点＝１０８３℃）で構成されて
おり、残余のＣＣＢバンプ２は、例えば２重量％程度の
Ｓｎを含有するＰ ｂ ／ Ｓ ｎ合金（融点＝３２０
〜３３０℃〉で構成されている。高融点ＣＣＢバンプ２
ａ ｌｔ、必ずしも半導体チップ５の内部配線と電気
的に接続されている必要はない。すなわち、高融点ＣＣ
Ｂバンプ２ａは電極としての機能を有しないダミーバン
プであってもよい。従って、高融点ＣＣＢバンプ２ａは
、Ｃｕのような電気伝導度の大きい材料に限定されるも
のではなく、他のＣＣＢバンプ２に比べて融点が充分高
いものであれば、その材質は問わない。高融点ＣＣＢバ
ンプ２ａの数は１〜４個程度あれば充分であるが、これ
に限定されるものではない。
前記パッケージ基板３の下面の電極４には、上記ＣＣＢ
バンプ２．２ａよりも大径のＣＣＢバンプ９が接合され
ている。チップキャリヤｌは、このＣＣＢバンプ９を介
してモジニール基板に実装されるようになっている。Ｃ
ＣＢバンプ９は、パッケージ基板３内に設けられたＷ（
タングステン）などの内部配線１０を通じてＣＣＢバン
プ２、さらには半導体チップ５と電気的に接続されてい
る。ＣＣＢバンプ９は、例えば３．５重量％程度のＡｇ
を含有するＰ ｂ ／ Ｓ ｎ合金からなり、その融点
は２２０〜２３０℃程度である。
バンプ２．２ａよりも大径のＣＣＢバンプ９が接合され
ている。チップキャリヤｌは、このＣＣＢバンプ９を介
してモジニール基板に実装されるようになっている。Ｃ
ＣＢバンプ９は、パッケージ基板３内に設けられたＷ（
タングステン）などの内部配線１０を通じてＣＣＢバン
プ２、さらには半導体チップ５と電気的に接続されてい
る。ＣＣＢバンプ９は、例えば３．５重量％程度のＡｇ
を含有するＰ ｂ ／ Ｓ ｎ合金からなり、その融点
は２２０〜２３０℃程度である。
次に、上記チップキャリヤ１の組立工程を説明する。
まず、第２図に示すパッケージ基板３および第３図に示
す半導体チップ５を用意する。パッケージ基板３の主面
には、多数の電極４が形成されており、その−１１（例
えば３個）の電極４上には、前記高融点ＣＣＢバンプ２
ａが接合されている。
す半導体チップ５を用意する。パッケージ基板３の主面
には、多数の電極４が形成されており、その−１１（例
えば３個）の電極４上には、前記高融点ＣＣＢバンプ２
ａが接合されている。
一方、半導体チップ５の素子形成面には、前記パッケー
ジ基板３の電極４に対応する箇所にＣＣＢバンプ２が接
合されている。ＣＣＢバンプ２のそれぞれは、半導体チ
ップ５の内部配線に接続された下地電極１１上に接合さ
れている。ただし、前記３個の高融点ＣＣＢバンプ２ａ
に対応する３箇所の下地電極１１上にはＣＣＢバンプ２
は接合されていない。な右下地電極１１は、例えばＣｒ
。
ジ基板３の電極４に対応する箇所にＣＣＢバンプ２が接
合されている。ＣＣＢバンプ２のそれぞれは、半導体チ
ップ５の内部配線に接続された下地電極１１上に接合さ
れている。ただし、前記３個の高融点ＣＣＢバンプ２ａ
に対応する３箇所の下地電極１１上にはＣＣＢバンプ２
は接合されていない。な右下地電極１１は、例えばＣｒ
。
ＣｕおよびＡｕの薄膜を順次積層した複合金属膜で構成
されている。このように、本実施例では、高融点ＣＣＢ
バンプ２ａをパッケージ基板３側に形成し、残余のＣＣ
Ｂバンプ２を半導体チップ５側に形成したので、半導体
チップ５側に異なる組成のＣＣＢバンプ２，２ａを形成
する煩雑な工程に比べてＣＣＢバンプ２，２ａの形成工
程を簡略化することができる。
されている。このように、本実施例では、高融点ＣＣＢ
バンプ２ａをパッケージ基板３側に形成し、残余のＣＣ
Ｂバンプ２を半導体チップ５側に形成したので、半導体
チップ５側に異なる組成のＣＣＢバンプ２，２ａを形成
する煩雑な工程に比べてＣＣＢバンプ２，２ａの形成工
程を簡略化することができる。
次に、第４図に示すように、チップマウント装置（図示
せず）を用いて半導体チップ５のＣＣＢバンプ２をパッ
ケージ基板３の対応する電極４上に正確に位置決めする
。このとき、パッケージ基板３側の高融点ＣＣＢバンプ
２ａも半導体チップ５の対応する下地電極１１に当接さ
れる。続いてＭ５図に示すように、パッケージ基板３を
リフロー装置（図示せず）に搬送し、不活性雰囲気にし
たりフロー装置内がＣＣＢバンプ２の融点以上の温度（
例えば３５０℃程度）となるように加熱してＣＣＢバン
プ２をパッケージ基板３の電極４に固着させる。このと
き、高融点ＣＣＢバンプ２ａは溶融しないので、下地電
極１１に強固に固着されることはないが、高融点ＣＣＢ
バンプ２ａは電極としての機能を有しないダミーバンプ
であるため何ら支障はない。一方、高融点ＣＣＢバンプ
２ａが残余のＣＣＢバンプ２と同様、電極としての機能
を有する場合は、あらかじめ高融点ＣＣＢバンプ２ａの
表面にＮｉメツキあるいはＡｕメツキおよび表面にＰ
ｂ ／ Ｓ ｎ層膜の被覆処理を施しておくことにより
、高融点ＣＣＢバンプ２ａと下地電極１１との接合強度
を充分確保することができる。
せず）を用いて半導体チップ５のＣＣＢバンプ２をパッ
ケージ基板３の対応する電極４上に正確に位置決めする
。このとき、パッケージ基板３側の高融点ＣＣＢバンプ
２ａも半導体チップ５の対応する下地電極１１に当接さ
れる。続いてＭ５図に示すように、パッケージ基板３を
リフロー装置（図示せず）に搬送し、不活性雰囲気にし
たりフロー装置内がＣＣＢバンプ２の融点以上の温度（
例えば３５０℃程度）となるように加熱してＣＣＢバン
プ２をパッケージ基板３の電極４に固着させる。このと
き、高融点ＣＣＢバンプ２ａは溶融しないので、下地電
極１１に強固に固着されることはないが、高融点ＣＣＢ
バンプ２ａは電極としての機能を有しないダミーバンプ
であるため何ら支障はない。一方、高融点ＣＣＢバンプ
２ａが残余のＣＣＢバンプ２と同様、電極としての機能
を有する場合は、あらかじめ高融点ＣＣＢバンプ２ａの
表面にＮｉメツキあるいはＡｕメツキおよび表面にＰ
ｂ ／ Ｓ ｎ層膜の被覆処理を施しておくことにより
、高融点ＣＣＢバンプ２ａと下地電極１１との接合強度
を充分確保することができる。
このようにしてパッケージ基板３の主面に半導体チップ
５を実装した後は、この半導体チップ５の気密封止を行
う。半導体チップ５を気密封止するには、まずパッケー
ジ基板３の主面に封止用半田７ （半田プリフォーム）
を挟んでキャップ６を被せるとともに、半導体チップ５
とキャップ６との隙間に伝熱用半田８ （半田プリフォ
ーム）を挟み、この状態でパッケージ基板３をリフロー
装置に搬送する。そして、不活性雰囲気にしたりフロー
装置内を封止用半田７ （および伝熱用半田８）の融点
以上、かつＣＣＢバンプ２の融点以下の温度（例えば３
１０〜３１５℃程度）となるように加熱してキャップ６
をパッケージ基板３の主面に固着させると同時に、半導
体チップ５の裏面をキャップ６に固着させることにより
、前記第１図に示すチップキャリヤ１が完成する。
５を実装した後は、この半導体チップ５の気密封止を行
う。半導体チップ５を気密封止するには、まずパッケー
ジ基板３の主面に封止用半田７ （半田プリフォーム）
を挟んでキャップ６を被せるとともに、半導体チップ５
とキャップ６との隙間に伝熱用半田８ （半田プリフォ
ーム）を挟み、この状態でパッケージ基板３をリフロー
装置に搬送する。そして、不活性雰囲気にしたりフロー
装置内を封止用半田７ （および伝熱用半田８）の融点
以上、かつＣＣＢバンプ２の融点以下の温度（例えば３
１０〜３１５℃程度）となるように加熱してキャップ６
をパッケージ基板３の主面に固着させると同時に、半導
体チップ５の裏面をキャップ６に固着させることにより
、前記第１図に示すチップキャリヤ１が完成する。
上記半導体チップ５の気密封止工程では、ＣＣＢバンプ
２の組成やりフロー装置内の温度のばらつきに起因して
ＣＣＢバンプ２が再溶融してしまうことがあるが、この
場合でも高融点バンプ２ａが溶融することはない。従っ
て、たとえ全てのＣＣＢバンプ２が再溶融した場合でも
、高融点ＣＣＢバンプ２ａがキャップ６の荷重を支える
ので、ＣＣＢバンプ２の潰れを防止することができる。
２の組成やりフロー装置内の温度のばらつきに起因して
ＣＣＢバンプ２が再溶融してしまうことがあるが、この
場合でも高融点バンプ２ａが溶融することはない。従っ
て、たとえ全てのＣＣＢバンプ２が再溶融した場合でも
、高融点ＣＣＢバンプ２ａがキャップ６の荷重を支える
ので、ＣＣＢバンプ２の潰れを防止することができる。
その結果、ＣＣＢバンプ２の組成やりフロー装置内の温
度のばらつきに起因するＣＣＢバンプ２同士の短絡不良
を防止し、ＣＣＢバンプ２の接続信頼性を向上させるこ
とができる。
度のばらつきに起因するＣＣＢバンプ２同士の短絡不良
を防止し、ＣＣＢバンプ２の接続信頼性を向上させるこ
とができる。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は、前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
具体的に説明したが、本発明は、前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。
て得られる効果を簡単に説明すれば、下記の通りである
。
ＣＣＢバンプを介してパッケージ基板の主面に実装され
た半導体チップをキャップで気密封止する半導体集積回
路装置において、前記ＣＣＢバンプの一部を残余のＣＣ
Ｂバンプよりも融点が高い材料で構成することにより、
半導体チップの気密封止工程で再溶融したＣＣＢバンプ
の潰れを防止することができるので、ＣＣＢバンプの組
成やりフロー装置内の温度のばらつきに起因するＣＣＢ
バンプ同士の短絡不良を防止し、ＣＣＢバンプの接続信
頼性を向上させることができる。
た半導体チップをキャップで気密封止する半導体集積回
路装置において、前記ＣＣＢバンプの一部を残余のＣＣ
Ｂバンプよりも融点が高い材料で構成することにより、
半導体チップの気密封止工程で再溶融したＣＣＢバンプ
の潰れを防止することができるので、ＣＣＢバンプの組
成やりフロー装置内の温度のばらつきに起因するＣＣＢ
バンプ同士の短絡不良を防止し、ＣＣＢバンプの接続信
頼性を向上させることができる。
第１図は、本発明の一実施例である半導体集積回路装置
の要部断面図、 第２図は、パッケージ基板の平面図、 第３図は、半導体チップの平面図、 第４図および第５図は、この半導体集積回路装置の製造
方法を示す要部断面図、 第６図は、従来の半導体集積回路装置の要部断面図であ
る。 １．２０・・・チップキャリヤ、２，９，２３゜２８・
・・ＣＣＢバンプ、２ａ・・・高融点ＣＣＢバンプ、３
．２１・・・パッケージ基板、４゜２２・・・電極、５
，２４・・・半導体チップ、６．２５・・・キャップ、
７．２６・・・封止用半田、８．２７・・・伝熱用半田
、１０・・・内部配線、１１・・・下地電極。 第 図 第 図
の要部断面図、 第２図は、パッケージ基板の平面図、 第３図は、半導体チップの平面図、 第４図および第５図は、この半導体集積回路装置の製造
方法を示す要部断面図、 第６図は、従来の半導体集積回路装置の要部断面図であ
る。 １．２０・・・チップキャリヤ、２，９，２３゜２８・
・・ＣＣＢバンプ、２ａ・・・高融点ＣＣＢバンプ、３
．２１・・・パッケージ基板、４゜２２・・・電極、５
，２４・・・半導体チップ、６．２５・・・キャップ、
７．２６・・・封止用半田、８．２７・・・伝熱用半田
、１０・・・内部配線、１１・・・下地電極。 第 図 第 図
Claims (1)
- 【特許請求の範囲】 １、ＣＣＢバンプを介してパッケージ基板の主面に実装
された半導体チップをキャップで気密封止した半導体集
積回路装置であって、前記ＣＣＢバンプの一部を残余の
ＣＣＢバンプよりも融点の高い材料で構成したことを特
徴とする半導体集積回路装置。 ２、前記高融点ＣＣＢバンプが銅からなり、残余のＣＣ
Ｂバンプが鉛−錫合金からなることを特徴とする請求項
１記載の半導体集積回路装置。 ３、前記高融点ＣＣＢバンプが電極としての機能を有し
ないダミーバンプであることを特徴とする請求項１記載
の半導体集積回路装置。 ４、前記高融点ＣＣＢバンプをパッケージ基板側に形成
し、残余のＣＣＢバンプを半導体チップ側に形成するこ
とを特徴とする請求項１、２または３記載の半導体集積
回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1251902A JPH03116838A (ja) | 1989-09-29 | 1989-09-29 | 半導体集積回路装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1251902A JPH03116838A (ja) | 1989-09-29 | 1989-09-29 | 半導体集積回路装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03116838A true JPH03116838A (ja) | 1991-05-17 |
Family
ID=17229657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1251902A Pending JPH03116838A (ja) | 1989-09-29 | 1989-09-29 | 半導体集積回路装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03116838A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5700715A (en) * | 1994-06-14 | 1997-12-23 | Lsi Logic Corporation | Process for mounting a semiconductor device to a circuit substrate |
| US6028364A (en) * | 1994-09-20 | 2000-02-22 | Hitachi, Ltd. | Semiconductor device having a stress relieving mechanism |
| US6137185A (en) * | 1996-01-16 | 2000-10-24 | Hitachi, Ltd. | Electrode structure of a wiring substrate of semiconductor device having expanded pitch |
| US6423571B2 (en) | 1994-09-20 | 2002-07-23 | Hitachi, Ltd. | Method of making a semiconductor device having a stress relieving mechanism |
-
1989
- 1989-09-29 JP JP1251902A patent/JPH03116838A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5700715A (en) * | 1994-06-14 | 1997-12-23 | Lsi Logic Corporation | Process for mounting a semiconductor device to a circuit substrate |
| US6028364A (en) * | 1994-09-20 | 2000-02-22 | Hitachi, Ltd. | Semiconductor device having a stress relieving mechanism |
| US6423571B2 (en) | 1994-09-20 | 2002-07-23 | Hitachi, Ltd. | Method of making a semiconductor device having a stress relieving mechanism |
| US6137185A (en) * | 1996-01-16 | 2000-10-24 | Hitachi, Ltd. | Electrode structure of a wiring substrate of semiconductor device having expanded pitch |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5705858A (en) | Packaging structure for a hermetically sealed flip chip semiconductor device | |
| JP3376203B2 (ja) | 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法 | |
| US7098072B2 (en) | Fluxless assembly of chip size semiconductor packages | |
| JP2001060645A (ja) | 半導体ダイスの基板への取付用介在物 | |
| JPH10308465A (ja) | 半導体基板用の鋳造金属シール | |
| JP2008505768A (ja) | Ｍｅｍｓパッケージ用に低温で形成される、耐熱性を有する気密封止部 | |
| KR19980070398A (ko) | 용융제를 함유하는 선택적 충전형 접착막 | |
| JP2928484B2 (ja) | Ｉｃチップの試験のための方法および装置 | |
| JPS6189657A (ja) | 半導体装置およびその製造方法 | |
| JPH03116838A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0371649A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS62169433A (ja) | 半導体装置の製造方法 | |
| JPH03187247A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH09213702A (ja) | 半導体装置及び半導体装置の実装方法 | |
| JPS5925378B2 (ja) | 電子部品の実装方法 | |
| JP3006957B2 (ja) | 半導体装置の実装体 | |
| JP2741611B2 (ja) | フリップチップボンディング用基板 | |
| JPH03108361A (ja) | 半導体集積回路装置 | |
| JPH0432253A (ja) | 半導体集積回路装置の実装構造およびそれに用いる実装基板 | |
| JPH03181153A (ja) | 半導体集積回路装置 | |
| JPH0410458A (ja) | 半導体集積回路装置の製造方法および製造装置 | |
| JPH09246273A (ja) | バンプ構造 | |
| JPS6197932A (ja) | 圧着型半導体パツケ−ジ | |
| JPS6068637A (ja) | 半導体のバンプ電極 | |
| JPH0483366A (ja) | 半導体集積回路装置およびその製造方法 |