JP2008505768A - Memsパッケージ用に低温で形成される、耐熱性を有する気密封止部 - Google Patents

Memsパッケージ用に低温で形成される、耐熱性を有する気密封止部 Download PDF

Info

Publication number
JP2008505768A
JP2008505768A JP2007510757A JP2007510757A JP2008505768A JP 2008505768 A JP2008505768 A JP 2008505768A JP 2007510757 A JP2007510757 A JP 2007510757A JP 2007510757 A JP2007510757 A JP 2007510757A JP 2008505768 A JP2008505768 A JP 2008505768A
Authority
JP
Japan
Prior art keywords
hmp
lmp
component
substrate
cap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007510757A
Other languages
English (en)
Inventor
エック、ジョン
ル、ダオチエン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2008505768A publication Critical patent/JP2008505768A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • B81C1/00269Bonding of solid lids or wafers to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)

Abstract

【課題】 MEMSパッケージ用に低温で形成される、耐熱性を有する気密封止部を提供する。
【解決手段】 マイクロエレクトロメカニカルシステム(MEMS)のように気密封止されるデバイスの中には、処理温度が高いとそれに影響されてしまうものもある。しかし封止部は、例えばデバイス動作中などに接する可能性がある高温に対して耐性を有していなければならない。気密封止部の形成は、低融点(LMP)成分(例えばインジウム(In)やスズ(Sn)など)と高融点(HMP)成分(例えば金(Au)、銀(Ag)または銅(Cu)など)を含有するハンダ混合物に基づいて行う、フラックスを用いないハンダ付けによって行うとしてもよい。LMP/HMP比は、HMP成分が多くなるように設定される。接合処理および熱アニ−ル処理を完了すると、LMP成分は基本的になくなって、成分元素であるHMP/LMP成分の処理温度よりも高い融点を持つ金属間化合物(IMC)になる。
【選択図】図5

Description

本発明の実施形態は気密封止に関し、特に封止パッケージングで用いられる耐熱性のハンダ混合物に関する。
バラクタ、スイッチおよび共振器のようなMEMS素子の中には、環境に影響を受けやすく汚染されやすいものがある。このため、特に高周波(RF)MEMS素子の場合は、気密封止を行う必要が出てくる場合がある。このようにパッケージングすることによって、MEMS素子を外部環境から保護する。封止材料は、MEMSデバイスを汚染する可能性があるような揮発性物質を発生するものであってはならない。このため、フラックスを用いたハンダ付け法は適切な方法でない場合がある。
MEMS素子用の封止パッケージングに従来から用いられている方法をいくつか紹介する。防衛産業では、封止可能な中空部を有するセラミックパッケージを用いることがある。この方法は信頼性が高いが、市販商品には、多くの場合費用の点から利用することができない。
これ以外の方法としては、ガラスフリットを用いてMEMS素子を備えるウェハとカバーを接合する方法がある。しかし、この方法では高温で接合処理を行うので、一部のMEMSデバイスで用いられる素子について不適切である可能性がある。また、ガラスフリットが占有する面積が広いので、完成品のサイズが大きくなってしまい、コストが増加してしまう。さらに、ガラスフリットを用いて接合する場合、電気接続用にワイヤ接合を用いるが、これは高周波デバイスなどでは適切でない可能性がある。
MEMSスイッチデバイスを示す上面図である。
図1のMEMSスイッチデバイスを示す側面図である。
本発明の一実施形態に係る、横方向に延伸する電気フィードスルーを有する、気密封止されたMEMSデバイス(例えばスイッチ)を示す。
本発明の別の実施形態に係る、垂直方向に延伸するフィードスルーまたはビアを有する、気密封止されたMEMSデバイスを示す。
本発明の実施形態に係る、金属間化合物(IMC)から成る気密封止を形成するべく行われる接合処理およびアニーリング処理を示す。
MEMSダイアレイを示す。
気密封止キャップを持つ、図6に示したMEMSダイアレイを示す。
図1および図2はそれぞれ、カンチレバービームおよび金属コンタクトを有するMEMS直列スイッチを示す上面図および側面図である。本発明の実施形態を説明するべく図示されたこのようなMEMSスイッチは、バラクタや共振器のような別のMEMS素子に利用されることもあり、封止状態にパッケージングされる。
両図に示すように、該スイッチは絶縁層101を有する基板100の上に形成されるとしてもよい。基板100のある面に金属化信号線102が形成され、基板100の第2面上で、且つ絶縁層101の上に第2信号線104が形成されるとしてもよい。第2信号線104には、アンカー103を介してカンチレバービーム106が固定されるとしてもよい。第1信号線102の下には、例えばフィールド酸化(FOX)方法によってバンプ(電極)108が形成されているとしてもよい。基板100の上には、カンチレバービーム106内に形成された上側静電駆動プレート111の下方に位置するように、下側静電駆動プレート110が形成されるとしてもよい。駆動プレート110に電圧が印加されると、上側駆動プレート111およびカンチレバービーム106が下方に引っ張られ、バンプ108と第1信号線102がカンチレバービーム106に接触する。この結果、該スイッチが閉じられて、第1信号線102および第2信号線104の間に電気信号経路が成立することになる。
図3は、気密封止されたMEMSデバイス200を示す簡略図である。このMEMSデバイスが備えるスイッチ202は上述した構成を持つ。MEMSスイッチ202は、半導体基板204上に形成されるとしてもよい。半導体基板204には、MEMSスイッチ202を取り囲む封止部208を介して、キャップ206が接合されるとしてもよい。封止部208は、MEMSスイッチ202を気密封止スペース209内に収納するように、リングまたは閉じたループの形状を持つとしてもよい。封止部208内を延伸する1以上の導電体210および212は、MEMSデバイス200の外面に達している。導電体210および212には1以上のワイヤ接合部214が接続されるとしてもよい。
ワイヤ接合部214は良好な電気接続を確立するためにはある程度のスペースを必要とするので、その分だけ半導体基板には余分の領域が必要であるとしてもよい。図4は、MEMSスイッチ素子202と外部を別の方法で電気接続した状態を示す。このような場合、複数の接合パッド300が半導体基板204上に形成されるとしてもよい。MEMS素子202は、封止リング208に取り囲まれている。一実施形態によると、封止リング208によって、MEMS素子202を内部中空部209に収納して保護するための気密封止が形成される。封止リング208は、キャップ206上の接着層211と基板204上の接着層213の間に設けられるとしてもよい。接着層211および214の形成材料は、例えばクロム(Cr)などを用いるとしてもよい。接合パッド300とMEMS素子202の間の電気接続は図示されていない。このような電気接続が半導体基板204の上もしくは内部にさまざまな電気接続を設けることによって実現できることは、当業者には明らかである。一実施形態によると、キャップ206は、基板204上に設けられた接合パッド300に対応する接合パッド302を有する。キャップ206内には導電ビア304が設けられている。一実施形態によると、導電ビア304によって、接合パッド300がMEMSデバイス内部とMEMSデバイスの外面に設けられた接合パッド302の間を接合する。接合パッド300と302の間には、ハンダ結合部305が形成されるとしてもよい。MEMSデバイスと電気インターフェースの接合を容易に行えるように、導電ビア304の上にハンダボール306が設けられるとしてもよい。
上述したが、MEMSデバイスの中には高温に影響を受けやすいものもあるので、破損しないよう気密封止処理は低温で行うのが望ましい。しかし一方、このような処理によって形成される封止部は、例えばデバイス動作中に接する可能性がある高温に対する耐性を備えていなければならない。ここで、このように気密封止されたMEMSデバイスは、例えば高周波(RF)チップ内でスイッチとして用いるシステムの一部であるとしてもよい。RFチップの温度は非常に高い場合がある。
本発明の実施形態によると、気密封止部の形成は、低融点(LMP)成分(例えばインジウム(In)やスズ(Sn)など)と高融点(HMP)成分(例えば金(Au)、銀(Ag)または銅(Cu)など)を含有するハンダ混合物に基づいて行う、フラックスを用いないハンダ付けによって行うとしてもよい。
LMP/HMP比は、HMP成分が多くなるように設定される。LMP成分は基本的になくなって、成分元素であるHMP/LMP成分の接合温度および熱アニーリング温度よりも高い融点を持つ金属間化合物(IMC)になる。このため、接合処理およびアニーリング処理が完了すると、封止結合部はHMP成分および上述したように形成されるIMCを含み、HMP成分とIMCの融点はLMPよりも高いので、高温に対する耐性を有するようになる。
IMCの形成は、2つの異なる金属が互いに拡散して、2つの成分元素の化合物である所定の特性を持った物質を生成することによって行われるとしてもよい。従来の合金は一般的に、1以上の金属元素を含む不規則状態の固溶体を含み、通常はベースとなる物質に加えられた物質の割合によって表記される。これに対し、金属間化合物は、固有もしくは限定された化学組成を持つ、明瞭な原子式に基づいて示される化学化合物である。使用されるHMP/LMP材料は多岐にわたるが、例えば、銀/インジウム(Ag/In)、金/インジウム(Au/In)および銅/スズ(Cu/Sn)などがある。
図5は、本発明の一実施形態に係る、IMCを形成するための接合処理および熱アニーリング処理を示す。同図の左側に示すように、キャップ206(図3および図4を参照のこと)上に形成された接着層211の上に、比較的厚みの大きい、高融点(HMP)材料(例えば銀(Ag)、金(Au)または銅(Cu))から成る層500が設けられている。HMP層500が銅などの非貴金属で形成されている場合は、HMP層500が酸化しないよう、HMP層500の上に、Auなどから成る非常に厚みの小さい保護層505を堆積するとしてもよい。接着層211、HMP材料500および保護層505をまとめてキャップ封止パッド400と呼んでもよい。基板204(図3および図4を参照のこと)上に設けられた接着層213の上に、厚みの大きいHMP層500および低融点(LMP)材料(例えばインジウム(In)、スズ(Sn)など)から形成される比較的厚みの小さい層502が設けられている。厚みの小さい(例えば0.05μm〜0.10μm)保護層501を、LMP材料502が酸化しないように、LMP材料502の上に設けるとしてもよい。保護層501はAuから成るとしてもよい。薄層501は、堆積されると、LMP材料502に拡散していき、厚みの小さいIMC層を形成するとしてもよい。接着層213、HMP層500、LMP材料502および層501をまとめて基板封止パッド402と呼んでもよい。キャップ封止パッド400と基板封止パッド402を互いに接触させ、所定の温度で所定時間接合するとしてもよい。
接合処理において、LMP材料502はリフロー(溶解)する。薄層501は、その下に形成されている厚みの大きいInまたはSnから成る層が溶解し始めると、破損してしまう。この接合処理に続いて、アニーリング処理を第2温度において所定時間行って、気密封止リングを形成する。接合処理およびアニーリング処理において、LMP材料502は基本的になくなるまでHMP材料500に拡散していく。図5の左側に示すように、上述の処理によって形成される気密封止リング208はHMP材料500から成る2層と新たに形成されたIMC材料504から成る1層を有する。
下の表に、さまざまな材料に関して、HMP/LMPの質量比と層厚比の例を示す。また、接合処理およびアニーリング処理の処理温度および処理時間の範囲の例を示す。
Figure 2008505768
上の表から分かるように、HMP材料500およびLMP材料502に対して接合処理およびアニーリング処理を行うことによって、IMC接合部が形成され、その溶融温度は該IMC接合部の形成処理における処理温度よりもはるかに高くなっている。このため、図3および図4に示すように、このような方法を用いれば、MEMSデバイス202が耐えうる比較的低い処理温度で気密封止リング208を形成することができる。さらに、気密封止リング208は、はるかに高い処理温度で処理を行っても再び溶融することはない。
上記では、LMP材料502およびHMP材料500が基板204上に設けられ、HMP材料500がキャップ206上に設けられるとしたが、この構造を変更して、本発明のほかの実施形態においては、熱処理前には、LMP材料502およびHMP材料500がキャップ206上に設けられ、HMP材料500が基板204上に設けられた状態としてもよい。
図6に示すように、1枚の基板もしくはウェハ204の上に、MEMSダイアレイを形成するとしてもよい。この場合、第1MEMSダイ600Aは、別のMEMSダイ600Bにすぐ近くに隣接するように、形成されるとしてもよい。同図に示すように、MEMSダイ600Aおよび600Bは、LMP材料502を含む基板封止パッド402(図5を参照のこと)を備えるとしてもよい。さらに、キャップ206はキャップ封止パッド400(図5を参照のこと)を備えるとしてもよい。図6に示すキャップ206は、1個のキャップとして構成されているが、ダイ600Aおよび600Bを同時に被覆できるように、キャップ206はウェハ状態の複数のキャップのアレイを含むとしてもよい。キャップ206を取り上げて、封止パッド400および402。
図7に示すように、上述した接合処理およびアニーリング処理を完了すると、IMC材料を含む封止リング208が、気密封止部209内にMEMSデバイス202を収納する。MEMSダイ600Aおよび600Bは後に、ダイシング処理によってシンギュレーションされるとしてもよい。
以上に説明した本発明の実施形態は、要約書の記載内容も含め、本発明のすべてを網羅するものではなく、従って本発明を開示した具体的な形態に限定するものでもない。説明の便宜上、本発明の具体的な実施形態および例を記載したが、当業者には自明であるように、本発明の範囲内においてさまざまな変形例を実施することができる。
このような変形例は、上記の詳細な説明に基づき実施することが可能である。本願請求項で用いている用語は、本明細書および請求項で開示した具体的な実施形態に本発明を限定するものと解釈されるべきではない。本発明の範囲は本願請求項によってのみ規定される。請求項はすでに確立された請求項解釈の原則に従って解釈されたい。

Claims (21)

  1. 耐熱性を有する気密封止部を備える装置であって、
    基板と、
    前記基板上に設けられた環境に影響されるデバイスと、
    前記デバイスの上方に取り付けられるキャップと、
    前記キャップと前記基板の間に設けられた気密封止部と
    を備え、当該気密封止部は
    高融点(HMP)成分と、前記HMP成分および低融点(LMP)成分を所定の処理温度で処理することによって形成される金属間化合物(IMC)を有し、当該IMCの溶融温度は前記処理温度よりも高い
    装置。
  2. 前記HMP成分は銅(Cu)を含有し、前記LMP成分はスズ(Sn)を含有し、HMP/LMPの質量比は1.6より大きく、HMP/LMPの層厚比は1.4より大きい
    請求項1に記載の装置。
  3. 前記HMP成分および前記LMP成分の処理温度は約230℃から約300℃の範囲内にあり、前記IMCの融点は約600℃である
    請求項2に記載の装置。
  4. 前記HMP成分は銀(Ag)を含有し、前記LMP成分はインジウム(In)を含有し、HMP/LMPの質量比は2.8より大きく、HMP/LMPの層厚比は2.0より大きい
    請求項1に記載の装置。
  5. 前記HMP成分および前記LMP成分の処理温度は約140℃から約250℃の範囲内にあり、前記IMCの融点は約700℃である
    請求項4に記載の装置。
  6. 前記HMP成分は金(Au)を含有し、前記LMP成分はインジウム(In)を含有し、HMP/LMPの質量比は1.7より大きく、HMP/LMPの層厚比は0.65より大きい
    請求項1に記載の装置。
  7. 前記HMP成分および前記LMP成分の処理温度は約160℃から約250℃の範囲内にあり、前記IMCの融点は約490℃である
    請求項6に記載の装置。
  8. 耐熱性を有する気密封止部を形成する方法であって、
    デバイスを取り囲む基板の上に基板接着層を堆積することと、
    前記基板接着層の上に低融点(LMP)成分および高融点(HMP)成分のうちのいずれかを堆積することと、
    キャップの上にキャップ接着層を堆積することと、
    前記キャップ接着層の上に、LMP成分およびHMP成分のうち、前記基板接着層上に設けたものとは異なる方を堆積することと、
    前記LMP成分上に、前記HMP成分から成る薄い層を堆積することと、
    前記基板の上方に前記キャップを位置合わせすることと、
    接合温度において前記基板に前記キャップを接合することと、
    アニーリング温度において前記キャップと前記基板をアニーリングし、前記接合温度および前記アニーリング温度よりも高い溶融温度を持つ金属間化合物(IMC)を形成することと
    を含む方法。
  9. 前記HMP成分は銅(Cu)を含有し、前記LMP成分はスズ(Sn)を含有し、HMP/LMPの質量比は1.6より大きく、HMP/LMPの層厚比は1.4より大きい
    請求項9に記載の方法。
  10. 1時間〜3時間かけて行われる前記アニーリングにおいて前記アニーリング温度は約230℃から約280℃の範囲内にあり、前記接合温度は約230℃から約300℃の範囲内にあり、前記IMCの前記溶融温度は約600℃である
    請求項9に記載の方法。
  11. 前記HMP成分は銀(Ag)を含有し、前記LMP成分はインジウム(In)を含有し、HMP/LMPの質量比は2.8より大きく、HMP/LMPの層厚比は2.0より大きい
    請求項9に記載の方法。
  12. 1時間〜24時間かけて行われる前記アニーリングにおいて前記アニーリング温度は約140℃から約180℃の範囲内にあり、前記接合温度は約200℃から約250℃の範囲内にあり、前記IMCの前記溶融温度は約700℃である
    請求項11に記載の方法。
  13. 前記HMP成分は金(Au)を含有し、前記LMP成分はインジウム(In)を含有し、HMP/LMPの質量比は1.7より大きく、HMP/LMPの層厚比は0.65より大きい
    請求項9に記載の方法。
  14. 1時間〜5時間かけて行われる前記アニーリングにおいて前記アニーリング温度は約160℃から約180℃の範囲内にあり、前記接合温度は約170℃から約250℃の範囲内にあり、前記IMCの前記融点は約490℃である
    請求項13に記載の方法。
  15. 前記基板接着層および前記キャップ接着層はクロム(Cr)を含有する
    請求項9に記載の方法。
  16. 気密封止されたマイクロエレクトロメカニカルシステム(MEMS)であって、
    基板上に設けられたMEMSデバイスと、
    前記MEMSデバイスの上方に取り付けられるキャップと、
    前記キャップと前記基板の間に設けられた気密封止リングであって、高融点(HMP)成分と、前記HMP成分および低融点(LMP)成分から形成される金属間化合物(IMC)を有する封止リングと
    を備えるMEMS。
  17. 前記HMP成分は銅(Cu)を含有し、前記LMP成分はスズ(Sn)を含有し、HMP/LMPの質量比は1.6より大きく、HMP/LMPの層厚比は1.4より大きい
    請求項16に記載のMEMS。
  18. 前記HMP成分は銀(Ag)を含有し、前記LMP成分はインジウム(In)を含有し、HMP/LMPの質量比は2.8より大きく、HMP/LMPの層厚比は2.0より大きい
    請求項16に記載のMEMS。
  19. 前記HMP成分は金(Au)を含有し、前記LMP成分はインジウム(In)を含有し、HMP/LMPの質量比は1.7より大きく、HMP/LMPの層厚比は0.65より大きい
    請求項16に記載のMEMS。
  20. 前記封止リングは、前記キャップと前記基板の上に設けられたクロム(Cr)を含む接着層の間に形成されている
    請求項16に記載のMEMS。
  21. 前記MEMSデバイスはRFチップ上に含まれている
    請求項16に記載のMEMS。
JP2007510757A 2004-04-27 2005-04-08 Memsパッケージ用に低温で形成される、耐熱性を有する気密封止部 Pending JP2008505768A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/833,978 US20050253282A1 (en) 2004-04-27 2004-04-27 Temperature resistant hermetic sealing formed at low temperatures for MEMS packages
PCT/US2005/012086 WO2005108283A1 (en) 2004-04-27 2005-04-08 Temperature resistant hermetic sealing formed at low temperatures for mems packages

Publications (1)

Publication Number Publication Date
JP2008505768A true JP2008505768A (ja) 2008-02-28

Family

ID=34965910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007510757A Pending JP2008505768A (ja) 2004-04-27 2005-04-08 Memsパッケージ用に低温で形成される、耐熱性を有する気密封止部

Country Status (4)

Country Link
US (1) US20050253282A1 (ja)
JP (1) JP2008505768A (ja)
CN (1) CN1964915A (ja)
WO (1) WO2005108283A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050269688A1 (en) * 2004-06-03 2005-12-08 Lior Shiv Microelectromechanical systems (MEMS) devices integrated in a hermetically sealed package
US7407826B2 (en) * 2005-03-21 2008-08-05 Honeywell International Inc. Vacuum packaged single crystal silicon device
US7582969B2 (en) * 2005-08-26 2009-09-01 Innovative Micro Technology Hermetic interconnect structure and method of manufacture
US7569926B2 (en) * 2005-08-26 2009-08-04 Innovative Micro Technology Wafer level hermetic bond using metal alloy with raised feature
FR2890067B1 (fr) * 2005-08-30 2007-09-21 Commissariat Energie Atomique Procede de scellement ou de soudure de deux elements entre eux
DE102006019080B3 (de) * 2006-04-25 2007-08-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Herstellungsverfahren für ein gehäustes Bauelement
US20080037753A1 (en) * 2006-07-07 2008-02-14 Lucent Technologies Inc. Call priority management system for communication network
US20080006850A1 (en) * 2006-07-10 2008-01-10 Innovative Micro Technology System and method for forming through wafer vias using reverse pulse plating
US20080169521A1 (en) * 2007-01-12 2008-07-17 Innovative Micro Techonology MEMS structure using carbon dioxide and method of fabrication
JP2011526838A (ja) 2008-06-23 2011-10-20 マテリオン アドバンスト マテリアルズ テクノロジーズ アンド サービシーズ インコーポレイティド 無鉛スズ系はんだと適合する加工のための金−スズ−インジウムはんだ
KR100976812B1 (ko) * 2010-02-08 2010-08-20 옵토팩 주식회사 전자 소자 패키지 및 그 제조 방법
KR100976813B1 (ko) * 2010-04-23 2010-08-20 옵토팩 주식회사 전자 소자 패키지 및 그 제조 방법
WO2012023899A1 (en) * 2010-08-16 2012-02-23 Agency For Science, Technology And Research Hermetic seal and method of manufacture thereof
CN102064120B (zh) * 2010-10-22 2012-02-15 中国科学院上海微系统与信息技术研究所 一种基于铟凸点的无助焊剂回流工艺方法
CN102569211A (zh) * 2011-12-10 2012-07-11 中国振华集团永光电子有限公司 晶体管焊接层厚度的控制方法及焊接层结构
WO2016039057A1 (ja) * 2014-09-10 2016-03-17 株式会社村田製作所 金属間化合物の生成方法
US9680445B2 (en) 2014-10-31 2017-06-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Packaged device including cavity package with elastic layer within molding compound
FR3033272B1 (fr) * 2015-03-04 2017-03-24 Labinal Power Systems Procede de brasage pour assembler deux elements via un compose intermetallique
JP6144440B1 (ja) * 2017-01-27 2017-06-07 有限会社 ナプラ 半導体封止用プリフォーム
CN110860817A (zh) * 2019-09-29 2020-03-06 北京时代民芯科技有限公司 一种焊料片和用该焊料片焊接的功率器件芯片封装方法
CN114436207B (zh) * 2022-04-01 2022-07-29 杭州海康微影传感科技有限公司 一种mems传感器及其制造方法、晶圆模组

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5370841A (en) * 1976-12-06 1978-06-23 Ibm Method of bonding crystal
EP0962275A2 (en) * 1998-06-03 1999-12-08 Delphi Technologies, Inc. Process for bonding micromachined wafers using solder

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US43706A (en) * 1864-08-02 Improvement in bag-holders and measurers
TW238419B (ja) * 1992-08-21 1995-01-11 Olin Corp
US5881945A (en) * 1997-04-30 1999-03-16 International Business Machines Corporation Multi-layer solder seal band for semiconductor substrates and process
US5982038A (en) * 1997-05-01 1999-11-09 International Business Machines Corporation Cast metal seal for semiconductor substrates
US6686653B2 (en) * 2000-06-28 2004-02-03 Institut National D'optique Miniature microdevice package and process for making thereof
US6778046B2 (en) * 2001-09-17 2004-08-17 Magfusion Inc. Latching micro magnetic relay packages and methods of packaging
US7026223B2 (en) * 2002-03-28 2006-04-11 M/A-Com, Inc Hermetic electric component package
US6900525B2 (en) * 2003-05-21 2005-05-31 Kyocera America, Inc. Semiconductor package having filler metal of gold/silver/copper alloy
US20040232535A1 (en) * 2003-05-22 2004-11-25 Terry Tarn Microelectromechanical device packages with integral heaters
US20050093134A1 (en) * 2003-10-30 2005-05-05 Terry Tarn Device packages with low stress assembly process
US20050184304A1 (en) * 2004-02-25 2005-08-25 Gupta Pavan O. Large cavity wafer-level package for MEMS

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5370841A (en) * 1976-12-06 1978-06-23 Ibm Method of bonding crystal
EP0962275A2 (en) * 1998-06-03 1999-12-08 Delphi Technologies, Inc. Process for bonding micromachined wafers using solder

Also Published As

Publication number Publication date
WO2005108283A1 (en) 2005-11-17
CN1964915A (zh) 2007-05-16
US20050253282A1 (en) 2005-11-17

Similar Documents

Publication Publication Date Title
JP2008505768A (ja) Memsパッケージ用に低温で形成される、耐熱性を有する気密封止部
US10541152B2 (en) Transient liquid phase material bonding and sealing structures and methods of forming same
US6965168B2 (en) Micro-machined semiconductor package
US6400009B1 (en) Hermatic firewall for MEMS packaging in flip-chip bonded geometry
TW200839964A (en) Functional device package
CN103363975B (zh) 振动装置以及振动装置的制造方法
JP2009188402A (ja) 気密パッケージデバイス、および少なくとも1つのデバイスをウェハレベルで気密パッケージングするための方法
JP5537119B2 (ja) 蓋体並びに蓋体の製造方法および電子装置の製造方法
JP2008085108A (ja) 接合構造体および電子装置
JP2005262382A (ja) 電子装置およびその製造方法
JPS6189657A (ja) 半導体装置およびその製造方法
JP2005072419A (ja) 電子部品封止用基板およびそれを用いた電子装置の製造方法
JP2004296724A (ja) 電子部品封止用基板およびそれを用いた電子装置の製造方法
WO2012124539A1 (ja) 電子部品およびその製造方法
EP0186585A2 (en) Die bonding process
JPH05144956A (ja) 半導体素子収納用パツケージ
JP4116954B2 (ja) 電子部品封止用基板およびそれを用いた電子装置
JPH03116838A (ja) 半導体集積回路装置およびその製造方法
JP4434870B2 (ja) 多数個取り電子部品封止用基板および電子装置ならびに電子装置の製造方法
JP4355097B2 (ja) 配線基板の製造方法
JP2013004754A (ja) 半導体パッケージ及びその製造方法
JP2017212256A (ja) 電子装置用パッケージおよび電子装置
JP6465484B2 (ja) パッケージ用部品、電子部品および電子部品の製造方法
JP4081407B2 (ja) 電子部品収納用容器および電子装置
JPH0346259A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100406