JP4081407B2 - 電子部品収納用容器および電子装置 - Google Patents

電子部品収納用容器および電子装置 Download PDF

Info

Publication number
JP4081407B2
JP4081407B2 JP2003152388A JP2003152388A JP4081407B2 JP 4081407 B2 JP4081407 B2 JP 4081407B2 JP 2003152388 A JP2003152388 A JP 2003152388A JP 2003152388 A JP2003152388 A JP 2003152388A JP 4081407 B2 JP4081407 B2 JP 4081407B2
Authority
JP
Japan
Prior art keywords
solder
electronic component
layer
tin
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003152388A
Other languages
English (en)
Other versions
JP2004356396A (ja
Inventor
定功 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003152388A priority Critical patent/JP4081407B2/ja
Publication of JP2004356396A publication Critical patent/JP2004356396A/ja
Application granted granted Critical
Publication of JP4081407B2 publication Critical patent/JP4081407B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体素子や圧電振動子等の電子部品を気密に封止して収納するための電子部品収納用容器および電子装置に関し、特に封止材に低融点合金を用いて封止を行なう電子部品収納用容器に関する。
【0002】
【従来の技術】
従来、半導体素子等の電子部品を収容するための電子部品収納用容器は、例えば酸化アルミニウム質焼結体等の電気絶縁材料から成り、その上面の中央付近に電子部品を収容するための凹部およびその周辺から下面にかけて導出したタングステンやモリブデン等の高融点金属から成る複数個のメタライズ配線層を有し、上面の外周部に封止用のメタライズ金属層が被着された絶縁基体と、蓋体とから構成されている。そして、絶縁基体の凹部底面に半導体素子等の電子部品を接着剤を介して接着するとともに電子部品の各電極をボンディングワイヤ等を介してメタライズ配線層に接続し、しかる後、絶縁基体のメタライズ金属層に、蓋体を封止材で封着させ、絶縁基体と蓋体とから成る容器を気密に封止することによって最終製品としての電子装置としていた。
【0003】
なお、このような従来の電子装置においては、絶縁基体と蓋体とを接合する封止材として、金を80%含む金錫合金もしくは、鉛を主成分とする半田が使用されていた。
【0004】
しかしながら、金を80%含む金錫合金を使った場合は、製品の価格が高くなるため、使用される製品が限られてしまうという問題点がある。また、鉛を主成分とする半田は、封止材に含有される鉛が環境汚染物質に指定されており、鉛を含有する半田を使用した電子装置が屋外に廃棄もしくは放置され風雨に曝された場合、環境中に鉛が溶け出し環境を汚染する危険性がある。このため、近年、地球環境保護運動の高まりの中で鉛を含有しない封止材が要求されるようになってきた。
【0005】
そこで、人体に対して有害である鉛を用いない各種封止材が開発され提案されており、このような封止材として、例えば錫やビスマス−銀、亜鉛−アルミニウム等を主成分とする各種はんだが採用されてきている。
【0006】
【特許文献1】
特開2000−307228号公報
【0007】
【発明が解決しようとする課題】
しかしながら錫や銀,亜鉛を含有した合金から成る半田は、温度が−55〜125℃の温度サイクル条件下での耐熱疲労性には優れた信頼性を示すものの、これらの半田の融点はいずれも225℃以下であるために、この半田を絶縁基体と蓋体とを気密に封止する封止材として使用し、電子装置を外部電気回路等に実装する際の230〜240℃の熱履歴が封止材に加わった場合には、封止材自体が溶融してしまい、電子装置内部の気密封止が破れてしまうという問題点を有していた。
【0008】
また、ビスマス−銀を主成分とするはんだは、−55〜125℃の温度サイクル条件下での耐熱疲労特性に劣り、気密信頼性に欠けるため、電子装置の気密封止用に用いるには不適当であるという問題点を有していた。
【0009】
さらに、亜鉛−アルミニウムを主成分とするはんだは、空気中に放置した場合に腐食が進行しやすく、長期の気密信頼性に欠けるので、電子装置の気密封止用には、これもまた不適当であるという問題点があった。
【0010】
したがって、本発明はこのような従来の問題点に鑑み完成されたもので、その目的は、電子装置を外部電気回路等に実装する際に230〜240℃の熱履歴が加わっても電子装置の気密性が確保でき、封止材自体の耐食性や機械的強度にも優れ、さらに、鉛を含有しないため地球環境を汚染しない電子部品収納用容器および電子装置を提供することにある。
【0011】
【課題を解決するための手段】
本発明の電子部品収納用容器は、上面に電子部品が搭載される搭載部が形成された基体と、この基体の上面の周囲に全周にわたって形成されたメタライズ層と、このメタライズ層の上面に全周にわたって2重リング状に被着された、錫−銀、錫−銅または錫−銀−銅半田に金を含有した半田層と、前記搭載部を塞ぐように前記基体の上面に前記半田層を介して取着される蓋体とを具備する電子部品収納用容器であって、前記半田層は金を内周側のリングで0〜5%、外周側のリングで10%〜30%含むことを特徴とするものである。
【0012】
本発明の電子部品収納用容器によれば、絶縁基体のメタライズ層の上面に全周にわたって2重リング状に被着された、錫−銀、錫−銅または錫−銀−銅半田に金を含有した半田層は、金を内周側のリングで0〜5%、外周側のリングで10%〜30%含み、内周側のリングよりも外周側のリングが金の含有率が高い、内周側のリングにおいて錫−銀、錫−銅または錫−銀−銅半田の鉛フリー半田であって、機械的強度および熱疲労信頼性に優れた特長を有するものとなる。
【0013】
また、半田層の外周側のリングは金の含有率が10%〜30%であるため、外周側のリングにおいて溶融温度が250℃以上の合金層領域となる。その結果、半田層に230〜240℃の熱履歴が加わったとしても、半田層が溶融して容器内部の気密封止が破れてしまうことはなく、内周側のリングの機械的強度と熱疲労信頼性に優れた半田層の特長と外周側のリングの耐熱性に優れた半田層の特を兼ね備えた電子部品収納用容器とすることができる。
【0014】
また、本発明の電子装置は、上記電子部品収納用容器前記搭載部に電子部品を搭載し、前記搭載部を塞ぐように前記基体の上面に前記半田層を介して前記蓋体を取着したことを特徴とするものである。
【0015】
本発明の電子装置によれば、上記電子部品収納用容器搭載部に電子部品を搭載し、搭載部を塞ぐように基体の上面に半田層を介して蓋を取着したことより、電子装置を外部電気回路等に実装する際の230〜240℃の熱履歴に耐える耐熱性を有するとともに機械的強度と熱疲労信頼性に優れた封止性を有する電子装置とすることができる。
【0016】
【発明の実施の形態】
次に、本発明の電子部品収納用容器(以下、容器ともいう)を添付の図面に基づいて詳細に説明する。
【0017】
図1は、本発明の電子部品収納用容器および電子装置の実施の形態の一例を示す断面図であり、1は電子部品が搭載される搭載部、2は搭載部1が形成された基体、3は基体2の上面の周囲に全周にわたって形成されたメタライズ層、4はメタライズ層3の上面に全周にわたって被着された錫を主成分とし金を含有した半田層、5は電子部品収納用容器である。そして、6は基体2の搭載部1に搭載された電子部品、7は搭載部1を塞ぐように基体2の上面に半田層4を介して取着された蓋体であり、8は電子部品と基体2のメタライズ配線層(図示せず)とを接続するボンディングワイヤである。図2はその要部拡大断面図である。
【0018】
基体2は、その上面中央部に電子部品6を収容するための凹部が設けられており、電子部品6はこの凹部の底面にガラスや樹脂,ろう材等の接着剤を介して接着固定される。
【0019】
また、基体2の凹部より外部にかけて、複数のメタライズ配線層(図示せず)が被着形成されており、このメタライズ配線層の一端には電子部品6の各電極がボンディングワイヤ8を介して電気的に接続され、メタライズ配線層の外部に導出された部位には外部電気回路(図示せず)が電気的に接続される。
【0020】
基体2は、酸化アルミニウムやムライト,窒化アルミニウム,炭化珪素,ガラスセラミックス等を主成分とする焼結体等の電気絶縁材料から成り、例えば、酸化アルミニウム質焼結体から成る場合は、先ず、アルミナ(Al)やシリカ(SiO),カルシア(CaO),マグネシア(MgO)等の原料粉末に適当な有機溶剤,溶媒を添加混合して泥漿状と成し、これを従来周知のドクターブレード法やカレンダーロール法等を採用してシート状に成形してセラミックグリーンシートを得、その後、セラミックグリーンシートを所定形状に打ち抜き加工するとともに複数枚積層し、約1600℃の温度で焼成することにより製作される。
【0021】
また、メタライズ配線層および基体2の上面の周囲に全周にわたって形成された枠状のメタライズ層3は、タングステンやモリブデン,マンガン等の高融点金属から成り、これらの粉末に有機溶剤,溶媒を添加混合した金属ペーストをそれぞれセラミックグリーンシートの所定位置に従来周知のスクリーン印刷法により所定パターンに被着形成させておき、セラミックグリーンシートと同時に焼成することにより形成される。なお、枠状のメタライズ層3には、その表面にニッケルや金等をめっき法等により被着させておくと、封止時の耐熱性向上とメタライズ層3の酸化防止層となるので好ましい。
【0022】
蓋体7は、例えば42アロイや鉄−ニッケル−コバルト合金等の金属、または、基体2と同様の酸化アルミニウムやムライト,窒化アルミニウム,炭化珪素,ガラスセラミックス等を主成分とする焼結体等のセラミックスから成り、蓋体7が金属から成る場合は、蓋体7と成る母材を蓋体7に対応した形状を有する打ち抜き型で打ち抜くことによって製作され、また、蓋体7がセラミックスから成る場合は、上述の基体2と同様な方法によって製作され、半田層4を介して基体2の上面に取着される領域には、各種金属による半田接合用のメタライズ層やめっき層が形成される。なお、蓋体7が金属から成る場合においても、半田層4を介して基体2の上面に取着される領域に各種金属による半田接合用のメタライズ層やめっき層を形成してもよい。
【0023】
そして、基体2の上面の周囲に形成されたメタライズ層3上に、蓋体7がメタライズ層3の上面に全周にわたって2重リング状に被着された、錫−銀、錫−銅または錫−銀−銅半田の鉛フリー半田から成る半田層4を介して接合される。このときに電子部品が搭載される内周側(搭載部1側)のリングの金の含有率が0〜5%、外周側のリングの金の含有率が10%〜30%である半田層4とすることで、半田接合部において耐熱性、機械的強度、熱疲労に関する信頼性の優れた電子部品収納用容器5となる。
【0024】
−銀、錫−銅または錫−銀−銅半田は、信頼性の高いものであるが、融点が225℃以下である。また、この錫−銀、錫−銅または錫−銀−銅半田にさらに金を25%以上含ませた場合は、液層温度が、250℃以上となり、耐熱性がより高くなるが、もろくなり、機械的強度および熱疲労に対する信頼性は、金の含有率が少ない半田に比べて劣るようになる。
【0025】
なお、メタライズ層3と蓋体7を半田で封止するときに、錫は、半田中に添加している金や銀,銅のような金属とだけ合金を作るのではなく、実際にはメタライズ層3や蓋体7にめっきされたニッケルおよび金とも合金を作る。そして、融点上昇にかかわる半田中の金の濃度は、他の金属と合金を形成していない錫成分に対しての濃度となるため、実際に半田に添加する金の量が25%以下であっても融点が250℃以上になることがある。本実施の形態の構成においては、耐熱性が必要な部分(外周側)のリングの半田に対する金の添加量を10%〜30%にすることで融点を250℃以上としている。
【0026】
本発明においては、半田層4がメタライズ層3の上面に全周にわたって2重リング状に被着された、錫−銀、錫−銅または錫−銀−銅半田で、半田層4の内周側(搭載部1側)のリングには、金の含有率が0〜5%の合金を用い、外周側のリングには、金の含有率が10%〜30%の合金を用いる方法で、封止部の内周側のリングに比べ、外周側のリングの金含有率を高くした半田から成る半田層4を実現した。このことによって、内周側のリングの半田は融点が低いが機械的強度および熱疲労信頼性は高い半田層4となり、外周側のリングの半田は融点が高い耐熱性の半田層4となるため、蓋体7と基体2との封止部を耐熱性、機械的強度および熱疲労信頼性ともに良く封止することができる。
【0027】
その結果、電子部品6を実装後の電子装置を外部電気回路等に実装する際に、半田層4に230〜240℃の熱履歴が加わったとしても、半田層4が溶融して電子部品収納用容器5内部の気密封止が破れてしまうことはない。
【0028】
このような半田層4はメタライズ層3の上面に全周にわたって2重リング状に被着された、錫−銀、錫−銅または錫−銀−銅半田に、金を内周側のリングで0〜5%、外周側のリングで10%〜30%含む合金で形成する。なお、このような鉛を含まない半田は、電子装置が廃棄された後に地球環境を汚染する虞もないので好適である。
【0030】
なお、半田層4は、基体2の上面の周囲に全周にわたって形成されたメタライズ層3の上面に全周にわたって被着させておく。また、基体2と蓋体7との接合は、基体2の枠状のメタライズ層3と蓋体7との間に、金の含有率が異なる上記二種類の半田を2重リング状に載置し、さらにこれを挟むように蓋体7を基体2上に載置し、しかる後、蓋体7を基体2側に一定圧力で押圧しながらピーク温度が約250〜300℃で窒素雰囲気の封止炉中に0.5〜20分間保持して半田層4を溶融させる方法によ、メタライズ層3の上面に金を内周側のリングで0〜5%、外周側のリングで10%〜30%含む半田層4を介して蓋体7が接合されて気密に封止された本発明の電子部品収納用容器5となる。
【0031】
かくして、本発明の電子部品収納用容器5によれば、基体2の凹部底面に設けられた搭載部1に半導体素子等の電子部品6を接着剤等を介して接着するとともに電子部品6の各電極をボンディングワイヤ8等を介してメタライズ配線層に接続し、しかる後、基体2と蓋体7とを半田層4を挟むように載置して半田層4を加熱・溶融させ、容器を封止することによって耐熱性と機械的強度および熱疲労信頼性に優れた最終製品としての電子装置となる。
【0032】
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更は可能である。例えば、上述の実施の形態では、基体2に凹部を形成し、平板状の蓋体7を封着した電子装置としたが、平板状の基体2と電子部品6の搭載部1に対向する下面の部位に凹部を設けた蓋体7を封止した形態としてもよい。
【0033】
また電子部品6として半導体素子を例に挙げ、これを収容した電子装置について詳述したが、圧電振動子や弾性表面波素子、弾性バルク波素子等の電子部品6を収納した電子装置、加速度センサーや角速度センサー等のセンサー部品を収容した電子装置にも本発明は適用可能である。
【0034】
【発明の効果】
本発明の電子部品収納用容器によれば、絶縁基体のメタライズ層の上面に全周にわたって2重リング状に被着された、錫−銀、錫−銅または錫−銀−銅半田に金を含有した半田層は、金を内周側のリングで0〜5%、外周側のリングで10%〜30%含むことにより、溶融温度が250℃以上の金の含有率が高い高耐熱合金層の特徴と、機械的強度および熱疲労信頼性に優れる金の含有率が低い高信頼性合金層の特徴とを兼ね備えたものとすることができる。その結果、半田層に230〜240℃の熱履歴が加わったとしても、半田層が溶融して容器内部の気密が破れてしまうことはなく、同時に封止の機械的強度と熱疲労信頼性が良好な電子部品収納用容器とすることができる。
【0035】
また、本発明の電子装置によれば、上記電子部品収納用容器搭載部に電子部品を搭載し、搭載部を塞ぐように基体の上面に上記半田層を介して蓋を取着したことより、電子装置を外部電気回路等に実装する際の230〜240℃の熱履歴に耐える耐熱性とともに機械的強度と熱疲労信頼性に優れた封止性を有する電子装置とすることができる。
【図面の簡単な説明】
【図1】本発明の電子部品収納用容器を用いた電子装置の実施の形態の一例を示す断面図である。
【図2】図1の電子装置の要部拡大断面図である。
【符号の説明】
1・・・・・・・搭載部
2・・・・・・・基体
3・・・・・・・メタライズ層
4・・・・・・・半田層
5・・・・・・・電子部品収納用容器
6・・・・・・・電子部品
7・・・・・・・蓋体

Claims (2)

  1. 上面に電子部品が搭載される搭載部が形成された基体と、該基体の上面の周囲に全周にわたって形成されたメタライズ層と、該メタライズ層の上面に全周にわたって2重リング状に被着された、錫−銀、錫−銅または錫−銀−銅半田に金を含有した半田層と、前記搭載部を塞ぐように前記基体の上面に前記半田層を介して取着される蓋体とを具備する電子部品収納用容器であって、前記半田層は金を内周側のリングで0〜5%、外周側のリングで10%〜30%含むことを特徴とする電子部品収納用容器。
  2. 請求項1記載の電子部品収納用容器前記搭載部に電子部品を搭載し、前記搭載部を塞ぐように前記基体の上面に前記半田層を介して前記蓋体を取着したことを特徴とする電子装置。
JP2003152388A 2003-05-29 2003-05-29 電子部品収納用容器および電子装置 Expired - Fee Related JP4081407B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003152388A JP4081407B2 (ja) 2003-05-29 2003-05-29 電子部品収納用容器および電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003152388A JP4081407B2 (ja) 2003-05-29 2003-05-29 電子部品収納用容器および電子装置

Publications (2)

Publication Number Publication Date
JP2004356396A JP2004356396A (ja) 2004-12-16
JP4081407B2 true JP4081407B2 (ja) 2008-04-23

Family

ID=34047618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003152388A Expired - Fee Related JP4081407B2 (ja) 2003-05-29 2003-05-29 電子部品収納用容器および電子装置

Country Status (1)

Country Link
JP (1) JP4081407B2 (ja)

Also Published As

Publication number Publication date
JP2004356396A (ja) 2004-12-16

Similar Documents

Publication Publication Date Title
JP4081407B2 (ja) 電子部品収納用容器および電子装置
JP4044832B2 (ja) 電子部品収納用容器用蓋部材およびそれを用いた電子部品収納用容器
JPH05144956A (ja) 半導体素子収納用パツケージ
JP2750253B2 (ja) 半導体装置
JP3752462B2 (ja) 電子部品収納用容器
JP2004207539A (ja) 電子部品収納用容器および電子装置
JP3318453B2 (ja) 電子部品収納用パッケージ
JP2003133449A (ja) ろう材付きシールリングおよびこれを用いた電子部品収納用パッケージの製造方法
JP2003142620A (ja) 電子装置
JP2005101331A (ja) 電子部品収納用容器および電子装置
JP2003347450A (ja) 蓋部材およびこれを用いた電子部品収納用容器
JPH08316352A (ja) 半導体素子収納用パッケージ
JP2750255B2 (ja) 電子部品収納用パッケージ
JP2740605B2 (ja) 半導体素子収納用パッケージの製造方法
JP3138186B2 (ja) 半導体装置
JP2543236Y2 (ja) 半導体素子収納用パッケージ
JP2685159B2 (ja) 電子部品収納用パッケージ
JP2750256B2 (ja) 半導体素子収納用パッケージ
JP3318452B2 (ja) 電子部品収納用パッケージ
JPH0951050A (ja) 半導体素子収納用パッケージの製造方法
JP2670208B2 (ja) 半導体素子収納用パッケージ
JPH05144966A (ja) 半導体素子収納用パツケージ
JP3393784B2 (ja) 電子部品収納用パッケージ
JPH05160283A (ja) 半導体素子収納用パッケージ
JPH08204047A (ja) 電子部品収納用パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070719

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071009

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080208

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees