KR100976813B1 - 전자 소자 패키지 및 그 제조 방법 - Google Patents

전자 소자 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR100976813B1
KR100976813B1 KR1020100037978A KR20100037978A KR100976813B1 KR 100976813 B1 KR100976813 B1 KR 100976813B1 KR 1020100037978 A KR1020100037978 A KR 1020100037978A KR 20100037978 A KR20100037978 A KR 20100037978A KR 100976813 B1 KR100976813 B1 KR 100976813B1
Authority
KR
South Korea
Prior art keywords
layer
electronic device
sealing
melting point
sealing ring
Prior art date
Application number
KR1020100037978A
Other languages
English (en)
Inventor
조영상
Original Assignee
옵토팩 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 옵토팩 주식회사 filed Critical 옵토팩 주식회사
Priority to KR1020100037978A priority Critical patent/KR100976813B1/ko
Application granted granted Critical
Publication of KR100976813B1 publication Critical patent/KR100976813B1/ko
Priority to US13/079,008 priority patent/US20110260275A1/en
Priority to CN2011101059494A priority patent/CN102237384A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 전자 소자 패키지 및 그 제조 방법에 관한 것이다.
본 발명의 실시 예들은 소자층을 보호하기 위한 패시베이션층과 폴리머층이 형성된 전자 소자와, 전자 소자와 대향하여 배치된 기판 어셈블리와, 전자 소자와 기판 어셈블리 사이에 형성되며, 실링 영역을 둘러싸는 폐루프 형상으로 형성된 실링 링을 포함하며, 실링 링은 적어도 일측면이 폴리머층과 접하여 패시베이션층 상에 형성되는 전자 소자 패키지 및 그 제조 방법을 제공한다.
본 발명의 실시 예들에 의하면, 실링 링이 형성되는 영역에 형성된 마이크로렌즈 및 컬러 필터 등의 폴리머층을 제거하고 패시베이션층 상에 실링 링을 형성함으로써 실링 링과 조인트의 높이를 균일하게 형성할 수 있어 전기적인 결함을 방지할 수 있다.

Description

전자 소자 패키지 및 그 제조 방법{Eectronic device package and method of manufacturing the same}
본 발명은 전자 소자 패키지 및 그 제조 방법에 관한 것으로, 특히 오염을 방지하고 전자 소자와 기판의 견고한 결합이 가능한 전자 소자 패키지 및 그 제조 방법을 제공한다.
포토 센서는 사람이나 사물의 이미지를 촬영하는 기능을 갖는 반도체 소자로, 디지털 카메라나 캠코더 뿐만 아니라 휴대전화기에 탑재되면서 최근 그 시장이 급속히 팽창되고 있다.
포토 센서는 일반적으로 중앙부에 이미지를 센싱하는 픽셀(Pixel) 영역이 있고, 주변부에 픽셀에서 촬영한 영상의 전기 신호 또는 기타 다른 신호를 송수신하거나, 전력을 공급하기 위한 단자들이 배치되어 있다. 또한, 픽셀 영역에는 포토 다이오드, 패시베이션층, 컬러 필터 및 마이크로렌즈 등이 적층 형성된다. 이러한 포토 센서를 패키징하기 위해 근래에는 칩 스케일 패키지(Chip Scale Package; CSP) 방식을 주로 이용하고 있다. 칩 스케일 패키지 방식은 포토 센서 칩을 유리 기판 등의 투명 기판과 접합하여 패키지화한 후에 카메라 모듈에 장착하는 방식으로, 포토 센서 패키지의 소형화에 유리하다.
그런데, 포토 센서 패키지는 그 내부로 먼지 입자, 수분 등이 유입될 수 있다. 포토 센서 패키지 내부로 유입되는 먼지 입자는 픽셀 영역에 고착되어 촬영한 화상의 결함을 유발하게 된다. 또한, 포토 센서 패키지 내부로 유입되는 수분은 포토 센서 칩의 컬러 필터나 마이크로 렌즈를 열화(degradation)시키게 된다. 따라서, 포토 센서 패키지는 패키징된 후에도 먼지 또는 수분이 유입되지 않도록 픽셀 영역이 충분히 실링(sealing)되어야 한다.
이러한 픽셀 영역의 실링을 위해 실링 링(sealing ring)을 형성한다. 실링 링은 픽셀 영역을 둘러싸도록 형성되며, 종래에는 에폭시 등의 수지를 이용하여 형성하였다. 그러나, 수지를 이용한 실링 링은 수지를 통해 먼지 또는 수분이 유입될 수 있어 픽셀 영역을 완전하게 실링하지 못하게 된다. 또한, 포토 센서 칩과 투명 기판이 접합될 때 픽셀 영역은 고압을 유지하게 되는데, 수지 실링 링은 픽셀 영역의 압력에 의해 터지는 등 손상이 발생될 수 있다.
이러한 수지를 이용한 실링 링의 문제를 해결하기 위해 SnAg의 솔더 물질을 이용하고, 솔더 물질 융착 시 공기가 방출될 수 있는 공기 통로(air vent)를 가지도록 실링 링을 형성한다. 또한, 실링 링은 공기 통로를 가지도록 한 끝이 다른 한 끝을 에워싸는 와선(spiral) 구조로 형성하게 된다. 그런데, 공기 통로를 가진 실링 링의 경우 공기 통로를 통해 먼지 또는 수분의 유입이 유입될 수 있어 이들을 완전히 차단할 수 없다. 또한, 이후 서브 마운트 공정 등의 고온 공정에서 실링 링 내부의 압력이 증가할 수 있고, 이에 의해 수분 또는 가스가 실링 링 하부를 통해 확산되어 포토 센서 칩의 컬러 필터 및 마이크로렌즈로 침투할 수 있다.
한편, 융점이 낮은 SnAg를 이용하여 폐루프 형상의 실링 링을 형성할 수 있으나, SnAg는 서브마운트 등의 고온 공정에서 액상으로 되어 공동 내부의 압력이 증가하는 경우 일 부분에 터짐(blowout) 현상이 발생될 수 있다. 또한, 실링 링과 플립칩 조인트를 동시에 형성할 수 있는데, 실링 링은 마이크로렌즈 상에 형성되지만, 플립칩 조인트는 실링 링 외측에 형성되어 패시베이션층 상에 형성된다. 따라서, 실링 링이 투명 기판과 접촉되도록 형성되면 플립칩 조인트는 마이크로렌즈 및 컬러 필터의 두께만큼 투명 기판과 이격되게 된다. 따라서, 플립칩 조인트가 투명 기판과 완전하게 밀착되지 않아 포토 센서 칩에 전원 공급이 어렵게 되고, 이로 인해 포토 센서 패키지의 전기적인 문제를 발생시킬 수 있다.
본 발명은 포토 센서 칩의 픽셀 영역을 포함하는 전자 소자의 실링 영역으로의 이물질 유입을 방지할 수 있고, 폐루프 형상으로 형성되어도 터짐 등의 불량이 발생되지 않는 실링 링을 포함하는 전자 소자 패키지 및 그 제조 방법을 제공한다.
본 발명은 실링층 및 접합층이 적층된 실링 링을 폐루프 형상으로 형성하여 이물질 유입을 방지하고 터짐 등의 불량이 발생되지 않는 전자 소자 패키지 및 그 제조 방법을 제공한다.
본 발명은 실링 링이 형성되는 영역의 마이크로렌즈 및 컬러 필터 등의 폴리머층을 제거하여 실링 링을 패시베이션층 상에 형성함으로써 수분이나 이물질 유입을 더욱 방지하고, 실링 링과 플립칩 조인트의 높이를 균일하게 하여 플립칩 조인트의 접촉 불량에 의한 전기적인 문제를 해결할 수 있는 전자 소자 패키지 및 그 제조 방법을 제공한다.
본 발명의 일 양태에 따른 전자 소자 패키지는 소자층을 보호하기 위한 패시베이션층과 폴리머층이 형성된 전자 소자; 상기 전자 소자와 대향하여 배치된 기판 어셈블리; 및 상기 전자 소자와 기판 어셈블리 사이에 형성되며, 실링 영역을 둘러싸는 폐루프 형상으로 형성된 실링 링을 포함하며, 상기 실링 링은 적어도 일 측면이 상기 폴리머층과 접하여 상기 패시베이션층 상에 형성된다.
상기 전자 소자는 포토 센서, MEMS 소자, 실리콘 베이스 소자, GaAs 베이스 소자, InP 베이스 소자를 포함한다.
상기 기판 어셈블리는 기판 어셈블리는 광에 대하여 투명, 반투명 또는 불투명 기판을 이용할 수 있고, 전기적으로 도전성, 반도체성 또는 절연성 기판을 포함다.
상기 패시베이션층은 상기 전자 소자의 전체 영역에 형성되며, 상기 폴리머층은 상기 실링 영역의 상기 패시베이션층 상에 형성된다.
상기 패시베이션층은 실리콘 옥사이드(SiO2), TEOS, 실리콘 나이트라이드(SiN), 실리콘 카바이드(SiC), 실리콘 옥시나이트라이드(SiON), 다이아몬드 혼합물을 포함하는 어느 하나 또는 이들의 혼합물을 단일층 또는 적어도 둘 이상을 적층하여 형성되고, 상기 폴리머층은 컬러 필터 및 마이크로렌즈를 포함한다.
상기 실링 링은 실링층 및 접합층이 적층되어 형성된다.
상기 접합층은 상기 실링층보다 융점이 낮은 저융점 물질층이 상기 실링층과 반응하여 형성되며, 금속간 화합물이다.
상기 실링층은 구리, Au, Sn, SnAg, SnAgCu, Ag, Ni중 적어도 어느 하나를 이용한다.
상기 저융점 물질층은 Sn, SnAg, Ti/In/Au, Bi, In중 적어도 어느 하나를 이용한다.
상기 실링층 및 저융점 물질층은 각각 구리와 Sn, 구리와 SnAg, Au와 Ti/In/Au의 적층 구조, Sn과 Bi, SnAg와 Bi, SnAgCu와 Bi, Ag와 In, Ni와 Sn의 어느 하나를 이용한다.
상기 접합층은 CuSn, CuSnAg, AuIn, SnBi, Sn,AgBi, SnAgCuBi, AgIn, NiSn의 어느 하나로 형성된다.
상기 실링 링 외측에 형성되며, 상기 패시베이션층과 접촉하여 형성된 조인트를 더 포함한다.
상기 실링 링 내측에 형성되며, 상기 폴리머층과 양 측면이 접촉하고 밑면이 상기 패시베이션층과 접촉하여 형성된 조인트를 더 포함한다.
상기 실링 링 외측에 형성된 수지 실링을 더 포함한다.
본 발명의 다른 양태에 따른 전자 소자 패키지의 제조 방법은 기판 상에 패시베이션층 및 폴리머층이 적층된 전자 소자가 제공되는 단계; 상기 폴리머층의 일부를 제거하는 단계; 상기 폴리머층이 제거된 전자 소자 또는 상기 폴리머층이 제거된 영역에 대응되는 영역의 기판 어셈블리의 어느 하나 상에 실링층 및 저융점 물질층을 적층 형성하는 단계; 상기 실링층 및 저융점 물질층이 형성되지 않은 상기 전자 소자 또는 기판 어셈블리의 어느 하나 상에 실링 링 패드를 형성하는 단계; 상기 저융점 물질층과 상기 실링 링 패드가 대응되도록 상기 전자 소자 및 기판 어셈블리를 접촉시키는 단계; 및 상기 저융점 물질층을 용융시켜 상기 실링층 및 실링 링 패드와 반응시켜 접합층을 형성하는 단계를 포함한다.
상기 폴리머층은 폐루프 형상으로 제거한다.
상기 실링층 및 저융점 물질층은 상기 전자 소자 상에 형성되며, 상기 실링층 및 저융점 물질층과 이격되어 조인트를 형성한다.
상기 조인트는 상기 실링층 및 저융점 물질층과 동일 물질로 동시에 형성된다.
상기 접합층은 상기 저융점 물질층과 다른 금속간 화합물을 형성하도록 열처리하여 형성한다.
본 발명의 실시 예들에 의한 전자 소자 패키지는 실링층과 접합층이 적층되어 실링 링이 형성되고, 접합층이 실링층과 기판 어셈블리 상의 실링 링 패드를 견고하게 접합함으로써 전자 소자 칩과 기판 어셈블리를 견고하게 접합하게 된다. 여기서, 접합층은 실링층 및 실링 링 패드보다 융점이 낮은 저융점 물질을 이용하고, 저융점 물질이 용융되면서 실링층 및 실링 링 패드와 반응하여 형성된다. 따라서, 접합층은 저융점 물질층보다 융점이 높아지고, 융점이 높은 실링층 및 접합층은 이후 서브마운트 등의 고온 공정에서 용융되지 않기 때문에 실링 링에 터짐 등의 불량이 발생되지 않게 된다. 이에 따라 실링 링을 폐루프 형상으로 제작할 수 있고, 외부로부터 먼지, 수분 등의 이물질의 유입을 거의 완전히 차단할 수 있다.
또한, 실링 링이 형성되는 영역의 마이크로렌즈 및 컬러 필터 등의 폴리머층을 일부 제거하고 실링 링을 패시베이션층과 접촉하도록 형성한다. 따라서, 패시베이션층과 폴리머층의 사이를 통한 수분 또는 이물질의 유입을 방지할 수 있다. 그리고, 실링 링과 플립칩 조인트를 모두 패시베이션 상에 형성함으로써 실링 링과 플립칩 조인트의 높이를 균일하게 형성할 수 있다. 따라서, 실링 링과 플립칩 조인트를 동시에 형성할 때 플립칩 조인트가 투명 기판과 완전하게 접촉할 수 있도록 함으로써 플립칩 조인트의 접촉 불량에 의한 전기적인 문제를 해결할 수 있다.
뿐만 아니라, 전자 소자와 기판 어셈블리를 견고하게 결합시킬 수 있어 전자 소자 칩의 특성 및 수명을 연장시킬 수 있고, 일반적인 제조 공정을 이용할 수 있어 생산성을 향상시킬 수 있다. 또한, 포토 센서 패키지 뿐만 아니라 전자 칩과 기판 어셈블리를 결합하고 보호 영역을 실링 링으로 둘러싸도록 하는 다양한 전자 소자 패키지에도 이용할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 포토 센서 패키지의 개략 평면도.
도 2는 도 1의 A-A' 라인을 따라 절취한 상태의 단면도.
도 3은 본 발명의 일 실시 예에 따른 포토 센서 패키지의 제조 방법을 설명하기 위한 공정 순서도.
도 4(a) 내지 도 4(f)는 도 3의 공정 순서에 따른 공정 단면도.
도 5(a) 및 도 5(b)는 종래의 SnAg를 이용한 실링 링 및 터짐이 발생된 상태의 단면 사진.
도 6은 본 발명의 일 실시 예에 따른 구리와 SnAg를 이용한 실링 링의 단면 사진.
도 7은 본 발명의 다른 실시 예들에 따른 포토 센서 패키지의 단면도.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 확대하여 표현하였으며 도면상에서 동일 부호는 동일한 요소를 지칭하도록 하였다. 또한, 층, 막, 영역 등의 부분이 다른 부분 “상부에” 또는 “상에” 있다고 표현되는 경우는 각 부분이 다른 부분의 “바로 상부” 또는 “바로 위에” 있는 경우뿐만 아니라 각 부분과 다른 부분의 사이에 또 다른 부분이 있는 경우도 포함한다.
도 1은 본 발명의 일 실시 예에 따른 포토 센서 패키지를 개략적으로 도시한 평면도이고, 도 2는 도 1의 A-A' 라인을 따라 절취한 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시 예에 따른 포토 센서 패키지는 이미지를 센싱하는 포토 센서 칩(100)과, 포토 센서 칩(100)과 대향 배치되어 포토 센서 칩(100)과 전기적으로 연결된 기판 어셈블리(200)와, 포토 센서 칩(100)과 기판 어셈블리(200)를 전기적으로 연결하기 위한 연결부(300)와, 포토 센서 칩(100)의 픽셀 영역(110)으로의 이물질 유입을 방지하기 위한 실링 링(400)을 포함한다.
포토 센서 칩(100)은 중앙부에 마련되어 이미지를 센싱하는 픽셀 영역(110)과, 주변부에 마련되어 픽셀 영역(110)에서 촬영한 영상의 전기 신호를 송신하거나, 기타 다른 신호를 송수신하거나, 전력을 공급하기 위한 단자부(미도시)를 포함한다. 픽셀 영역(110)에는 예를들어 빛을 전기 신호로 변환하는 복수의 광전 변환층(미도시)과, 광전 변환층 상에 마련된 패시베이션층(122)과, 패시베이션층(122) 상에 형성된 폴리머층(124)이 적층되어 구성될 수 있다. 광전 변환층(미도시)은 반도체 기판 상에 형성된 포토 다이오드(photo diode), 포토 트랜지스터(photo transistor), 포토 게이트(photo gate), 핀드 포토 다이오드(Pinned Photo Diode; PPD) 및 이들의 조합으로 구성될 수 있다. 또한, 광전 변환층 상에는 복수 층이 형성될 수 있는데, 적어도 한 층의 금속 배선 및 적어도 한 층의 층간 절연막이 형성될 수 있다. 패시베이션층(122)은 광전 변환층 및 상기 구조물 상에 형성되며, 광전 변환층 또는 금속 배선 등의 구조물을 외부로부터 침투되는 습기 등으로부터 보호하기 위해 형성한다. 또한, 패시베이션층(122)은 픽셀 영역(110) 뿐만 아니라 단자부를 포함하는 주변 영역에도 형성될 수 있다. 즉, 패시베이션층(122)은 포토 센서 칩(100)의 일면의 전체 상에 형성된다. 이러한 패시베이션층(122)은 실리콘 옥사이드(SiO2), TEOS, 실리콘 나이트라이드(SiN), 실리콘 카바이드(SiC), 실리콘 옥시나이트라이드(SiON), 다이아몬드 혼합물의 어느 하나 또는 이들의 혼합물로 형성할 수 있다. 또한, 패시베이션층(122)은 상기 물질의 적어도 둘 이상을 적층하여 형성할 수 있다. 물론, 패시베이션층(122)은 상기 언급된 물질 이외에 소자의 특성에 따라 하부 구조를 보호하는 역할을 수행할 수 있는 다양한 물질을 이용할 수 있다. 한편, 폴리머층(124)은 컬러 필터 및 마이크로렌즈를 포함하는데, 컬러 필터는 패시베이션층(122) 상에 형성되며, 색을 구분하는 적색, 녹색 및 청색을 포함하여 형성된다. 그리고, 마이크로렌즈는 컬러 필터 상에 마련되어 빛을 광전 변환층에 집중시켜 감도를 향상시키기 위해 형성된다. 이러한 컬러 필터 및 마이크로렌즈는 포토 센서 칩(100)의 픽셀 영역(110)에 형성된다. 폴리머층(124)의 소정 영역 상에는 실링 링(400)이 형성되는데, 본 발명의 실시 예에 따른 포토 센서 칩(100)은 실링 링(400)이 형성되는 영역의 폴리머층(124)이 제거된다. 즉, 실링 링(400)의 형상, 예를들어 폐루프 형상을 따라 폴리머층(124)이 제거되어 그 하부의 패시베이션층(122)이 노출되고, 패시베이션층(122)에 접하여 실링 링(400)이 형성된다. 따라서, 실링 링(400)과 연결부(300), 특히 조인트(310)를 동시에 형성할 때 실링 링(400)과 조인트(310)의 높이를 동일하게 할 수 있다. 이로 인해 종래의 조인트(310)가 패시베이션층(122) 상에 형성되고 실링 링(400)이 폴리머층(124) 상에 형성되어 높이 차에 따른 조인트(310)의 접촉 불량을 해소할 수 있다. 한편, 컬러 필터와 마이크로렌즈 사이에 평탄화막이 형성될 수 있다. 평탄화막은 광전 변환층에 대응되는 영역에 컬러 필터가 형성되고, 이로 인해 발생될 수 있는 단차를 제거하기 위해 형성할 수 있다. 물론, 평탄화막이 형성되는 경우에도 실링 링(400)이 형성될 영역에는 평탄화막도 함께 제거되어 패시베이션층(122)이 노출되도록 한다.
기판 어셈블리(200)는 투명 기판(210)과, 포토 센서 칩(100)이 실장되는 투명 기판(210)의 일면 상에 선택적으로 형성된 금속 배선(220)과, 금속 배선(220) 상에 형성되어 금속 배선(220)을 절연하는 절연층(230)을 포함한다. 투명 기판(210)은 유리, 플라스틱 등의 투명 물질로 제작되고, 소정 두께의 판 형상으로 제작될 수 있다. 또한, 금속 배선(220)이 형성된 투명 기판(210)의 일면 또는 금속 배선(220)이 형성되지 않은 투명 기판(210)의 타면에는 원하는 빛의 파장 대역에서 빛의 감도를 개선하거나 필터링을 위한 광학 물질이 코팅될 수 있다. 예를들어 빛이 입사되는 투명 기판(210)의 타면 상에 특정 파장대의 빛을 통과 또는 차단시키기 위한 IR 컷오프 필터(미도시)가 코팅되거나, IR 컷오프 필름(미도시)이 부착될 수도 있다. 금속 배선(220)은 투명 기판(210) 일면 상의 픽셀 영역(110)과 대응되는 영역의 외측에 형성된다. 금속 배선(220)은 인쇄 공정을 이용하여 패턴화되어 형성될 수도 있고, 금속 물질을 증착한 후 사진 및 식각 공정으로 패터닝할 수도 있다. 또한, 금속 배선(220) 상에는 금속 배선(220)의 소정 영역을 노출시키도록 절연층(230)이 형성된다. 즉, 절연층(230)에 의해 포토 센서 칩(100) 및 인쇄 회로 기판(미도시)과 연결되는 금속 배선(220)의 일부 영역이 노출된다. 이러한 절연층(230) 또한 인쇄 공정으로 패턴화되어 형성될 수 있고, 절연 물질을 증착한 후 사진 및 식각 공정을 패터닝할 수도 있다.
연결부(300)는 포토 센서 칩(100)과 기판 어셈블리(200)를 전기적으로 연결하기 위한 복수의 조인트(310)와, 기판 어셈블리(200)와 인쇄 회로 기판(미도시)을 전기적으로 연결하기 위한 복수의 솔더 볼(320)을 포함한다. 복수의 조인트(310)는 실링 링(400) 외측의 기판 어셈블리(200)와 포토 센서 칩(100) 사이에 마련된다. 조인트(310)는 포토 센서 칩(100) 상의 소정 영역에 형성될 수 있는데, 픽셀 영역(110)의 외측, 즉 폴리머층(124)이 형성되지 않은 패시베이션층(122) 상에 형성될 수 있다. 한편, 조인트(320)는 실링 링(400)의 내측으로 형성될 수도 있는데, 이 경우 조인트(320)가 형성될 영역의 폴리머층(124)이 제거되어 조인트(320)가 패시베이션층(122) 상에 형성될 수 있다. 또한, 조인트(310)는 도전층(312)과 접합층(314)이 적층되어 형성될 수 있다. 이러한 조인트(310)는 후술할 실링 링(400)과 동일 물질 및 구조로 형성될 수 있다. 조인트(310)의 도전층(312)은 구리 등의 도전성 물질을 이용하여 형성할 수 있고, 접합층(314)은 도전층(312) 및 기판 어셈블리(200)의 금속 배선(220)보다 융점이 낮은 SnAg 등을 저융점 물질이 도전층(312) 및 금속 배선(220)과 반응하여 형성될 수 있다. 즉, 접합층(314)은 소정 온도, 즉 저융점 물질층의 융점 이상의 온도에서 저융점 물질층이 용융되어 액상으로 되고 용융된 상태에서 도전층(312) 및 기판 어셈블리(200)의 금속 배선(220)과 반응하여 형성되는데, 예를들어 SnAg의 저융점 물질층이 지지층(312) 및 금속 배선(220)으로 이용되는 구리와 반응하여 CuSnAg의 접합층(314)을 형성할 수 있다. 한편, 복수의 솔더 볼(320)은 포토 센서 칩(100) 외곽의 기판 어셈블리(200)의 금속 배선(220) 상에 융착되어 기판 어셈블리(200)와 인쇄 회로 기판을 전기적으로 연결한다. 여기서, 복수의 솔더 볼(320)은 예를들어 사각형의 투명 기판(210) 외곽을 따라 등간격으로 형성된다. 또한, 솔더 볼(320)의 적어도 하나가 제거되고, 그 자리에 적어도 하나의 수동 소자(미도시)가 실장될 수 있다. 수동 소자는 디커플링 캐패시터, 인덕터, 저항, 바리스터, 필터 등의 적어도 하나를 포함하며, 포토 센서 칩(100)과 인쇄 회로 기판 사이에 전달되는 신호의 노이즈를 제거하는 등의 역할을 한다.
실링 링(400)은 포토 센서 칩(100)의 픽셀 영역(110)을 포함한 실링 영역을 둘러싸도록 포토 센서 칩(100)과 기판 어셈블리(200) 사이에 마련된다. 실링 링(400)은 포토 센서 칩(100) 상에 형성되어 기판 어셈블리(200)와 접합될 수 있는데, 픽셀 영역(110)의 폴리머층(124)이 제거된 영역에 형성된다. 즉, 실링 링(400)은 폴리머층(124)이 제거되어 노출된 패시베이션층(122) 상에 형성된다. 이러한 실링 링(400)은 기판 어셈블리(200)와 포토 센서 칩(100) 사이의 실링 영역 내의 공간으로 이물질이 유입되는 것을 방지한다. 실링 링(400)은 포토 센서 칩(100) 상에 형성된 실링층(410)과, 실링층(410) 상에 형성된 접합층(420)을 포함한다. 또한, 투명 기판(210)의 소정 영역에 형성되며 접합층(420)과 접합되는 실링 링 패드(430)를 더 포함할 수 있다. 이러한 본 발명에 따른 실링 링(400)은 픽셀 영역(110)을 둘러싸는 폐루프(closed loop) 형상일 수 있다. 즉, 투명 기판(210), 포토 센서 칩(100) 및 실링 링(400)이 결합되는 내부에 외부와 차단되고 밀봉되는 공간이 형성되고, 이 공간 내에 픽셀 영역(110)이 위치하게 된다. 이때, 실링층(410)이 픽셀 영역(110)을 둘러싸도록 폐루프 형상으로 형성되고, 그 상에 접합층(420)이 형성될 수 있다. 한편, 실링 링 패드(430)는 그 상에 절연층(230)이 형성되고, 절연층(230)에 의해 실링 링 패드(430)의 일부분이 노출될 수도 있다. 이러한 실링 링 패드(430)는 기판 어셈블리(200)의 금속 배선(220)과 동일 물질을 이용하여 동일 공정으로 형성될 수 있다. 이때, 실링 링 패드(430)는 금속 배선(220)과 이격되어 형성된다. 또한, 실링층(410)이 투명 기판(210) 상에 형성될 수 있으며, 이 경우 실링 링 패드(430)는 포토 센서 칩(100) 상에 형성될 수 있다. 한편, 실링층(410) 및 실링 링 패드(430)는 구리 등의 금속 물질을 이용하여 형성할 수 있다. 접합층(420)은 실링층(410) 및 실링 링 패드(430)보다 융점이 낮은 저융점 물질층을 형성하고, 저융점 물질층과 실링층(410) 및 실링 링 패드(430)를 반응시켜 형성할 수 있다. 예를들어 실링층(410)은 구리, Au, Sn, SnAg, CuSnAg, Ag, Bi의 적어도 어느 하나 또는 그 합금을 이용할 수 있고, 실링층(410)보다 융점이 낮은 저융점 물질층은 Sn, SnAg, Ti/In/Au의 적층 구조, Bi, In의 적어도 어느 하나 또는 그 합금을 선택하여 이용할 수 있다. 즉, 저융점 물질층은 실링층(410)보다 융점이 낮은 물질을 이용할 수 있고, 저융점 물질층으로 이용할 수 있는 물질을 실링층(410)으로 이용할 수 있으나, 이 경우 실링층(410)보다 더 낮은 융점을 갖는 물질을 저융점 물질층으로 이용해야 한다. 예를들어, 실링층(410) 및 저융점 물질층으로 구리와 Sn, 구리와 SnAg, Au와 Ti/In/Au의 적층 구조, Sn과 Bi, SnAg와 Bi, CuSnAg와 Bi, Ag와 In, Ni와 Sn을 각각 이용할 수 있다. 이러한 저융점 물질층은 소정 온도에서 용융되어 실링 링 패드(430) 및 실링층(410)과 반응하여 접합층(420)을 형성하게 된다. 즉, 저융점 물질층은 그 융점 이상의 온도에서 용융되어 액상으로 전화되며, 이러한 저융점 물질층 내의 원소가 실링 링 패드(430) 및 실링층(410)의 원소와 반응하여 접합층(420)을 형성하게 된다. 즉, 접합층(420)은 실링층(410), 실링 링 패드(430) 및 저융점 물질층과는 물리화학적 성질이 다른 일정 조성비의 금속간 화합물(intermetallic compound)로 생성되고, 이러한 접합층(420)은 저융점 물질층보다 높은 융점을 가진다. 예를들어 실링층(410) 및 실링 링 패드(430)로 구리를 이용하고, 저융점 물질로 SnAg를 이용하면, SnAg가 용융되면서 상측 및 하측의 구리와 반응하고, 이에 따라 CuSnAg의 접합층(420)이 형성된다. 접합층(420)이 형성되면서 고체 상태가 되고, 이에 따라 실링층(410)과 실링 링 패드(430)를 접합층(420)에 의해 견고하게 접합하게 된다. 따라서, 포토 센서 칩(100)과 기판 어셈블리(200)가 결합된다. 이렇게 형성된 접합층(420)은 저융점 물질층보다 높은 융점을 갖게 되는데, 예를들어 CuSnAg는 400∼500℃의 융점을 갖게 되고, 이는 이후 230℃ 정도의 리플로우 공정에서도 용융되지 않아 압력에 의한 터짐 등의 불량이 발생하지 않게 된다. 한편, 접합층(420)은 저융점 물질층과 이와 반응하는 실링 링 패드(430) 및 실링층(410)의 구성 원소에 따라 다양한 물질로 형성되는데, 예를들어 CuSn, CuSnAg, AuIn, SnBi, Sn,AgBi, CuSnAgBi, AgIn, NiSn가 형성될 수 있다. 한편, 실링층(410)은 포토 센서 칩(100)과 기판 어셈블리(200) 사이의 간격에 따라 그 두께가 조절될 수 있는데, 예를들어 6㎛∼100㎛의 두께로 형성될 수 있고, 바람직하게는 30㎛의 두께로 형성될 수 있다. 또한, 저융점 물질층은 2㎛∼12㎛의 두께로 형성할 수 있는데, 바람직하게는 8㎛의 두께로 형성할 수 있다. 그런데, 저융점 물질층은 완전하게 접합층(420)으로 변화될 수 있는 두께로 형성하는 것이 바람직하다. 즉, 저융점 물질층의 모두가 새로운 특성을 가지는 금속간 화합물의 접합층(430)으로 변환될 수 있는 두께로 형성한다. 따라서, 저융점 물질층의 두께는 상기 범위에 국한되지 않고, 저융점 물질층이 실링층(410) 및 실링 링 패드(430)와 완전하게 반응하여 저융점 물질층이 모두 접합층(420)으로 변화될 수 있는 두께로 형성하는 것이 바람직하다. 이때, 저융점 물질층의 두께가 너무 얇을 경우 접합층(420)이 얇게 형성되어 기판 어셈블리(200)와의 접착성이 불량해지게 된다. 또한, 저융점 물질층의 두께가 너무 두꺼울 경우 저융점 물질층이 완전하게 접합층(420)으로 변화되지 않을 수 있는데, 저융점 물질층이 접합층(420)으로 완전하게 변화되지 않으면 잔류하는 저융점 물질층이 이후 서브마운트 공정 등의 고온 공정에서 다시 용융되어 액상으로 되고, 이때 내부의 증가되는 압력에 의해 액상의 저융점 물질층에 터짐 현상이 발생될 수 있다. 즉, 저융점 물질층은 용융 온도를 더 높이거나 용융 시간을 증가시키더라도 모두 용융되지 않고, 일정 두께 이상에서는 용융되지 않는 부분이 잔류하여 접합층(420)이 형성되지 않을 수 있고, 이 부분이 이후 공정에서 불량 발생의 원인이 될 수 있다. 따라서, 저융점 물질층은 포토 센서 칩(100)과 기판 어셈블리(200) 사이를 견고하게 접착할 수 있고, 접합층(420)으로 거의 모두 변화될 수 있는 두께로 형성하는 것이 바람직하다.
한편, 인쇄 회로 기판(미도시)은 접속 패드에 의해 솔더 볼(320)과 연결될 수 있으며, 회로 패턴이 인쇄되어 있어 외부로부터의 구동 전압 및 전류를 기판 어셈블리(200)를 통해 포토 센서 칩(100)에 공급한다. 인쇄 회로 기판은 단층 또는 다층의 인쇄 회로 기판, 금속 인쇄 회로 기판, 가요성 인쇄 회로 기판 등 외부로부터 구동 전압 및 전류를 포토 센서 칩(100)에 공급할 수 있는 다양한 형태가 가능하다.
상기한 바와 같이 본 발명의 일 실시 예에 의한 포토 센서 패키지는 실링 링(400)이 픽셀 영역(110)의 폴리머층(124)이 일부 제거된 영역 상에 형성되기 때문에 조인트(310)와 동일 높이로 형성할 수 있다. 따라서, 조인트(310)와 실링 링(400)을 동시에 형성할 때 조인트(310)가 기판 어셈블리(200)와 접촉되지 않아 발생되는 전기적 문제가 발생되지 않는다.
또한, 실링층(410)과 접합층(420)이 적층되어 실링 링(400)이 형성되고, 접합층(420)이 실링층(410)과 투명 기판(210) 상의 실링 링 패드(430)를 견고하게 접합함으로써 포토 센서 칩(100)과 기판 어셈블리(200)를 견고하게 접합하게 된다. 여기서, 접합층(420)은 실링층(410) 및 실링 링 패드(430)보다 융점이 낮은 저융점 물질을 이용하고, 저융점 물질이 용융되면서 실링층(410) 및 실링 링 패드(430)와 반응하여 형성된다. 따라서, 융점이 높은 실링층(410)은 이후 서브마운트 등의 고온 공정에서 용융되지 않기 때문에 실링 링(400)에 터짐 등의 불량이 발생되지 않게 된다. 이에 따라 실링 링(400)을 폐루프 형상으로 제작할 수 있고, 외부로부터 먼지, 수분 등의 이물질의 유입을 완전히 차단할 수 있다.
상기와 같은 본 발명의 일 실시 예에 따른 포토 센서 패키지의 제조 방법은 도 3에 도시된 바와 같이 포토 센서 칩 상의 폴리머층의 일부를 제거하는 단계(S110)와, 포토 센서 칩 및 기판 어셈블리의 어느 하나 상에 폐루프 형상으로 실링층 및 저융점 물질층을 형성하는 단계(S120)와, 이와 대응하는 영역의 포토 센서 칩 및 기판 어셈블리의 어느 하나 상에 실링 링 패드를 형성하는 단계(S130)와, 포토 센서 칩과 기판 어셈블리를 저융점 물질층이 실링 링 패드가 맞닿도록 하는 단계(S140)와, 저융점 물질층의 융점 이상으로 가열하여 저융점 물질층을 용융시켜 저융점 물질층과 실링층 및 실링 링 패드가 반응하여 접합층이 형성되도록 하는 단계(S150)를 포함한다. 이러한 본 발명의 일 실시 예에 따른 포토 센서 패키지의 제조 방법을 도 4(a) 내지 도 4(f)를 이용하여 보다 상세히 설명하면 다음과 같다.
도 4(a) 내지 도 4(f)는 본 발명의 일 실시 예에 따른 포토 센서 패키지의 제조 방법을 설명하기 위해 순서적으로 도시한 단면도이다.
도 4(a)를 참조하면, 복수의 포토 센서 칩(100)을 포함하는 포토 센서 웨이퍼(10)가 제공된다. 복수의 포토 센서 칩(100) 각각은 중앙부에 이미지를 센싱하는 픽셀 영역이 마련되고, 픽셀 영역 주변부에 단자부가 마련된다. 또한, 픽셀 영역에는 예를들어 빛을 전기 신호로 변환하는 복수의 포토 다이오드 등을 포함하는 광전 변환층 및 적어도 일층의 금속 배선층이 형성되고, 광전 변환층을 포함한 전체 상에 패시베이션층(122)이 형성된다. 또한, 패시베이션층(122) 상에는 컬러 필터 및 마이크로렌즈 등의 폴리머층(124)이 형성된다. 이때, 폴리머층(124)은 광전 변환층이 형성된 영역, 즉 픽셀 영역(110)에만 형성될 수 있다. 이러한 포토 센서 칩(100)의 폴리머층(124)의 일부를 제거한다. 이때, 폴리머층(124)이 제거되는 영역은 실링 링(400)이 형성될 영역으로, 폴리머층(124)은 실링 링(400)의 형상을 따라 제거되는데, 예를들어 폐루프 형상으로 제거될 수 있다.
도 4(b)를 참조하면, 복수의 포토 센서 칩(100)을 포함하는 포토 센서 웨이퍼(10) 상에 도전층(312)과 실링층(410)을 형성하고, 도전층(312) 및 실링층(410) 상에 각각 저융점 물질층(314a 및 420a)을 형성한다. 여기서, 도전층(312) 및 저융점 물질층(314a)은 조인트를 형성하기 위한 것이고, 실링층(410) 및 저융점 물질층(420a)은 실링 링을 형성하기 위한 것이다. 또한, 도전층(312) 및 실링층(410)은 소정 간격 이격되도록 형성할 수 있고, 실링층(410)은 폐루프 형상으로 형성할 수 있다. 즉, 실링층(410)은 포토 센서 칩(100)의 폴리머층(124)이 제거된 영역을 따라 형성될 수 있고, 도전층(312)은 폴리머층(124)이 형성되지 않은 픽셀 영역(110) 외측의 패시베이션층(122) 상에 형성될 수 있다. 따라서, 실링층(410)과 도전층(312)은 동일 높이로 형성된다. 저융점 물질층(314a 및 420a)은 도전층(312) 및 실링층(410)보다 상대적으로 융점이 낮은 물질을 이용한다. 예를들어, 도전층(312) 및 실링층(410)으로는 구리, Au, Sn, SnAg, CuSnAg, Ag, Ni 등을 이용할 수 있으며, 저융점 물질층(314a 및 420a)로는 Sn, SnAg, Ti/In/Au의 적층 구조, Bi, In 등을 이용할 수 있다. 그러나, 도전층(312) 및 실링층(410)으로 이용할 수 있는 물질을 저융점 물질층(314a 및 420a)으로 이용할 수 있으나, 융점이 낮은 물질을 도전층(312) 및 실링층(410)으로 이용하는 경우 저융점 물질층(314a 및 420a)은 이보다 더 낮은 융점을 갖는 물질을 이용해야 한다. 예를들어 도전층(312) 및 실링층(410)과 저융점 물질층(314a 및 420a)로서 구리와 Sn, 구리와 SnAg, Au와 Ti/In/Au의 적층 구조, Sn과 Bi, SnAg와 Bi, SnAgCu와 Bi, Ag와 In, Ni와 Sn을 각각 적층하여 이용할 수 있다. 한편, 도전층(312) 및 실링층(410)과 저융점 물질층(314a 및420a)은 전기도금 또는 프린팅(printing) 방법을 이용하여 형성할 수 있으며, 포토 센서 웨이퍼(10)와 도전층(312) 및 실링층(410)의 결합력을 향상시키기 위해 접착층을 포토 센서 웨이퍼(10) 상에 형성할 수 있으며, 전기도금의 경우 접착층 상에 시드(seed)층을 형성하여 도전층(312) 및 실링층(410)의 도금을 원활하게 할 수 있다.
한편, 포토 센서 웨이퍼(10)와는 별도의 공정으로 투명 웨이퍼(20)에 대한 처리가 진행되는데, 도 4(c)를 참조하여 설명하면 다음과 같다. 이때, 대면적의 웨이퍼(20)를 이용하여 많은 단위 기판(210)을 동시에 제작하는 배치 프로세스를 적용할 수 있다. 본 발명에 이용되는 투명 웨이퍼(20)는 투과율, 열안정성, 기계적 내구성, 화학적 안정성 등을 구비하는 것을 이용하는데, 일반 가시광선 대역을 센싱하는 포토 센서의 경우 일반 광학용 유리가 이들을 대체로 잘 충족시키면서 저가격으로 대량 공급이 가능한 소재이다. 또한, 투명 웨이퍼(20)는 일면 및 타면의 적어도 하나의 상에 광학층이 형성될 수 있다. 예를들어 특정 파장대의 빛을 통과 또는 차단시키기 위한 IR 컷오프 필터(미도시)가 코팅되거나, IR 컷오프 필름(미도시)이 형성될 수 있고, 가시광선 대역에서 투과율을 증대시키기 위한 반사방지(anti-reflection) 코팅층이 형성될 수 있다. 이러한 투명 웨이퍼(20) 상에 적어도 하나의 금속 배선(220)과 적어도 하나의 절연층(230)을 형성한다. 또한, 금속 배선(220)과 이격되도록 실링 링 패드(430)를 형성할 수 있다. 즉, 금속 배선(220) 및 실링 링 패드(430)는 투명 웨이퍼(20)의 일면 상에 형성되고, 절연층(230)은 금속 배선(220) 및 실링 링 패드(430)의 적어도 일부를 덮도록 투명 웨이퍼(20) 상에 형성되는데, 금속 배선(220) 및 실링 링 패드(430)의 적어도 일부가 노출되도록 형성된다. 금속 배선(220) 및 절연층(230)이 형성됨으로써 전기적인 입출력 접촉 단자 및 이 단자들을 전기적으로 연결하는 전기 배선이 형성된다. 금속 배선(220) 및 실링 링 패드(430)은 동일 물질 및 동일 공정으로 동시에 형성될 수 있다. 예를들어 스퍼터링에 의해 금속층을 투명 기판(210)의 일면 상에 증착한 후 사진 및 식각 공정으로 금속층을 패터닝하거나, 전기 도금에 의해 패턴화하여 금속층을 형성하여 금속 배선(220) 및 실링 링 패드(430)를 형성할 수 있다. 또한, 절연층(230)은 실리콘 산화막 또는 실리콘 질화막 등의 절연 물질을 이용하여 형성할 수 있으며, 이들 절연 물질을 증착한 후 사진 및 식각 공정으로 패터닝할 수 있다. 절연층(230)은 금속 배선(220) 및 실링 링 패드(430)의 적어도 일부를 노출하도록 형성된다. 여기서, 실링 링 패드(430)는 포토 센서 웨이퍼(10) 상에 형성된 실링층(410) 및 저융점 물질층(420a)에 대응되는 영역에 형성되며, 폐루프 형상으로 형성될 수 있다. 한편, 포토 센서 패키지와 인쇄 회로 기판을 연결하기 위한 단자로 투명 기판(210) 상에 솔더 볼(320)을 형성할 수 있다. 이를 위해 프린팅이나 기타 유사한 방법으로 플럭스를 투명 웨이퍼(20) 외곽의 예를들어 금속 배선(220) 상에 도포하고, 볼 형태를 가지는 솔더, 즉 솔더 볼(320)를 플럭스 상에 붙인 후 솔더 리플로우를 함으로써 형성할 수 있다. 물론 솔더 리플로우 후에는 세정 공정을 통해 플럭스 잔류물을 제거한다.
이상의 공정들을 통해 포토 센서 웨이퍼(10)와 투명 웨이퍼(20)의 공정이 완료되었다. 이어서, 도 4(d)에 도시된 바와 같이, 포토 센서 웨이퍼(10)를 다이싱 라인을 따라 다이싱(dicing)하여 각각의 포토 센서 칩(100)을 분리시킨다. 이어서, 플립 칩 마운팅(mounting) 장비를 이용하여 포토 센서 칩(100)의 양품만을 투명 웨이퍼(20) 상의 각각의 단위 투명 기판(210)에 위치시킨다. 즉, 포토 센서 칩(100)의 실링층(410) 및 저융점 물질층(420a)이 단위 투명 기판(210)의 실링 링 패드(430)과 대응되도록 포토 센서 칩(100)을 투명 웨이퍼(20) 상에 위치시킨다.
도 4(e)를 참조하면, 포토 센서 칩(100)이 올려진 투명 웨이퍼(20)을 저융점 물질층(314a 및 420a)의 융점 이상의 온도를 가지는 리플로우 오븐을 통과시킨다. 이렇게 하면 저융점 물질층(314a 및 420a)이 용융되어 액상으로 되고, 저융점 물질층(314a 및 420a) 각각의 원소가 도전층(312)과 금속 배선(220)의 원소와 반응하고 실링층(410)과 실링 링 패드(430)와 반응하여 접합층(314 및 420)이 형성된다. 실링층(410) 및 저융점 물질층(420a)으로 구리와 Sn, 구리와 SnAg, Au와 Ti/In/Au의 적층 구조, Sn과 Bi, SnAg와 Bi, CuSnAg와 Bi, Ag와 In, Ni와 Sn을 각각 이용하여 CuSn, CuSnAg, AuIn, SnBi, Sn,AgBi, CuSnAgBi, AgIn, NiSn의 접착층(420)을 형성할 수 있다. 따라서, 도전층(312) 및 접합층(314)로 이루어진 플립칩 솔더 범프(310)와 실링층(410) 및 접착층(420)으로 이루어진 실링 링(400)이 형성된다.
도 4(f)를 참조하면, 투명 웨이퍼(20)를 다이싱하여 각각의 단위 패키지로 분리하여 본 발명의 일 실시 예에 따른 포토 센서 패키지를 완성한다.
도 5(a) 및 도 5(b)는 종래의 SnAg를 이용하여 폐루프 형상의 실링 링을 형성하여 터짐 등의 불량이 발생된 상태의 평면 사진 및 단면 사진이다. 즉, SnAg를 이용하여 폐루프 형상의 실링 링을 형성할 수 있으나, SnAg는 서브마운트 등의 고온 공정에서 액상으로 되어 공동 내부의 압력에 의해 일 부분에 터짐(A) 현상이 발생될 수 있다. 터짐 현상이 발생되면 실링 영역의 압력을 유지하지 못하고, 터짐 현상이 발생된 부분을 통해 외부로부터 이물질이 유입될 수 있어 픽셀 불량의 원인을 제공하게 된다.
이에 비해, 도 6은 본 발명의 일 실시 예에 따른 폴리머층을 제거한 영역 상에 실링층 및 실링 링 패드로 구리를 이용하고 저융점 물질층으로 SnAg를 이용하여 저융점 물질층과 실링층 및 실링 링 패드를 반응시켜 접합층으로 CuSn을 형성한 경우의 단면 사진이다. 즉, 유리 기판(210) 상에 구리를 이용하여 실링 링 패드(430)가 형성되고, 포토 센서 칩(100) 상에 구리를 이용한 실링층(410) 및 SnAg를 이용한 저융점 물질층이 형성된 후 저융점 물질층의 융점 이상의 온도에서 구리와 SnAg가 반응하여 CuSnAg의 접합층(420)을 형성하게 된다. 이때, CuSnAg 접합층은 400∼500℃의 융점을 갖기 때문에 후속 공정, 예를들어 230℃의 리플로우 공정에서 용융되지 않아 접합층에 터짐 등의 현상이 발생하지 않는다. 한편, 단면 사진에서 포토 센서 칩(100)과 실링층(410) 사이에는 컬러 필터 및 마이크로렌즈 등의 폴리머층이 제거되어 포토 센서 칩(100) 또는 패시베이션층이 형성될 수 있다.
도 7은 본 발명의 다른 실시 예들에 따른 포토 센서 패키지의 단면도로서, 조인트(320)와 실링 링(400) 사이 및 조인트(320) 외곽의 포토 센서 칩(100)과 기판 어셈블리(200) 사이에 수지 실링(340)을 형성한 포토 센서 패키지이다. 수지 실링(340)이 형성됨으로써 외부로부터의 오염을 방지할 수 있다.
한편, 상기 실시 예들은 실링 링(400)이 픽셀 영역(110)의 폴리머층(124)이 일부 제거된 영역에 형성되어 실링 링(400)이 폴리머층(124) 사이에 형성되는 것을 설명하였다. 즉, 실링 링(400)의 내측면 및 외측면이 폴리머층(124)과 접하여 형성되는 것으로 설명하였다. 그러나, 실링 링(400)은 픽셀 영역(110)측의 내측면만이 폴리머층(124)과 접하여 형성될 수 있다. 즉, 실링 링(400)은 픽셀 영역(110)의 외측에 내측면이 폴리머층(124)과 접하도록 형성될 수도 있다.
또한, 상기 실시 예들은 포토 센서 칩(100)과 기판 어셈블리(200)를 결합하는 포토 센서 패키지를 예시하여 설명하였으나, 포토 센서 패키지 이외에 다양한 전자 소자 패키지에 적용할 수 있다. 즉, MEMS(Micro Electro Mechanical Systems) 소자, 실리콘(Si) 베이스 소자, GaAs 베이스 소자, InP 베이스 소자 등 전자 소자 칩과 기판 어셈블리를 결합하고 이들 사이의 보호 영역을 실링하는 실링 링을 형성하는 다양한 전자 소자 패키지에 본 발명을 적용할 수 있다. 여기서, 실리콘 베이스 소자는 실리콘 기판 및 폴리실리콘을 이용하는 반도체 메모리 소자를 포함하고, GaAs 베이스 소자 및 InP 베이스 소자는 발광층 등으로 GaAs 및 InP 등을 이용하는 LED(Light Emitting Diode) 등의 발광 소자를 포함한다. 또한, 상기 실시 예들은 포토 센서 패키지를 예시하여 설명하고, 그에 따라 기판 어셈블리(200)는 투명 기판을 포함하는 것으로 설명하였다. 그러나, 본 발명이 전자 소자 패키지에도 적용할 수 있으며, 이 경우 기판 어셈블리(200)는 투명 기판 이외에 불투명 기판을 포함할 수 있다. 이러한 전자 소자 패키지의 기판 어셈블리(200)에 적용되는 기판으로는 Si, Ge, SiGe, GaP, GaAs, SiC, SiGeC, InAs 및 InP로 이루어지는 군에서 선택되는 하나 이상의 반도체 재료로 이루어질 수 있으며, 소정의 불순물이 도핑될 수 있다. 즉, 본 발명에 따른 기판 어셈블리(200)는 투명 기판 뿐만 아니라 반투명 또는 불투명 기판을 이용할 수 있고, 절연 기판 뿐만 아니라 반도체성 기판 또는 도전성 기판을 이용할 수도 있다. 물론, 도전성 기판을 이용하는 경우 도전성 기판 상에 절연 물질을 도포하는 것이 바람직하다.
이러한 본 발명의 기술적 사상은 상기 실시 예에 따라 구체적으로 기술되었으나, 상기 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지해야 한다. 또한, 본 발명의 기술분야에서 당업자는 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
100 : 포토 센서 칩 200 : 기판 어셈블리
300 : 연결부 400 : 실링 링
410 : 실링층 420 : 접합층
430 : 실링 링 패드

Claims (20)

  1. 소자층을 보호하기 위한 패시베이션층과 폴리머층이 형성된 전자 소자;
    상기 전자 소자와 대향하여 배치된 기판 어셈블리; 및
    상기 전자 소자와 기판 어셈블리 사이에 형성되며, 실링 영역을 둘러싸는 폐루프 형상으로 형성된 실링 링을 포함하며,
    상기 실링 링은 적어도 일 측면이 상기 폴리머층과 접하여 상기 패시베이션층 상에 형성되는 전자 소자 패키지.
  2. 제 1 항에 있어서, 상기 전자 소자는 포토 센서, MEMS 소자, 실리콘 베이스 소자, GaAs 베이스 소자, InP 베이스 소자를 포함하는 전자 소자 패키지.
  3. 제 2 항에 있어서, 상기 기판 어셈블리는 광에 대하여 투명, 반투명 또는 불투명 기판을 이용할 수 있고, 전기적으로 도전성, 반도체성 또는 절연성 기판을 포함하는 전자 소자 패키지.
  4. 제 1 항에 있어서, 상기 패시베이션층은 상기 전자 소자의 전체 영역에 형성되며, 상기 폴리머층은 상기 실링 영역의 상기 패시베이션층 상에 형성되는 전자 소자 패키지.
  5. 제 4 항에 있어서, 상기 패시베이션층은 실리콘 옥사이드(SiO2), TEOS, 실리콘 나이트라이드(SiN), 실리콘 카바이드(SiC), 실리콘 옥시나이트라이드(SiON), 다이아몬드 혼합물을 포함하는 어느 하나 또는 이들의 혼합물을 단일층 또는 적어도 둘 이상을 적층하여 형성되는 전자 소자 패키지.
  6. 제 4 항에 있어서, 상기 폴리머층은 컬러 필터 및 마이크로렌즈를 포함하는 전자 소자 패키지.
  7. 제 1 항에 있어서, 상기 실링 링은 실링층 및 접합층이 적층되어 형성된 전자 소자 패키지.
  8. 제 7 항에 있어서, 상기 접합층은 상기 실링층보다 융점이 낮은 저융점 물질층이 상기 실링층과 반응하여 형성되며, 금속간 화합물인 전자 소자 패키지.
  9. 제 8 항에 있어서, 상기 실링층은 구리, Au, Sn, SnAg, SnAgCu, Ag, Ni중 적어도 어느 하나를 이용하는 전자 소자 패키지.
  10. 제 8 항에 있어서, 상기 저융점 물질층은 Sn, SnAg, Ti/In/Au, Bi, In중 적어도 어느 하나를 이용하는 전자 소자 패키지.
  11. 제 8 항에 있어서, 상기 실링층 및 저융점 물질층은 각각 구리와 Sn, 구리와 SnAg, Au와 Ti/In/Au의 적층 구조, Sn과 Bi, SnAg와 Bi, SnAgCu와 Bi, Ag와 In, Ni와 Sn의 어느 하나를 이용하는 전자 소자 패키지.
  12. 제 11 항에 있어서, 상기 접합층은 CuSn, CuSnAg, AuIn, SnBi, Sn,AgBi, SnAgCuBi, AgIn, NiSn의 어느 하나로 형성되는 전자 소자 패키지.
  13. 제 1 항에 있어서, 상기 실링 링 외측에 형성되며, 상기 패시베이션층과 접촉하여 형성된 조인트를 더 포함하는 전자 소자 패키지.
  14. 제 1 항에 있어서, 상기 실링 링 내측에 형성되며, 상기 폴리머층과 양 측면이 접촉하고 밑면이 상기 패시베이션층과 접촉하여 형성된 조인트를 더 포함하는 전자 소자 패키지.
  15. 제 1 항에 있어서, 상기 실링 링 외측에 형성된 수지 실링을 더 포함하는 전자 소자 패키지.
  16. 기판 상에 패시베이션층 및 폴리머층이 적층된 전자 소자가 제공되는 단계;
    상기 폴리머층의 일부를 제거하는 단계;
    상기 폴리머층이 제거된 전자 소자 또는 상기 폴리머층이 제거된 영역에 대응되는 영역의 기판 어셈블리의 어느 하나 상에 실링층 및 저융점 물질층을 적층 형성하는 단계;
    상기 실링층 및 저융점 물질층이 형성되지 않은 상기 전자 소자 또는 기판 어셈블리의 어느 하나 상에 실링 링 패드를 형성하는 단계;
    상기 저융점 물질층과 상기 실링 링 패드가 대응되도록 상기 전자 소자 및 기판 어셈블리를 접촉시키는 단계; 및
    상기 저융점 물질층을 용융시켜 상기 실링층 및 실링 링 패드와 반응시켜 접합층을 형성하는 단계를 포함하는 전자 소자 패키지 제조 방법.
  17. 제 16 항에 있어서, 상기 폴리머층은 폐루프 형상으로 제거하는 전자 소자 패키지 제조 방법.
  18. 제 16 항에 있어서, 상기 실링층 및 저융점 물질층은 상기 전자 소자 상에 형성되며, 상기 실링층 및 저융점 물질층과 이격되어 상기 패시베이션층 상에 조인트를 형성하는 전자 소자 패키지 제조 방법.
  19. 제 18 항에 있어서, 상기 조인트는 상기 실링층 및 저융점 물질층과 동일 물질로 동시에 형성되는 전자 소자 패키지 제조 방법.
  20. 제 16 항에 있어서, 상기 접합층은 상기 저융점 물질층과 다른 금속간 화합물을 형성하도록 열처리하여 형성하는 전자 소자 패키지 제조 방법.
KR1020100037978A 2010-04-23 2010-04-23 전자 소자 패키지 및 그 제조 방법 KR100976813B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100037978A KR100976813B1 (ko) 2010-04-23 2010-04-23 전자 소자 패키지 및 그 제조 방법
US13/079,008 US20110260275A1 (en) 2010-04-23 2011-04-03 Electronic device package and method of manufacturing the same
CN2011101059494A CN102237384A (zh) 2010-04-23 2011-04-22 电子器件封装及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100037978A KR100976813B1 (ko) 2010-04-23 2010-04-23 전자 소자 패키지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR100976813B1 true KR100976813B1 (ko) 2010-08-20

Family

ID=42759790

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100037978A KR100976813B1 (ko) 2010-04-23 2010-04-23 전자 소자 패키지 및 그 제조 방법

Country Status (3)

Country Link
US (1) US20110260275A1 (ko)
KR (1) KR100976813B1 (ko)
CN (1) CN102237384A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180055385A (ko) * 2016-11-17 2018-05-25 장경규 광 검출용 반도체 패키지
KR20230030759A (ko) * 2021-08-26 2023-03-07 주식회사 아이에이네트웍스 허메틱 실링 패키지 모듈 및 그 제조 방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8952402B2 (en) 2011-08-26 2015-02-10 Micron Technology, Inc. Solid-state radiation transducer devices having flip-chip mounted solid-state radiation transducers and associated systems and methods
US20130153016A1 (en) * 2011-12-20 2013-06-20 Tong Hsing Electronic Industries, Ltd. Solar Cell Flip Chip Package Structure and Method for Manufacturing the same
CN103493190A (zh) * 2011-12-27 2014-01-01 松下电器产业株式会社 接合结构体
CN104051480B (zh) * 2013-03-14 2017-04-12 台湾积体电路制造股份有限公司 具有排气孔的光感测器件
US9722099B2 (en) * 2013-03-14 2017-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Light sensing device with outgassing hole in a light shielding layer and an anti-reflection film
CN103400817A (zh) * 2013-08-09 2013-11-20 苏州晶方半导体科技股份有限公司 半导体芯片封装模组、封装结构及其封装方法
US9735135B2 (en) * 2014-12-04 2017-08-15 Pixart Imaging (Penang) Sdn. Bhd. Optical sensor package and optical sensor assembly
CN104811889B (zh) * 2015-03-26 2021-08-10 华天科技（西安）有限公司 一种mems麦克风封装器件的组装方法
KR20160141301A (ko) 2015-05-29 2016-12-08 삼성전자주식회사 반도체 발광 소자 패키지
US9824985B2 (en) * 2015-07-16 2017-11-21 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor device and semiconductor system
CN106571352B (zh) * 2015-10-08 2019-02-26 万国半导体股份有限公司 电池保护包及其制备工艺
US10693020B2 (en) * 2018-06-01 2020-06-23 Tt Electronics Plc Semiconductor device package and method for use thereof
US11825729B2 (en) * 2019-07-24 2023-11-21 Chengdu Boe Optoelectronics Technology Co., Ltd. Terminal device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005045319A (ja) 2003-07-22 2005-02-17 Hitachi Media Electoronics Co Ltd 小型電子部品の製造方法およびそれによって製造された小型電子部品
KR100498708B1 (ko) 2004-11-08 2005-07-01 옵토팩 주식회사 반도체 소자용 전자패키지 및 그 패키징 방법
KR20090102557A (ko) * 2008-03-26 2009-09-30 주식회사 제이엠엘 웨이퍼 레벨-칩 스케일 패키지가 가능한 이미지 센서 모듈,이미지 센서 모듈 조립체 및 그 제조방법
KR100924902B1 (ko) 2005-04-01 2009-11-05 스카이워크스 솔루션즈, 인코포레이티드 웨이퍼 레벨 패키지 및 그 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050253282A1 (en) * 2004-04-27 2005-11-17 Daoqiang Lu Temperature resistant hermetic sealing formed at low temperatures for MEMS packages
KR100812078B1 (ko) * 2006-09-26 2008-03-07 동부일렉트로닉스 주식회사 이미지 센서 및 그 제조방법
KR100788280B1 (ko) * 2006-12-29 2007-12-27 옵토팩 주식회사 반도체 소자 패키지 및 그 패키징 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005045319A (ja) 2003-07-22 2005-02-17 Hitachi Media Electoronics Co Ltd 小型電子部品の製造方法およびそれによって製造された小型電子部品
KR100498708B1 (ko) 2004-11-08 2005-07-01 옵토팩 주식회사 반도체 소자용 전자패키지 및 그 패키징 방법
KR100924902B1 (ko) 2005-04-01 2009-11-05 스카이워크스 솔루션즈, 인코포레이티드 웨이퍼 레벨 패키지 및 그 제조 방법
KR20090102557A (ko) * 2008-03-26 2009-09-30 주식회사 제이엠엘 웨이퍼 레벨-칩 스케일 패키지가 가능한 이미지 센서 모듈,이미지 센서 모듈 조립체 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180055385A (ko) * 2016-11-17 2018-05-25 장경규 광 검출용 반도체 패키지
KR20230030759A (ko) * 2021-08-26 2023-03-07 주식회사 아이에이네트웍스 허메틱 실링 패키지 모듈 및 그 제조 방법
KR102610614B1 (ko) * 2021-08-26 2023-12-07 주식회사 아이에이네트웍스 허메틱 실링 패키지 모듈 및 그 제조 방법

Also Published As

Publication number Publication date
CN102237384A (zh) 2011-11-09
US20110260275A1 (en) 2011-10-27

Similar Documents

Publication Publication Date Title
KR100976813B1 (ko) 전자 소자 패키지 및 그 제조 방법
KR100976812B1 (ko) 전자 소자 패키지 및 그 제조 방법
US7291518B2 (en) Electronic package of photo-image sensors in cellular phone camera modules, and the fabrication and assembly thereof
US7141869B2 (en) Electronic package for image sensor, and the packaging method thereof
US7592200B2 (en) Solid-state imaging device and method of manufacturing the same
US8896079B2 (en) Camera module having a light shieldable layer
US7923798B2 (en) Optical device and method for fabricating the same, camera module using optical device, and electronic equipment mounting camera module
US8697473B2 (en) Methods for forming backside illuminated image sensors with front side metal redistribution layers
KR101963809B1 (ko) 이미지 센서 패키지
US7495304B2 (en) Chip package
TWI508235B (zh) 晶片封裝體及其製作方法
US20150255500A1 (en) Optical apparatus and method for manufacturing same
US20110169118A1 (en) Optical device, method of manufacturing the same, and electronic apparatus
US20180019277A1 (en) Image pickup unit and method of manufacturing the same
TWI442535B (zh) 電子元件封裝體及其製作方法
KR101440308B1 (ko) 반도체 장치 및 그 제조 방법
US20080203508A1 (en) Image sensing device having protection pattern on the microlens, camera module, and method of forming the same
KR100673354B1 (ko) 반도체 촬상소자 패키지 및 그 제조방법
KR100640336B1 (ko) 이미지 센서 조립체

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130813

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140813

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150813

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160812

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180814

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190807

Year of fee payment: 10