KR100788280B1 - 반도체 소자 패키지 및 그 패키징 방법 - Google Patents

반도체 소자 패키지 및 그 패키징 방법 Download PDF

Info

Publication number
KR100788280B1
KR100788280B1 KR1020060137904A KR20060137904A KR100788280B1 KR 100788280 B1 KR100788280 B1 KR 100788280B1 KR 1020060137904 A KR1020060137904 A KR 1020060137904A KR 20060137904 A KR20060137904 A KR 20060137904A KR 100788280 B1 KR100788280 B1 KR 100788280B1
Authority
KR
South Korea
Prior art keywords
solder
semiconductor device
sealing ring
substrate assembly
melting point
Prior art date
Application number
KR1020060137904A
Other languages
English (en)
Inventor
이환철
Original Assignee
옵토팩 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 옵토팩 주식회사 filed Critical 옵토팩 주식회사
Priority to KR1020060137904A priority Critical patent/KR100788280B1/ko
Priority to US11/948,716 priority patent/US20080157251A1/en
Priority to CNA2007101959699A priority patent/CN101211873A/zh
Priority to JP2007317936A priority patent/JP2008166753A/ja
Application granted granted Critical
Publication of KR100788280B1 publication Critical patent/KR100788280B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Wire Bonding (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 반도체 소자 패키지에 사용되는 솔더 볼의 녹는점을 기타 접착용 솔더의 녹는점과 다르게 하여 생산공정 중에 발생할 수 있는 실링 링부 및 전기적 접촉을 위한 연결부의 불량을 방지하기 위한 반도체 소자 패키지 및 그 패키징 방법에 관한 것이다.
본 발명에 따른 반도체 소자 패키지는 반도체 소자와; 상기 반도체 소자에 대향되도록 배치되는 기판 어셈블리와; 상기 반도체 소자와 기판 어셈블리를 밀착 실링하는 솔더 실링 링과; 상기 기판 어셈블리의 솔더 실링 링 외곽에 형성된 다수의 솔더 볼을 포함하고, 상기 솔더 실링 링의 녹는점이 상기 솔더 볼의 녹는점보다 높은 것을 특징으로 한다.
반도체 소자, 이미지 센서, 패키지, 솔더 실링 링, 플립칩 솔더 조인트, 솔더 볼

Description

반도체 소자 패키지 및 그 패키징 방법{Package For Semiconductor Device and Packaging Method Thereof}
도 1은 일반적인 이미지 센서의 개략도이고,
도 2는 종래의 이미지 센서용 세라믹 패키지의 개략 단면도이며,
도 3a는 본 발명에 사용되는 반도체 소자 패키지의 개략 평면도이고,
도 3b는 본 발명에 사용되는 반도체 소자 패키지의 개략 단면도이며,
도 4a 내지 도 4c는 본 발명에 따른 반도체 소자와 기판 어셈블리의 조립 및 패키지를 외부 회로기판에 실장하는 공정을 설명하기 위한 공정 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 소자(이미지 센서) 10a : 실링 영역
11 : 솔더 실링 링 11a, 11b : 솔더 실링 링 패드
13 : 플립칩 솔더 조인트 13a : 플립칩 솔더 조인트 패드
20 : 기판 어셈블리 21 : 금속 배선
21a, 21b : 접촉단자 23 : 패시베이션 층
25 : 솔더 볼 30 : 외부 회로기판
본 발명은 반도체 소자 패키지에 관한 것으로서, 보다 상세하게는 이미지 센서 패키지에 사용되는 솔더 볼의 녹는점을 기타 접착용 솔더의 녹는점과 다르게 하여 생산공정 중에 발생할 수 있는 실링 링부 및 전기적 접촉을 위한 연결부의 불량을 방지하기 위한 이미지 센서 패키지 및 그 패키징 방법에 관한 것이다.
이미지 센서는 사람이나 사물의 이미지(image)를 촬영하는 기능을 갖는 반도체 소자로 일반 디지털 카메라나 캠코더뿐만 아니라 휴대전화기에 탑재되기 시작하면서 1999년경부터 그 시장이 급속히 팽창되어 왔다.
도 1은 일반적인 이미지 센서의 개략도로서, 도 1에 도시된 바와 같이 이미지 센서, 즉 이미지 센서 칩(2)은 소자의 중앙부에 이미지를 센싱하는 영역(일반적으로 픽셀(Pixel) 영역이라고 부름; 4)이 있고, 주변부에 픽셀에서 촬영한 영상의 전기신호를 송신하거나, 기타 다른 신호를 송수신하거나, 전력을 공급하기 위한 단자(일반적으로 본딩 패드(bonding pad)라고 부름; 6)들이 배치되어 있다. 이 이미지 센싱 영역(4)은 다수의 포토 다이오드(photo diode)가 밑에 형성되어 있어서 빛을 전기신호로 변환할 수 있고, 그 위에는 적색, 녹색, 청색의 삼원색 칼라필터(color filter)가 형성되어 있어서 색을 구분하며, 다시 그 위에 마이크로렌즈(microlens)가 적층되어 있어서 빛을 포토 다이오드에 집중시켜줌으로써 감도를 향상시키는 구조로 되어 있다. 도 1은 이러한 이미지 센서(2)를 개략적으로 도시한 것으로 편의상 이미지 센싱 영역(4)과 단자(6)만을 도시하였다.
일반 반도체 소자의 경우는 대개 플라스틱 패키지라고 불리는 패키지가 널리 사용되는데, 에폭시 수지와 같은 밀봉재를 사용해서 반도체 소자를 완전히 밀봉하는 구조를 갖는다. 반면에 이미지 센서의 경우, 이미지를 센싱하기 위해서는 빛이 적어도 소자 표면의 이미지 센싱 영역에 도달해야 하기 때문에 이러한 일반 플라스틱 패키지를 사용하는 것은 불가능하다.
이미지 센서용 패키지로는 유리덮개를 갖는 세라믹 패키지가 많이 사용되어 왔다. 도 2는 이미지센서 패키지로서 가장 많이 사용되는 세라믹 리드레스 칩 캐리어(CLCC: ceramic leadless chip carrier)의 개략적인 단면도를 나타낸다. 도 2에 도시된 종래의 이미지센서 패키지(100)는 표면이 위쪽으로 향하도록 광 검출용 이미지센서 칩(110)을 에폭시 등을 사용하여 세라믹 기판(120) 상에 실장하고 유리 덮개 또는 유리 기판(130)으로 덮는다. 이미지센서 칩(110)을 세라믹 기판(120)에 연결하기 위하여, 이미지센서 칩(110)에 연결된 와이어(140)가 세라믹 기판(120)의 바닥에 형성된 접속 단자(150)와 연결되고, 상기 접속 단자(150)에 의해 상기 이미지센서 패키지(100)를 회로 기판에 연결시킨다.
이러한 세라믹 패키지는 견고하다는 장점이 있는 반면에 가격이 비싸다는 점과 소형화가 어렵다는 점이 단점으로 지적될 수 있다. 이러한 특성 때문에 높은 신뢰성이 요구되고 크기나 가격에 대한 부담이 상대적으로 적은 고가용 디지털 카메라나 캠코더와 같은 제품에 이러한 세라믹 패키지가 지금도 많이 채택되고 있다. 반면에 일반 카메라폰과 같이 가격 경쟁이 심하고 소형화가 중요한 제품들에 있어서는 세라믹 패키지가 적용되는 예를 찾아보기 힘들다.
그래서 상기와 같은 문제점을 해결하고, 카메라폰과 같이 소형화가 요구되는 시장의 급속한 성장과 더불어 저가격의 소형 이미지 센서용 패키지에 대한 관심이 고조되어 왔다.
그런 결과 상기 세라믹 패키지의 대안으로 칩 스케일 패키지(CSP: Chip Scale Package) 방식이 이미지센서 칩에 적용되었다. 이는 베어칩 상태의 이미지센서 칩을 카메라 모듈에 실장하는 칩온보드(COB: Chip On Board)의 경우와 달리 이미지 센서 칩을 웨이퍼 레벨에서 패키징하여 이미지 센싱 영역으로 먼지가 유입되거나 수분이 침투하는 것을 막을 수 있다.
본 출원인은 이미지 센서용 패키지에 대한 연구를 거듭한 결과 CSP 방식의 이미지 센서용 패키지를 제안하였으며, 이를 도 3a 및 도 3b를 참고하여 간단하게 설명하고자 한다.
한국특허등록번호 제 10-0498708호(2005.06.22.)에 개시된 반도체 소자용 전자 패키지의 개략도가 도 3a 및 도 3b에 도시되어 있다.
도 3a는 본 출원인에 의해 제안된 반도체 소자 패키지를 개략적으로 나타내는 평면도이고, 도 3b는 본 출원인에 의해 제안된 반도체 소자 패키지를 나타낸 단면도로서, 도 3a에 도시된 절단선 "A-A´"에 의해 절단된 반도체 소자 패키지를 개략적으로 나타내는 단면도이다.
도면에 도시된 바와같이 반도체 소자 패키지는 실링이 요구되는 실링 영역을 갖는 이미지 센서(10)와; 상기 이미지 센서(10)와 대향하여 배치되고, 금속 배선(21)이 형성되며, 상기 금속 배선(21)을 보호하기 위한 패시베이션 층(23)이 형 성된 기판 어셈블리(20)와; 상기 이미지 센서(10)와 기판 어셈블리(20)의 사이에 형성되어 상기 이미지 센서(10)와 기판 어셈블리(20) 사이를 전기적으로 연결하기 위한 다수의 플립칩 솔더 조인트(13)와; 상기 기판 어셈블리(20)에 융착되어 패키지를 외부 회로기판(30)에 실장시키기 위한 다수의 솔더 볼(25)을 포함하여 구성된다.
한편, 상기 이미지 센서(10)의 실링 영역(10a)을 패키징하기 위해서 상기 이미지 센서(10)와 기판 어셈블리(20)의 사이에 상기 이미지 센서(10)의 실링 영역(10a)을 둘러싸는 솔더 실링 링(11)이 형성되어 상기 기판 어셈블리(20)와 이미지 센서(10) 사이에 형성된 공간(실링 영역; 10a) 내에 이물질이 유입되는 것을 방지한다.
이와 같이 구성된 반도체 소자 패키지를 도 2에 도시된 CLCC와 비교해보면, CLCC가 전기적인 연결을 위한 다층 세라믹기판과 빛을 통과시키기 위한 유리 덮개가 모두 필요했던 것에 비하면, 상기 반도체 소자 패키지는 유리 기판에 이 두 기능을 모두 넣음으로써 구조를 획기적으로 단순화시켰음을 알 수 있다.
도 3a 및 도 3b에 개시된 반도체 소자용 패키지의 제조방법은 개략적으로 이미지 센서 및 기판 어셈블리를 마련하고, 이미지 센서와 기판 어셈블리 사이에 형성되는 솔더 실링 링과 플립칩 솔더 조인트를 먼저 리플로우 솔더링에 의해 융착시킨다. 이러한 패키지를 외부 회로기판에 실장하기 위해서는 상기 반도체 소자 패키지의 솔더 볼이 외부 회로기판을 향하도록 배치한 후 리플로우 솔더링에 의해 융착시키게 된다.
종래에는 솔더 실링 링, 플립칩 솔더 조인트 및 솔더 볼을 모두 같은 종류의 솔더를 사용함으로써, 각각의 녹는점이 모두 같았다. 이러한 이유로 솔더 실링 링과 플립칩 솔더 조인트를 먼저 융착하여 기판 어셈블리와 이미지 센서를 부착한 후, 솔더 볼을 융착시키는 공정에서 먼저 융착된 솔더 실링 링 및 플립칩 솔더 조인트가 함께 녹아버리는 현상이 발생되었고, 그 결과 솔더 실링 링의 용융에 의해 이미지 센서의 패키징 상태가 나빠지고, 플립칩 솔더 조인트의 용융에 의해 전기적인 접촉불량이 발생되는 문제점이 있었다.
더구나, 솔더 실링 링의 용융이 심한 경우 기판 어셈블리와 반도체 소자가 분리되는 문제가 야기되었다.
따라서, 본 발명의 목적은 전술된 종래 기술의 문제점을 해결하기 위한 것으로서, 반도체 소자 패키지에 사용되는 솔더 볼의 녹는점을 기타 접착용 솔더보다 낮게 하여 패키지를 외부 회로기판에 실장하는 공정 중에 발생되는 솔더 실링 링 및 플립칩 솔더 조인트의 불량 발생을 방지할 수 있도록 하는 반도체 소자 패키지 및 그 패키징 방법에 관한 것이다.
전술된 목적을 달성하기 위한 본 발명에 따른 반도체 소자 패키지는 반도체 소자와; 상기 반도체 소자에 대향되도록 배치되는 기판 어셈블리와; 상기 반도체 소자와 기판 어셈블리를 밀착 실링하는 솔더 실링 링과; 상기 기판 어셈블리의 솔더 실링 링 외곽에 형성된 다수의 솔더 볼을 포함하고, 상기 솔더 실링 링의 녹는점이 상기 솔더 볼의 녹는점보다 높은 것을 특징으로 한다.
그리고, 본 발명에 따른 반도체 소자 패키지는 상기 반도체 소자와 기판 어셈블리 사이에는 상호간을 전기적으로 연결하는 다수의 플립칩 솔더 조인트를 더 포함하고, 상기 플립칩 솔더 조인트는 상기 솔더 실링 링과 같은 온도의 녹는점을 갖는 것을 특징으로 한다.
또한, 상기 솔더 실링 링 및 플립칩 솔더 조인트의 녹는점이 상기 솔더 볼의 녹는점보다 30 ~ 60℃ 높은 것을 사용하고, 바람직하게는 상기 솔더 실링 링 및 플립칩 솔더 조인트의 녹는점은 210 ~ 240℃이고, 상기 솔더 볼의 녹는점은 170 ~ 200℃인을 특징으로 한다.
그리고, 본 발명에 따른 반도체 소자는 이미지 센서이고, 상기 기판 어셈블리는 투광성을 갖는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 소자용 패키징 방법은,
(a) 반도체 소자에 솔더 실링 링을 형성하는 단계와;
(b) 기판 어셈블리에 상기 솔더 실링 링보다 녹는점이 낮은 솔더 볼을 융착하는 단계와;
(c) 상기 반도체 소자에 대향되도록 상기 기판 어셈블리를 배치시키고, 상기 솔더 실링 링을 융착시켜 상기 반도체 소자와 기판 어셈블리를 밀착 실링하는 단계 와;
(d) 외부 회로기판에 상기 기판 어셈블리를 배치하고, 상기 솔더 볼을 상기 외부 회로기판에 융착시키는 단계로 이루어지는 것을 특징으로 한다.
그리고, 상기 단계(a)에서 상기 솔더 실링 링의 외곽으로 상기 솔더 실링 링과 같은 온도의 녹는점을 갖는 다수의 플립칩 솔더 조인트를 더 형성하고, 상기 단계(c)에서 상기 플립칩 솔더 조인트도 함께 융착시켜 상기 반도체 소자와 기판 어셈블리를 전기적으로 연결시키는 것을 특징으로 한다.
또한, 상기 단계(d)는 상기 솔더 볼의 녹는점보다는 높고, 상기 솔더 실링 링의 녹는점보다 낮은 리플로우 온도로 가열하여 상기 솔더 볼을 융착시키는 것을 특징한다.
먼저, 장치 및 전자회로의 구성요소가 되는 반도체 소자는 이를 패키징하는 패키지구조를 포함하는 것이 통상적인데, 이하, 본 발명에서는 이러한 반도체 소자와 패키지구조를 포함하여 '반도체 소자 패키지'라 명명하겠다.
우선 본 발명에 따른 반도체 소자 패키지 및 그 패키징 방법은 반도체 소자 패키지에 사용되는 실링 영역 패키징용 솔더 실링 링 및 반도체 소자와 기판 어셈블리를 전기적으로 연결하는 플립칩 솔더 조인트의 녹는점이 패키지를 외부 회로기판과 연결하기 위한 솔더 볼의 녹는점보다 높게 하는 것으로서, 이하에서는 본 발명이 적용되는 반도체 소자 패키지의 구성에 대해 설명하면서, 본 발명에 사용되는 솔더 실링 링, 플립칩 솔더 조인트 및 솔더 볼의 녹는점에 대하여 함께 설명하고자 한다.
이하에서는 첨부된 도면을 참조하여 본 발명에 대하여 설명하도록 한다.
도 3a는 본 발명에 사용되는 반도체 소자 패키지의 개략 평면도이고, 도 3b는 본 발명에 사용되는 반도체 소자 패키지의 개략 단면도이다.
도면에 도시된 바와같이 본 발명에 따른 반도체 소자 패키지는 반도체 소자(10)와; 상기 반도체 소자(10)에 대향되도록 기판 어셈블리(20)가 배치된다.
상기 반도체 소자(10)는 실링 영역(10a)을 갖는 반도체 소자라면 어떠한 반도체 소자를 사용하여도 무방하나, 본 발명에서는 이미지 센서를 적용하여 설명하도록 한다.
그리고, 상기 반도체 소자(10)로 이미지 센서를 채택함에 따라 상기 기판 어셈블리(20)는 투광성을 갖는 재료를 사용하게 되는데, 예를 들어 유리기판을 사용한다.
그리고, 상기 반도체 소자(10)와 기판 어셈블리(20)의 사이에는 상기 실링 영역(10a)을 둘러싸서 실링 영역(10a)을 패키징하는 솔더 실링 링(11)이 형성된다.
상기 솔더 실링 링(11)의 형상은 상기 실링 영역(10a)을 패키징할 수 있으면 어떠한 형상을 가져도 무방하고, 예를 들면, 닫힌 상태의 루프 형태의 솔더 실링 링, 소정의 폭과 길이를 가지면서 닫히지 않은 루프 형태로 공기통로를 갖는 형태의 솔더 실링 링 및 소정의 폭을 가지면서 닫히지 않은 루프 형태의 솔더 실링 링과 그 닫히지 않는 부분의 주변에 폭을 가지는 하나 또는 두 개의 보조 솔더 실링 링을 함께 갖는 형태 등 다양하게 실시될 수 있으며, 본 발명에서는 닫힌 상태의 루프형태를 갖는 솔더 실링 링을 적용하여 예시하였다.
예시된 바와같이 솔더 실링 링(11)은 다양한 형상을 가질 수 있지만, 상기 솔더 실링 링(11)은 녹는점이 대략 210 ~ 240℃인 재료를 사용하게 되는데, 본 발명에 사용되는 솔더 실링 링(11)은 대략 217℃인 솔더를 사용하는 것이 바람직하다. 예를 들어 Sn 95.7%, Ag 3.8%, Cu 0.5%의 조성비를 갖는 Pb-free 솔더를 사용한다.
그리고, 상기 기판 어셈블리(20)에는 패키지를 외부 회로기판(30)과 전기적으로 연결시켜 주기 위한 다수개의 솔더 볼(25)이 융착된다.
이때 상기 반도체 소자(10)는 기판 어셈블리(20)와 전기적으로 연결되어야 하는데, 본 발명에서는 도 3a 및 도 3b에 도시된 바와같이 상기 반도체 소자(10)와 기판 어셈블리(20)를 전기적으로 연결시켜 주는 다수의 플립칩 솔더 조인트(13)를 더 구성한다.
이때 사용되는 플립칩 솔더 조인트(13)는 상기 솔더 실링 링(11)과 같은 녹는점을 갖는 솔더를 사용하는 것이 바람직하며, 본 발명에서는 상기 솔더 실링 링(11)과 같은 녹는점이 217℃이고, Sn 95.7%, Ag 3.8%, Cu 0.5%의 조성비를 갖는 Pb-free 솔더를 사용한다.
그리고, 상기 기판 어셈블리(20)에 사용되는 솔더 볼(25)은 상기 솔더 실링 링(11) 및 플립칩 솔더 조인트(13)에 사용된 솔더와 녹는점보다 낮은 녹는점을 갖는 재료를 사용하고, 바람직하게는 상기 솔더 실링 링(11) 및 플립칩 솔더 조인 트(13)에 사용된 솔더보다 녹는점이 30 ~ 60℃ 낮은 재료를 사용한다.
그 이유는 일반적으로 SMT(Surface Mount Technology)공정에서 리플로우 오븐을 통과시킬 때 솔더의 올바른 융착을 위해서 솔더의 녹는 온도보다 약 30℃ 정도 높은 온도에서 리플로우를 시키기 때문이고, 이에 따라 솔더 볼(25) 융착시 솔더 볼(25)과 녹는점이 30 ~ 60℃ 차이 나는 솔더 실링 링(11) 및 플립칩 솔더 조인트(13)의 융착상태에 대한 영향을 피하기 위함이다.
즉, SMT공정에서 기판 어셈블리(20) 상에 설치된 솔더 볼(25)을 융착시키기 위하여 리플로우 온도를 솔더 볼(25)의 녹는점 온도보다 30℃정도 높게 온도를 상승시키더라도, 이러한 리플로우 온도는 반도체 소자(10)와 기판 어셈블리(20) 사이에 설치된 솔더 실링 링(11) 및 플립칩 솔더 조인트(13)의 녹는점과 유사하거나 더 낮으므로 솔더 실링 링(11) 및 플립칩 솔더 조인트(13)에 영향을 미치지 않게 된다.
그래서, 상기 솔더 볼(25)은 녹는점이 대략 170 ~ 200℃인 재료를 사용하게 되는데, 본 발명에 사용되는 솔더 볼(25)은 예를 들어 Pb 37%, Sn 63%의 조성비를 갖고, 녹는점이 약 183℃인 재료를 사용한다.
이하에서는 상기와 같은 구성으로 이루어진 반도체 소자 패키지의 패키징 방법을 도면을 참조하여 상세하게 설명한다.
도 4a 내지 도 4c는 본 발명에 따른 반도체 소자와 기판 어셈블리의 조립 및 패키지를 외부 회로기판에 실장하는 공정을 설명하기 위한 공정 단면도이다.
본 발명에 따른 반도체 소자 패키지의 패키징 방법은 반도체 소자(10) 상에 실링 영역(10a)을 둘러싸서 실링 영역(10a)을 패키징하기 위한 솔더 실링 링(11)을 형성한다.
상기 반도체 소자(10)의 제작은 다수의 반도체 소자를 포함하는 반도체 웨이퍼의 제작에서 시작된다. 반도체 웨이퍼의 제작은 통상적으로 펩아웃(fab-out)이라고 불리는 단계까지는 칩 메이커(chip maker)가 제작해서 공급하게 되며, 본 발명의 패키지에 적용하기 위해서는 펩아웃 후에 약간의 후공정이 요구되는데, 편의상 이 후공정 부분만을 설명한다.
이 후공정은 플립칩 솔더 범핑(flip chip solder bumping)이라고 불린다. 일반적으로 솔더 접합부가 형성될 수 있으려면 솔더 실링 링(11)이 융착될 수 있는 패드를 형성하게 된다. 그리고, 반도체 소자 패키지의 다양한 구성에 따라 상기 솔더 실링 링(11)을 위한 패드와 동시에 플립칩 솔더 조인트(13)가 융착될 수 있는 패드를 형성할 수 있다.
이러한 패드는 솔더 실링 링(11) 및 플립칩 솔더 조인트(13)의 형상과 대응되는 형상을 갖도록 반도체 소자(10) 및 기판 어셈블리(20)에 각각 대향되게 형성되는 것으로서, 이러한 패드를 형성하기 위해서는 UBM(Under Bump Metallurgy) 금속층을 웨이퍼 위에 형성하고, 이를 패턴닝한다. 이러한 공정에 의해 상기 솔더 실링 링(11) 및 플립칩 솔더 조인트(13)에 대응되는 다수의 솔더 실링 링 패드(11a) 및 플립칩 솔더 조인트 패드(13a)가 마련된다.
상기와 같은 공정으로 반도체 소자(10)에 솔더 실링 링 패드(11a) 및 다수의 플립칩 솔더 조인트 패드(13a)가 마련되면 반도체 소자(10)에 마련된 패드(11a,13a)의 대응되는 위치에 솔더 실링 링(11) 및 플립칩 솔더 조인트(13)를 각각 형성한다.
이때 솔더 실링 링(11) 및 플립칩 솔더 조인트(13)의 형성은 일반적으로 전기도금 또는 프린팅(printing) 같은 방법을 사용할 수 있다. 그리고, 전술한 바와같이 솔더 실링 링(11) 및 플립칩 솔더 조인트(13)는 Sn 95.7%, Ag 3.8%, Cu 0.5%의 조성비를 갖는 Pb-free 솔더로서 녹는점이 217℃인 솔더를 사용하는 것이 바람직하다.
그런다음 상기 반도체 소자(10)에 대향되도록 투광성을 갖는 기판 어셈블리(20)를 배치시킨다.
상기 기판 어셈블리(20)는 상기 반도체 소자(10)와 전기적으로 연결되는 적어도 하나의 단위 기판을 설정한 다음, 상기 단위 기판의 상부면에 적어도 하나의 금속층을 형성한 후 이를 패턴닝하여 금속 배선(21)을 형성하고, 상기 금속 배선(21)을 보호하는 패시베이션 층(23)을 형성하여 기판 어셈블리(20)를 구성한다.
이때 상기 금속 배선(21)의 형성이나 패시베이션 층(23)의 형성은 일반 반도체 공정을 이해하는 사람이라면 충분히 잘 이해할 수 있는 방법들을 사용할 수 있다.
그리고, 상기 금속 배선(21)과 패시베이션 층(23)은 두 종류의 전기적인 연결을 위한 접촉단자(21a,21b)와 상기 반도체 소자(10)에 마련된 솔더 실링 링 패드(11a)와 대응되는 솔더 실링 링 패드(11b)를 제공하여야 한다.
상기 두 종류의 접촉단자(21a,21b) 중 하나(21a)는 반도체 소자(10)와의 플립칩 솔더 조인트(13)를 형성하기 위한 것이고, 다른 하나(21b)는 패키지를 외부 회로기판(30)과 전기적인 연결을 하기 위한 것으로서, 이 접촉단자(21b)에 다수의 솔더 볼(25)을 융착시킨다.
상기 솔더 볼(25)은 상기 솔더 실링 링(11) 및 플립칩 솔더 조인트(13)의 녹는점보다 낮은 녹는점을 갖는 재료를 사용하는데, 바람직하게는 상기 솔더 실링 링(11) 및 플립칩 솔더 조인트(13)에 사용되는 솔더의 녹는점보다 30 ~ 60℃ 낮은 녹는점을 갖는 재료를 사용한다.
그래서 본 발명에서는 Pb 37%, Sn 63%의 조성비를 갖고 녹는점이 183℃인 솔더 볼을 사용한다.
이렇게 기판 어셈블리(20)가 마련되면 도 4a에 도시된 바와같이 상기 반도체 웨이퍼에 형성된 다수의 반도체 소자(10)를 분리하여 각 반도체 소자(10)의 솔더 실링 링(11) 및 플립칩 솔더 조인트(13)를 각각 상기 금속 배선(21)의 솔더 실링 링 패드(11b) 및 접촉단자(21a)에 결합되도록 상기 반도체 소자(10) 위에 상기 기판 어셈블리(20)를 위치시킨다.
그리고, 도 4b에 도시된 바와같이 상기 기판 어셈블리(20)를 리플로우 솔더링에 의해 상기 솔더 실링 링(11) 및 플립칩 솔더 조인트(13)의 녹는점보다 20 ~ 30℃ 높은 온도까지 가열하여 솔더 실링 링(11)과 다수의 플립칩 솔더 조인트(13)를 융착시킨다.
이렇게 솔더 실링 링(11)과 다수의 플립칩 솔더 조인트(13)가 융착되는 동안 에 상기 기판 어셈블리(20)에 융착된 솔더 볼(25)도 용융되지만, 상기 솔더 볼(25)은 표면장력에 의해 그 형상을 유지할 수 있다.
이렇게 패키지가 준비되면 도 4c에 도시된 바와같이 패키지를 외부 회로기판(30)에 실장시키기 위하여 외부 회로기판(30)의 적정위치에 패키지를 배치하여 상기 다수의 솔더 볼(25)이 적정 위치에 놓이게 한 다음 리플로우 솔더링에 의해 가열한다. 이때는 상기 솔더 볼(25)의 녹는점보다 높고 상기 솔더 실링 링(11) 및 플립칩 솔더 조인트(13)의 녹는점보다 낮은 온도까지 가열하여 솔더 볼(25)을 융착하게 된다.
이렇게 솔더 볼(25)의 융착시 리플로우 온도가 상기 솔더 실링 링(11) 및 플립칩 솔더 조인트(13)의 녹는점보다 낮기 때문에 솔더 실링 링(11) 및 플립칩 솔더 조인트(13)의 융착상태에 영향을 미치지 않고 솔더 볼(25)의 융착이 원활하게 이루어지는 것이다.
상기 본 발명에 따른 반도체 소자 패키징 방법은 기판 어셈블리(20)의 구성단계에서 다수의 솔더 볼(25)을 융착시킨 다음, 반도체 소자(10)와 기판 어셈블리(20)를 솔더 실링 링(13)에 의해 패키징하는데, 상기 솔더 볼(25)은 반도체 소자(10)와 기판 어셈블리(20)를 솔더 실링 링(13)에 의해 먼저 패키징한 다음, 상기 기판 어셈블리(20)를 외부 회로기판(30)에 실장시키는 단계 전에 별도로 기판 어셈블리(20)에 융착시켜도 무방하다.
이러한 경우라도 솔더 볼(25)을 별도로 기판 어셈블리(20)에 융착시키거나 외부 회로기판(30)에 실장시키기 위하여 가열하는 온도는 상기 솔더 볼(25)의 녹는점보다 높고 상기 솔더 실링 링(11) 및 플립칩 솔더 조인트(13)의 녹는점보다 낮은 온도까지 가열하기 때문에 상기 솔더 실링 링(11) 및 플립칩 솔더 조인트(13)의 용융상태에 영향을 미치지 않게 된다.
상술한 바와같이 본 발명에 따른 반도체 소자 패키지 및 그 패키징 방법은 반도체 소자와 기판 어셈블리 사이에 융착되는 솔더 실링 링 및 플립칩 솔더 조인트와, 기판 어셈블리와 외부 회로기판 사이에 융착되는 솔더 볼의 녹는점을 다르게 함으로써 솔더 볼을 융착시키는 후공정시 전공정에서 이루어진 솔더 실링 링 및 플립칩 솔더 조인트의 융착상태를 안정성 있게 유지할 수 있도록 하여 생산공정 중에 발생되는 실링 링부 및 솔더 조인트부의 불량을 방지할 수 있는 효과가 있다.
이상에서는 본 발명을 특정의 바람직한 실시예로 예를 들어 도시하고 설명하였으나, 본 발명은 상기한 실시예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.

Claims (8)

  1. 반도체 소자와;
    상기 반도체 소자에 대향되도록 배치되는 기판 어셈블리와;
    상기 반도체 소자와 기판 어셈블리를 밀착 실링하는 솔더 실링 링과;
    상기 기판 어셈블리의 솔더 실링 링 외곽에 형성된 다수의 솔더 볼을 포함하고,
    상기 솔더 실링 링의 녹는점이 상기 솔더 볼의 녹는점보다 높은 것을 특징으로 하는 반도체 소자 패키지.
  2. 제 1항에 있어서,
    상기 반도체 소자 패키지는 상기 반도체 소자와 기판 어셈블리 사이에는 상호간을 전기적으로 연결하는 다수의 플립칩 솔더 조인트를 더 포함하고, 상기 플립칩 솔더 조인트는 상기 솔더 실링 링과 같은 온도의 녹는점을 갖는 것을 특징으로 하는 반도체 소자 패키지.
  3. 제 2항에 있어서,
    상기 솔더 실링 링 및 플립칩 솔더 조인트의 녹는점이 상기 솔더 볼의 녹는점보다 30 ~ 60℃ 높은 것을 특징으로 하는 반도체 소자 패키지.
  4. 제 3항에 있어서,
    상기 솔더 실링 링 및 플립칩 솔더 조인트의 녹는점은 210 ~ 240℃이고, 상기 솔더 볼의 녹는점은 170 ~ 200℃인을 특징으로 하는 반도체 소자 패키지.
  5. 제 1항 또는 제 2항에 있어서,
    상기 반도체 소자는 이미지 센서이고, 상기 기판 어셈블리는 투광성을 갖는 것을 특징으로 하는 반도체 소자 패키지.
  6. (a) 반도체 소자에 솔더 실링 링을 형성하는 단계와;
    (b) 기판 어셈블리에 상기 솔더 실링 링보다 녹는점이 낮은 솔더 볼을 융착하는 단계와;
    (c) 상기 반도체 소자에 대향되도록 상기 기판 어셈블리를 배치시키고, 상기 솔더 실링 링을 융착시켜 상기 반도체 소자와 기판 어셈블리를 밀착 실링하는 단계와;
    (d) 외부 회로기판에 상기 기판 어셈블리를 배치하고, 상기 솔더 볼을 상기 외부 회로기판에 융착시키는 단계로 이루어지는 것을 특징으로 하는 반도체 소자 패키징 방법.
  7. 제 6항에 있어서,
    상기 단계(a)에서 상기 솔더 실링 링의 외곽으로 상기 솔더 실링 링과 같은 온도의 녹는점을 갖는 다수의 플립칩 솔더 조인트를 더 형성하고,
    상기 단계(c)에서 상기 플립칩 솔더 조인트도 함께 융착시켜 상기 반도체 소자와 기판 어셈블리를 전기적으로 연결시키는 것을 특징으로 하는 반도체 소자 패키징 방법.
  8. 제 6항에 있어서,
    상기 단계(d)는 상기 솔더 볼의 녹는점보다는 높고, 상기 솔더 실링 링의 녹는점보다 낮은 리플로우 온도로 가열하여 상기 솔더 볼을 융착시키는 것을 특징으로 하는 반도체 소자 패키징 방법.
KR1020060137904A 2006-12-29 2006-12-29 반도체 소자 패키지 및 그 패키징 방법 KR100788280B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060137904A KR100788280B1 (ko) 2006-12-29 2006-12-29 반도체 소자 패키지 및 그 패키징 방법
US11/948,716 US20080157251A1 (en) 2006-12-29 2007-11-30 Package for semiconductor device and packaging method thereof
CNA2007101959699A CN101211873A (zh) 2006-12-29 2007-12-07 半导体装置封装及其封装方法
JP2007317936A JP2008166753A (ja) 2006-12-29 2007-12-10 半導体素子パッケージと、その製造および実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060137904A KR100788280B1 (ko) 2006-12-29 2006-12-29 반도체 소자 패키지 및 그 패키징 방법

Publications (1)

Publication Number Publication Date
KR100788280B1 true KR100788280B1 (ko) 2007-12-27

Family

ID=39147893

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060137904A KR100788280B1 (ko) 2006-12-29 2006-12-29 반도체 소자 패키지 및 그 패키징 방법

Country Status (4)

Country Link
US (1) US20080157251A1 (ko)
JP (1) JP2008166753A (ko)
KR (1) KR100788280B1 (ko)
CN (1) CN101211873A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100976812B1 (ko) 2010-02-08 2010-08-20 옵토팩 주식회사 전자 소자 패키지 및 그 제조 방법
KR101072420B1 (ko) 2007-02-27 2011-10-11 후지쯔 가부시끼가이샤 프린트 기판 유닛 및 반도체 패키지
KR101077429B1 (ko) * 2009-12-03 2011-10-26 삼성전기주식회사 카메라모듈
WO2023277213A1 (ko) * 2021-06-29 2023-01-05 베이징 신냉 일렉트로닉 테크놀로지 씨오.,엘티디 패키지 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8541843B2 (en) * 2008-08-14 2013-09-24 Nantero Inc. Nonvolatile nanotube programmable logic devices and a nonvolatile nanotube field programmable gate array using same
KR100990945B1 (ko) 2008-11-10 2010-11-01 주식회사 하이닉스반도체 이미지 센서 모듈 및 이의 제조 방법
US20110186989A1 (en) * 2010-02-04 2011-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Bump Formation Process
KR100976813B1 (ko) * 2010-04-23 2010-08-20 옵토팩 주식회사 전자 소자 패키지 및 그 제조 방법
CN102569324B (zh) * 2012-02-22 2017-03-01 苏州晶方半导体科技股份有限公司 图像传感器的封装结构及封装方法
DE102014204647A1 (de) * 2014-03-13 2015-09-17 Robert Bosch Gmbh Optische Erfassungsvorrichtung und Verfahren zum Herstellen einer optischen Erfassungsvorrichtung
US20190304805A1 (en) * 2018-03-30 2019-10-03 Intel Corporation Electronic device and method for manufacturing the same
CN113200509A (zh) * 2021-04-08 2021-08-03 日月光半导体制造股份有限公司 电子元件及半导体封装装置
CN115332223A (zh) * 2022-10-14 2022-11-11 北京华封集芯电子有限公司 3d封装结构及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133355A (ja) 2001-10-23 2003-05-09 Oki Electric Ind Co Ltd 半導体装置
KR100498708B1 (ko) 2004-11-08 2005-07-01 옵토팩 주식회사 반도체 소자용 전자패키지 및 그 패키징 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5290268A (en) * 1976-01-23 1977-07-29 Hitachi Ltd Semiconductor device
JPS6019658B2 (ja) * 1976-07-26 1985-05-17 株式会社日立製作所 半導体装置の実装構造
JP2001203318A (ja) * 1999-12-17 2001-07-27 Texas Instr Inc <Ti> 複数のフリップチップを備えた半導体アセンブリ
KR100343432B1 (ko) * 2000-07-24 2002-07-11 한신혁 반도체 패키지 및 그 패키지 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133355A (ja) 2001-10-23 2003-05-09 Oki Electric Ind Co Ltd 半導体装置
KR100498708B1 (ko) 2004-11-08 2005-07-01 옵토팩 주식회사 반도체 소자용 전자패키지 및 그 패키징 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101072420B1 (ko) 2007-02-27 2011-10-11 후지쯔 가부시끼가이샤 프린트 기판 유닛 및 반도체 패키지
KR101077429B1 (ko) * 2009-12-03 2011-10-26 삼성전기주식회사 카메라모듈
KR100976812B1 (ko) 2010-02-08 2010-08-20 옵토팩 주식회사 전자 소자 패키지 및 그 제조 방법
US8487437B2 (en) 2010-02-08 2013-07-16 Optopac Co., Ltd. Electronic device package and method for fabricating the same
WO2023277213A1 (ko) * 2021-06-29 2023-01-05 베이징 신냉 일렉트로닉 테크놀로지 씨오.,엘티디 패키지 방법

Also Published As

Publication number Publication date
CN101211873A (zh) 2008-07-02
US20080157251A1 (en) 2008-07-03
JP2008166753A (ja) 2008-07-17

Similar Documents

Publication Publication Date Title
KR100788280B1 (ko) 반도체 소자 패키지 및 그 패키징 방법
KR100498708B1 (ko) 반도체 소자용 전자패키지 및 그 패키징 방법
US8487437B2 (en) Electronic device package and method for fabricating the same
US7291518B2 (en) Electronic package of photo-image sensors in cellular phone camera modules, and the fabrication and assembly thereof
KR102076339B1 (ko) 반도체 패키지 및 그 제조방법
US7916212B2 (en) Image sensor package and camera module utilizing the same
US9024403B2 (en) Image sensor package
KR100476558B1 (ko) 이미지 센서 모듈 및 그 제작 공정
CN102244068B (zh) 半导体器件、半导体器件制造方法以及电子装置
KR100976813B1 (ko) 전자 소자 패키지 및 그 제조 방법
KR101142347B1 (ko) 포토센서 패키지 모듈 및 제작 방법
US20090032925A1 (en) Packaging with a connection structure
US7151251B2 (en) Connector and image sensor module using the same
US20060180888A1 (en) Optical sensor package and method of manufacture
KR101056805B1 (ko) 포토 센서 패키지
US20040234190A1 (en) Optical modules and method for manufacturing the same, and electronic devices
KR20130096902A (ko) 자동초점 카메라 모듈 및 그 제조방법
KR100910772B1 (ko) 이미지 센서용 플립칩 패키지 및 이를 구비한 컴팩트카메라 모듈
KR200359949Y1 (ko) 카메라 칩 패키지
KR100640336B1 (ko) 이미지 센서 조립체
KR20100046475A (ko) 카메라모듈 및 그 제작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111219

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee