CN115332223A - 3d封装结构及其制作方法 - Google Patents

3d封装结构及其制作方法 Download PDF

Info

Publication number
CN115332223A
CN115332223A CN202211261019.2A CN202211261019A CN115332223A CN 115332223 A CN115332223 A CN 115332223A CN 202211261019 A CN202211261019 A CN 202211261019A CN 115332223 A CN115332223 A CN 115332223A
Authority
CN
China
Prior art keywords
chips
group
substrate
connection
package structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211261019.2A
Other languages
English (en)
Inventor
华菲
赵作明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Huafeng Jixin Electronics Co ltd
Original Assignee
Beijing Huafeng Jixin Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Huafeng Jixin Electronics Co ltd filed Critical Beijing Huafeng Jixin Electronics Co ltd
Priority to CN202211261019.2A priority Critical patent/CN115332223A/zh
Publication of CN115332223A publication Critical patent/CN115332223A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

本发明实施例提供一种3D封装结构及其制作方法，属于半导体封装技术领域。所述3D封装结构包括第一组芯片、第二组芯片、中介层结构以及外接点，其中，所述中介层结构包括线路板和侧壁支撑结构，所述线路板具有相对的第一表面和第二表面，且该第一表面和第二表面上均有连接点，所述连接点根据所述线路板内的连接线布置，所述侧壁支撑结构位于所述第一表面，所述第一组芯片通过所述连接点连接所述第一表面，所述第二组芯片通过所述连接点连接所述第二表面，所述外接点通过所述侧壁支撑结构内的连接线连接，所述第一组芯片的内部芯片之间、所述第二组芯片的内部芯片之间以及所述第一组芯片和所述第二组芯片之间根据所述中介层结构内的连接线进行通信。

Description

3D封装结构及其制作方法
技术领域
本发明涉及半导体封装技术领域，具体地涉及一种3D封装结构及其制作方法。
背景技术
3D晶圆级封装（下文以3D封装指代）指在不改变封装体尺寸的前提下，在同一个封装体内于垂直方向叠放两个以上芯片的封装技术，它起源于快闪存储器(NOR/NAND)及SDRAM的叠层封装。主要特点包括：多功能、高效能、大容量高密度、单位体积上的功能及应用成倍提升以及低成本等。
3D封装改善了芯片的许多性能，例如尺寸、重量、速度、产量及耗能等，但当前3D封装存在很多需要改进的结构和工艺。
发明内容
本发明实施例的目的是提供一种3D封装结构，该3D封装结构可以改进现有3D封装的结构和工艺。
为了实现上述目的，本发明实施例提供一种3D封装结构，所述3D封装结构包括第一组芯片、第二组芯片、中介层结构以及外接点，其中，所述中介层结构包括线路板和侧壁支撑结构，所述线路板具有相对的第一表面和第二表面，且该第一表面和第二表面上均有连接点，所述连接点根据所述线路板内的连接线布置，所述侧壁支撑结构位于所述第一表面，所述第一组芯片通过所述连接点连接所述第一表面，所述第二组芯片通过所述连接点连接所述第二表面，所述外接点通过所述侧壁支撑结构内的连接线连接，所述第一组芯片的内部芯片之间、所述第二组芯片的内部芯片之间以及所述第一组芯片和所述第二组芯片之间根据所述中介层结构内的连接线进行通信。
可选的，所述侧壁支撑结构内的连接线为铜柱，所述侧壁支撑结构的高度和位置根据所述第一组芯片的高度和大小而被确定。
可选的，所述连接点为焊锡球，所述第一表面的连接点的熔点高于所述第二表面的连接点的熔点。
可选的，所述3D封装结构还包括基板，所述基板包括相对的第一基板表面和第二基板表面，所述基板的内部有连接线，所述外接点连接所述第一基板表面，所述第二基板表面根据所述基板的内部连接线布置连接点。
本发明实施例还提供一种3D封装结构的制作方法，所述3D封装结构的中介层结构包括线路板和侧壁支撑结构，所述线路板具有相对的第一表面和第二表面，且该第一表面和第二表面上均有连接点，所述连接点根据所述线路板内的连接线布置，所述侧壁支撑结构位于所述第一表面，所述3D封装结构的制作方法包括：将第一组芯片通过所述连接点连接在所述第一表面；将第二组芯片通过所述连接点连接在所述第二表面；以及通过所述侧壁支撑结构的连接线连接外接点，所述第一组芯片的内部芯片之间、所述第二组芯片的内部芯片之间以及所述第一组芯片和所述第二组芯片之间根据所述中介层结构内的连接线进行通信。
可选的，所述将第一组芯片通过所述连接点连接在所述第一表面包括：在所述线路板的内部和所述第一表面布置连接线；通过无铅无卤锡膏焊球或铜柱加焊锡帽工艺，将所述第一组芯片通过所述连接点连接在所述第一表面；在所述第一组芯片和所述第一表面之间进行底部填充。
可选的，在所述将第二组芯片通过所述连接点连接在所述第二表面之前，所述3D封装结构的制作方法还包括：根据所述第一组芯片的高度和大小，制作所述侧壁支撑结构。
可选的，所述将第二组芯片通过所述连接点连接在所述第二表面包括：通过无铅合金焊球或无铅混合焊球工艺，将第二组芯片通过所述连接点连接在所述第二表面；在所述第二组芯片和所述第二表面之间进行底部填充或上模胶。
可选的，所述外接点为焊球，通过无铅锡膏焊球工艺，并通过所述侧壁支撑结构的连接线连接外接点。
可选的，所述3D封装结构还包括基板，所述基板包括相对的第一基板表面和第二基板表面，所述基板的内部有连接线，所述3D封装结构的制作方法还包括：通过所述外接点连接所述第一基板表面，所述第二基板表面根据所述基板的内部连接线布置连接点。
通过上述技术方案，本发明实施例的3D封装结构中，中介层结构（其线路板）具有双面连接点，使得第一组芯片和第二组芯片可以垂直连接，通过最短的距离传输信号，可以减少信号延迟和失真，从而提高带宽；多个芯片没有直接堆叠，散热不会互相干扰；中介层结构（其侧壁支撑结构）可以不限制第一组芯片的高度。
本发明实施例的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施例，但并不构成对本发明实施例的限制。在附图中：
图1是本发明实施例提供的3D封装结构的切面结构示意图；
图2是本发明实施例提供的3D封装结构的俯视示意图；
图3是示例3D封装结构的切面结构示意图；
图4是示例3D封装结构的俯视示意图；
图5是带基板的3D封装结构的示例切面结构示意图；
图6是本发明实施例提供的3D封装结构的制作方法流程示意图；
图7A-7B是示例制作第一组芯片的部分步骤示意图；
图8A-8F是示例制作第二组芯片的部分步骤示意图；
图9是示例制作外接点的步骤示意图。
附图标记说明
10-第一组芯片；20-第二组芯片；40-外接点；
31-线路板；32-侧壁支撑结构。
具体实施方式
以下结合附图对本发明实施例的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明实施例，并不用于限制本发明实施例。
图1是本发明实施例提供的3D封装结构的切面结构示意图；图2是本发明实施例提供的3D封装结构的俯视示意图。请参考图1，所述3D封装结构包括第一组芯片10、第二组芯片20、中介层结构以及外接点40。
其中，所述中介层结构包括线路板31和侧壁支撑结构32，所述线路板31具有相对的第一表面和第二表面，且该第一表面和第二表面上均有连接点，所述连接点根据所述线路板31内的连接线布置，所述侧壁支撑结构32位于所述第一表面。所述第一组芯片10通过所述连接点连接所述第一表面，所述第二组芯片20通过所述连接点连接所述第二表面，所述外接点40通过所述侧壁支撑结构32内的连接线连接。
当前3D封装存在很多需要改进的结构和工艺。例如，现有3D封装技术主要通过两个芯片相邻，边边连接，这种边边连接的布线很大程度上受到线宽和线距的限制，需要增加布线层数来增加布线的密度，需要比较长的导线连接。导线长度的增加，降低了传输带宽。本发明实施例通过芯片之间垂直方向的面互联，以减少芯片之间的距离，提高带宽，这种方式也不需要太多的布线。这种面面的互联也可以通过两个面来散热，散热效率高。
所述第一组芯片10可以包括一个或多个芯片，所述第二组芯片20也可以包括一个或多个芯片，所述第一组芯片10的内部芯片之间、所述第二组芯片20的内部芯片之间以及所述第一组芯片10和所述第二组芯片20之间根据所述中介层结构内的连接线进行通信。
中介层结构是芯片封装中，多芯片模块或电路板传递电信号的管道，中介层可以提供应力缓冲、信号再分布、供电等功能，也可以用于该封装结构与其他电路的连接，。中介层可以由硅、无机材料或有机材料制成，例如，硅中介层，充当多颗裸片和电路板之间的桥梁。
本发明实施例优选的所述侧壁支撑结构32内的连接线为铜柱，所述侧壁支撑结构32的高度和位置可以根据所述第一组芯片10的高度和大小而被确定。
以示例说明，在制作侧壁支撑结构32内的铜柱时，铜柱之间具有预设的间隔，防止外接点40之间的焊锡在融化过程中造成的短路。中介层结构的侧壁支撑结构32可以在第一表面上形成空腔结构，第一组芯片10被布置于该空腔结构内，与第一表面连接。本发明实施例通过中介层结构的侧壁支撑结构32来控制芯片高度，可以不限制第一组芯片10的高度。
本发明实施例优选的所述连接点为焊锡球，所述第一表面的连接点的熔点高于所述第二表面的连接点的熔点。
以示例说明，第一组芯片10、第二组芯片20可以使用高熔点的焊锡或铜柱加焊锡帽（Copper Pillar with Solder Cap ，C2）的100%金属化合物（Inter-Metallic Compound，IMC），连接到线路板31的两表面。若连接点为焊锡球时，若在制作该3D封装结构的过程中，先制作连接第一组芯片10，再制作连接第二组芯片20，则第一表面的连接点的熔点高于所述第二表面的连接点的熔点，以防制作第二组芯片20时，影响第一组芯片10的连接；但若先制作连接第二组芯片20，再制作连接第一组芯片10，则第二表面的连接点的熔点高于所述第一表面的连接点的熔点，以防制作第一组芯片10时，影响第二组芯片20的连接。
图3、图4示出了第一组芯片10包括一个芯片（Die1），第二组芯片20包括4个芯片的堆叠。芯片2（Die2）、芯片3（Die3）、芯片4（Die4）、芯片5（Die4）可以通过较短的距离直接和芯片1连接，芯片1例如是CPU或GPU，芯片2、芯片3、芯片4、芯片5例如是存储芯片、外设南北桥的芯片、机器学习的人工智能芯片、电源管理的芯片、通讯的芯片等。
本发明实施例的3D封装结构中，中介层结构（其线路板31）具有双面连接点，使得第一组芯片10和第二组芯片20可以垂直连接，通过最短的距离传输信号，可以减少信号延迟和失真，从而提高带宽；多个芯片没有直接堆叠，散热不会互相干扰；中介层结构（其侧壁支撑结构32）可以不限制第一组芯片10的高度。
本发明实施例优选的所述3D封装结构还包括基板，所述基板包括相对的第一基板表面和第二基板表面，所述基板的内部有连接线，所述外接点连接所述第一基板表面，所述第二基板表面根据所述基板的内部连接线布置连接点。
请参考图5，以示例说明，基板（Substrate）也可以为双面连接，第一基板表面连接图1所示3D封装结构的外接点，第二基板表面布置连接点，用于连接其他电路板结构。
图6是本发明实施例提供的3D封装结构的制作方法流程示意图，请参考图1和6，所述3D封装结构的中介层结构包括线路板31和侧壁支撑结构32，所述线路板31具有相对的第一表面和第二表面，且该第一表面和第二表面上均有连接点，所述连接点根据所述线路板31内的连接线布置，所述侧壁支撑结构32位于所述第一表面，所述3D封装结构的制作方法可以包括以下步骤：
步骤S110：将第一组芯片10通过所述连接点连接在所述第一表面。
优选的，步骤S110可以包括：在所述线路板的内部和所述第一表面布置连接线；通过无铅无卤锡膏焊球或铜柱加焊锡帽工艺，将所述第一组芯片通过所述连接点连接在所述第一表面；在所述第一组芯片和所述第一表面之间进行底部填充。
请参考图7A，以先制作第一组芯片10为例，在所述线路板31的内部和所述第一表面布置连接线，若线路板31的第一表面不够平整，可以将所述线路板31通过所述第二表面固定在第一载板（例如，载板1）上。在第一表面，可以根据线路板31的内部连接线布置连接点，例如焊锡球。接着，通过高熔点（其温度可以根据中介层结构的材料进行选择，例如，可以为220℃-250℃）无铅无卤锡膏SnSb焊球或铜柱加焊锡帽C2工艺，将所述第一组芯片10通过所述连接点连接在所述第一表面，连接点例如为焊锡球。请参考图7B，在所述第一组芯片10和所述第一表面之间进行底部填充。
本发明实施例优选的所述侧壁支撑结构32内的连接线（即，第一表面布置的连接线）为铜柱，所述侧壁支撑结构32的高度和位置可以根据所述第一组芯片10的高度和大小而被确定。
以示例说明，在制作侧壁支撑结构32内的铜柱时，铜柱之间具有预设的间隔，防止外接点40之间的焊锡在融化过程中造成的短路。中介层结构的侧壁支撑结构32可以在第一表面上形成空腔结构，第一组芯片10被布置于该空腔结构内，与第一表面连接。本发明实施例通过中介层结构的侧壁支撑结构32（即，铜柱的高度根据第一组芯片10的高度设置）来控制芯片高度，可以不限制第一组芯片10的高度。
步骤S120：将第二组芯片通过所述连接点连接在所述第二表面。
优选的，在步骤S120之前，所述3D封装结构的制作方法还包括：根据所述第一组芯片10的高度和大小，制作所述侧壁支撑结构32。
请参考图8A-8C，承接上述示例，根据所述第一组芯片10的高度和大小，制作所述侧壁支撑结构32，可以不限制第一组芯片10的高度。换载板，与上文类似地，若线路板31的第二表面不够平整，可以固定第二载板（例如，载板2），并去掉第一载板（例如，载板1）。在第二表面，可以根据线路板31的内部连接线布置连接点，例如焊锡球。
优选的，步骤S120包括：通过无铅合金焊球或无铅混合焊球工艺，将第二组芯片20通过所述连接点连接在所述第二表面；在所述第二组芯片20和所述第二表面之间进行底部填充或上模胶。
请参考图8D-8F，承接上述示例，通过无铅合金（SnAg）焊球或无铅混合（SAC）焊球工艺，将第二组芯片20通过所述连接点连接在所述第二表面，连接点例如为焊锡球。在所述第二组芯片20和所述第二表面之间进行底部填充或上模胶。若固定过第二载板（例如，载板2），则去掉所述第二载板（例如，载板2）。其中，所述第一表面的连接点的熔点高于所述第二表面的连接点的熔点，以防制作第二组芯片20时，影响第一组芯片10的连接。
需要说明，本发明实施例的步骤S110和步骤S120可以更换先后顺序，即可以先制作连接第二组芯片20，再制作连接第一组芯片10，则第二表面的连接点的熔点高于所述第一表面的连接点的熔点，以防制作第一组芯片10时，影响第二组芯片20的连接。
步骤S130：通过所述侧壁支撑结构的连接线连接外接点。
所述第一组芯片10可以包括一个或多个芯片，所述第二组芯片30也可以包括一个或多个芯片，所述第一组芯片10的内部芯片之间、所述第二组芯片20的内部芯片之间以及所述第一组芯片10和所述第二组芯片20之间根据所述中介层结构内的连接线进行通信。
本发明实施例优选的所述外接点为焊球，通过无铅锡膏焊球工艺，并通过所述侧壁支撑结构32的连接线连接外接点40。
请参考图9，承接上述示例，通过低熔点（其温度可以根据中介层结构的材料和外接连接点的材料进行选择，例如，可以为160℃-220℃）无铅锡膏SnBi焊球工艺，并通过所述侧壁支撑结构32的连接线连接焊球，侧壁支撑结构32的连接线例如为铜柱。
优选的，所述3D封装结构还包括基板，所述基板包括相对的第一基板表面和第二基板表面，所述基板的内部有连接线，所述3D封装结构的制作方法还包括：通过所述外接点40连接所述第一基板表面，所述第二基板表面根据所述基板的内部连接线布置连接点。
请参考图5，承接上述示例，基板（Substrate）也可以为双面连接，第一基板表面连接外接点，第二基板表面布置连接点，该连接点例如为焊锡球。
据此，通过步骤S110-S130制作的3D封装结构中，中介层结构（其线路板31）具有双面连接点，使得第一组芯片10和第二组芯片20可以垂直连接，通过最短的距离传输信号，可以减少信号延迟和失真，从而提高带宽；多个芯片没有直接堆叠，散热不会互相干扰；中介层结构（其侧壁支撑结构32）可以不限制第一组芯片10的高度。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (10)

1.一种3D封装结构，其特征在于，所述3D封装结构包括第一组芯片、第二组芯片、中介层结构以及外接点，
其中，所述中介层结构包括线路板和侧壁支撑结构，所述线路板具有相对的第一表面和第二表面，且该第一表面和第二表面上均有连接点，所述连接点根据所述线路板内的连接线布置，
所述侧壁支撑结构位于所述第一表面，
所述第一组芯片通过所述连接点连接所述第一表面，所述第二组芯片通过所述连接点连接所述第二表面，所述外接点通过所述侧壁支撑结构内的连接线连接，
所述第一组芯片的内部芯片之间、所述第二组芯片的内部芯片之间以及所述第一组芯片和所述第二组芯片之间根据所述中介层结构内的连接线进行通信。
2.根据权利要求1所述的3D封装结构，其特征在于，所述侧壁支撑结构内的连接线为铜柱，
所述侧壁支撑结构的高度和位置根据所述第一组芯片的高度和大小而被确定。
3.根据权利要求1所述的3D封装结构，其特征在于，所述连接点为焊锡球，
所述第一表面的连接点的熔点高于所述第二表面的连接点的熔点。
4.根据权利要求1所述的3D封装结构，其特征在于，所述3D封装结构还包括基板，所述基板包括相对的第一基板表面和第二基板表面，所述基板的内部有连接线，
所述外接点连接所述第一基板表面，所述第二基板表面根据所述基板的内部连接线布置连接点。
5.一种3D封装结构的制作方法，其特征在于，所述3D封装结构的中介层结构包括线路板和侧壁支撑结构，所述线路板具有相对的第一表面和第二表面，且该第一表面和第二表面上均有连接点，所述连接点根据所述线路板内的连接线布置，所述侧壁支撑结构位于所述第一表面，所述3D封装结构的制作方法包括：
将第一组芯片通过所述连接点连接在所述第一表面；
将第二组芯片通过所述连接点连接在所述第二表面；以及
通过所述侧壁支撑结构的连接线连接外接点，
所述第一组芯片的内部芯片之间、所述第二组芯片的内部芯片之间以及所述第一组芯片和所述第二组芯片之间根据所述中介层结构内的连接线进行通信。
6.根据权利要求5所述的3D封装结构的制作方法，其特征在于，所述将第一组芯片通过所述连接点连接在所述第一表面包括：
在所述线路板的内部和所述第一表面布置连接线；
通过无铅无卤锡膏焊球或铜柱加焊锡帽工艺，将所述第一组芯片通过所述连接点连接在所述第一表面；
在所述第一组芯片和所述第一表面之间进行底部填充。
7.根据权利要求6所述的3D封装结构的制作方法，其特征在于，在所述将第二组芯片通过所述连接点连接在所述第二表面之前，所述3D封装结构的制作方法还包括：
根据所述第一组芯片的高度和大小，制作所述侧壁支撑结构。
8.根据权利要求7所述的3D封装结构的制作方法，其特征在于，所述将第二组芯片通过所述连接点连接在所述第二表面包括：
通过无铅合金焊球或无铅混合焊球工艺，将第二组芯片通过所述连接点连接在所述第二表面；
在所述第二组芯片和所述第二表面之间进行底部填充或上模胶。
9.根据权利要求8所述的3D封装结构的制作方法，其特征在于，所述外接点为焊球，通过无铅锡膏焊球工艺，并通过所述侧壁支撑结构的连接线连接外接点。
10.根据权利要求5所述的3D封装结构的制作方法，其特征在于，所述3D封装结构还包括基板，所述基板包括相对的第一基板表面和第二基板表面，所述基板的内部有连接线，所述3D封装结构的制作方法还包括：
通过所述外接点连接所述第一基板表面，所述第二基板表面根据所述基板的内部连接线布置连接点。
CN202211261019.2A 2022-10-14 2022-10-14 3d封装结构及其制作方法 Pending CN115332223A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211261019.2A CN115332223A (zh) 2022-10-14 2022-10-14 3d封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211261019.2A CN115332223A (zh) 2022-10-14 2022-10-14 3d封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN115332223A true CN115332223A (zh) 2022-11-11

Family

ID=83913429

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211261019.2A Pending CN115332223A (zh) 2022-10-14 2022-10-14 3d封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN115332223A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116093044A (zh) * 2023-04-10 2023-05-09 北京华封集芯电子有限公司 多芯片集成方法及结构

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574305A (zh) * 2003-06-16 2005-02-02 株式会社东芝 半导体装置及其组装方法
CN101211873A (zh) * 2006-12-29 2008-07-02 艾普特佩克股份有限公司 半导体装置封装及其封装方法
JP2010074194A (ja) * 2009-12-28 2010-04-02 Nec Electronics Corp 半導体装置およびその製造方法
CN104078435A (zh) * 2014-07-15 2014-10-01 南通富士通微电子股份有限公司 Pop封装结构
US20140353836A1 (en) * 2013-06-04 2014-12-04 David O'Sullivan Chip arrangements and a method for manufacturing a chip arrangement
CN208608194U (zh) * 2018-09-20 2019-03-15 深圳铨力半导体有限公司 一种半导体双面封装结构
CN112670278A (zh) * 2020-12-23 2021-04-16 成都海光集成电路设计有限公司 一种芯片封装结构及芯片封装方法
CN215183916U (zh) * 2021-06-03 2021-12-14 长电集成电路(绍兴)有限公司 一种多芯片三维堆叠扇出型封装结构

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574305A (zh) * 2003-06-16 2005-02-02 株式会社东芝 半导体装置及其组装方法
CN101211873A (zh) * 2006-12-29 2008-07-02 艾普特佩克股份有限公司 半导体装置封装及其封装方法
JP2010074194A (ja) * 2009-12-28 2010-04-02 Nec Electronics Corp 半導体装置およびその製造方法
US20140353836A1 (en) * 2013-06-04 2014-12-04 David O'Sullivan Chip arrangements and a method for manufacturing a chip arrangement
CN104078435A (zh) * 2014-07-15 2014-10-01 南通富士通微电子股份有限公司 Pop封装结构
CN208608194U (zh) * 2018-09-20 2019-03-15 深圳铨力半导体有限公司 一种半导体双面封装结构
CN112670278A (zh) * 2020-12-23 2021-04-16 成都海光集成电路设计有限公司 一种芯片封装结构及芯片封装方法
CN215183916U (zh) * 2021-06-03 2021-12-14 长电集成电路(绍兴)有限公司 一种多芯片三维堆叠扇出型封装结构

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
姚玉等: "《芯片先进封装制造》", 31 January 2020, 暨南大学出版社 *
李宗宝等: "《电子产品工艺》", 31 August 2019, 北京理工大学出版社 *
果莉等: "《电子工艺实训指导》", 31 August 2013, 哈尔滨工业大学出版社 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116093044A (zh) * 2023-04-10 2023-05-09 北京华封集芯电子有限公司 多芯片集成方法及结构
CN116093044B (zh) * 2023-04-10 2023-09-01 北京华封集芯电子有限公司 多芯片集成方法及结构

Similar Documents

Publication Publication Date Title
EP3007225B1 (en) Semiconductor package assembly
CN103620773A (zh) 两个或多个晶元的多晶元背面堆叠
US20080164605A1 (en) Multi-chip package
CN103782381A (zh) 包括在衬底上的管芯以及在管芯上具有开窗的散热器的电子组件
EP3364451B1 (en) Semiconductor package assembly
KR20000053048A (ko) 메모리 모듈
TWI734271B (zh) 具有縮減記憶體通道長度之雙側安裝式大型mcm封裝
CN104505382A (zh) 一种圆片级扇出PoP封装结构及其制造方法
CN115332223A (zh) 3d封装结构及其制作方法
JP2001085609A (ja) 半導体装置およびその製造方法
CN112185911A (zh) 包含垂直集成电路的半导体组合件及其制造方法
CN114400219A (zh) 半导体器件及其制造方法、封装器件和电子装置
CN114093855A (zh) 用于半导体装置组合件的堆叠半导体裸片
CN115332224A (zh) 3d封装结构及其制作方法
KR20090084645A (ko) 스택 패키지의 제조방법
CN113764396B (zh) 基于重布线层的半导体封装结构及其封装方法
CN117546284A (zh) 半导体器件和用于形成半导体器件的方法
US9318470B2 (en) Semiconductor device
CN111128910B (zh) 芯片堆叠封装方法及芯片堆叠结构
KR20220044903A (ko) 패키지 구조, 장치, 보드 카드 및 집적회로를 레이아웃하는 방법
US20090020886A1 (en) Semiconductor device and method of fabricating the same
US8945987B2 (en) Manufacture of face-down microelectronic packages
KR20050114033A (ko) 열 버퍼층을 구비한 집적회로 패키지
US20230163042A1 (en) Package structure and packaging method
KR100376884B1 (ko) 스택 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20221111