KR20000053048A - 메모리 모듈 - Google Patents

메모리 모듈 Download PDF

Info

Publication number
KR20000053048A
KR20000053048A KR1019990703952A KR19997003952A KR20000053048A KR 20000053048 A KR20000053048 A KR 20000053048A KR 1019990703952 A KR1019990703952 A KR 1019990703952A KR 19997003952 A KR19997003952 A KR 19997003952A KR 20000053048 A KR20000053048 A KR 20000053048A
Authority
KR
South Korea
Prior art keywords
memory
module
pads
substrate
chip
Prior art date
Application number
KR1019990703952A
Other languages
English (en)
Inventor
이케다코우이치
이케다타케시
Original Assignee
이케다 타케시
가부시키 가이샤 티.아이.에프.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이케다 타케시, 가부시키 가이샤 티.아이.에프. filed Critical 이케다 타케시
Publication of KR20000053048A publication Critical patent/KR20000053048A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

각종 메모리 기판이나 머더 보드에 실장하는 것이 용이하고 대용량 및 적은 실장면적을 갖는 메모리 모듈을 제공하는 것을 목적으로 한다. 메모리 모듈(10)은 반도체 웨이퍼로부터 개별적으로 잘라낸 4개의 메모리용 베어 칩(1)을 모듈 기판 (2)상에 COB 실장한 것이다. 모듈 기판(2)의 중앙 부근에는 길이 방향을 따라 일렬로 패드(4)가 형성되며, 이들 패드(4)를 사이에 끼고 양측에 2개씩 메모리용 베어 칩(1)이 실장된다. 각 메모리용 베어 칩(1)은 중심선을 따라 일렬로 형성된 패드 (3)를 가지며, 패드(3)와 모듈 기판(2)상의 패드(4)와는 본딩 와이어(5)에 의해 접속되며, 본딩 와이어(5)와 메모리용 베어 칩(1)은 수지(6)에 의해 덮힌다. 또한, 메모리 기판이나 머더 보드에 LCC 방식에 의해 실장할 수 있도록, 모듈 기판 (2)의 외측면에는 외부 접속 단자(8)가 형성된다.

Description

메모리 모듈{Memory module}
컴퓨터 프로그램은 방대화되는 경향을 띠고 있으며, 이와 같은 프로그램을 고속으로 처리하기 위해서는 컴퓨터 기기의 내부에 대량의 메모리를 탑재할 필요가 있다. 컴퓨터 기기의 내부에는 SIMM(single inline memory module)이나 DIMM(dual inline memory module) 등의 메모리 기판이 설치되어 있으며, 이 메모리 기판상에는 다수의 메모리 IC가 실장되어 있다. 통상적으로 이용되는 메모리 IC는 반도체 웨이퍼로부터 잘려 나온 메모리 칩(메모리용 베어 칩)을 패키징한 것이다.
그런데, 메모리 칩을 패키징하면, 베어 상태의 칩 사이즈에 비해 외형 치수가 훨씬 커지기 때문에, 메모리 기판에 실장 가능한 칩 수가 적어진다. 이 때문에, 메모리 기판의 양면에 메모리 IC를 실장하거나, 도 22에 나타낸 바와 같이 메모리 IC(101)를 복수개 포개어 실장하여, 실장 가능한 메모리 칩 수를 늘리고 있다. 그러나, 메모리 기판의 양면에 메모리 IC를 실장하더라도 패키징된 메모리 IC 자체가 그 중에 포함되는 메모리 칩의 사이즈에 비해 크기 때문에, 메모리 용량을 더 늘리려고 하는 경우에 충분히 대처할 수 없게 된다. 또한, 도 22에 나타낸 바와 같이 메모리 IC(101)를 포개면 구조가 복잡해지기 때문에, 메모리 IC의 실장이 용이하지 않다. 이 때문에, 이 메모리 IC가 실장되는 메모리 기판의 제조가 용이하지 않으며, 대량생산이 어렵다.
본 발명은 복수의 메모리 칩을 포함하여 구성되며, 각종 메모리 기판이나 머더 보드(mother board) 등에 실장 가능한 메모리 모듈에 관한 것이다.
도 1은 본 실시형태에 따른 메모리 모듈의 개략을 나타낸 평면도,
도 2는 도 1의 선 A-A'를 따라 절취한 상태의 단면도,
도 3은 도 1에 나타낸 메모리 모듈의 일부를 나타내는 사시도,
도 4는 도 1에 나타낸 메모리 모듈을 SO-DIMM 기판에 실장한 상태를 나타내는 도면으로서, 도 4(a)는 한쪽 면을, 도 4(b)는 다른 쪽 면을 나타내는 도면,
도 5는 도 4에 나타낸 SO-DIMM 기판의 회로도,
도 6은 2개 이상을 단위로 하여 반도체 웨이퍼로부터 메모리용 베어 칩을 잘라내는 예를 나타내는 도면으로서, 도 6(a)는 긴 변을 경계로 인접 배치된 2개의 메모리용 베어 칩을 잘라내기의 단위로 하는 예를 나타내는 도면, 도 6(b)는 짧은 변을 경계로 인접 배치된 2개의 메모리용 베어 칩을 잘라내기의 단위로 하는 예를 나타내는 도면,
도 7은 긴 변에 평행하게 2열로 늘어선 패드를 갖는 메모리용 베어 칩을 이용하여 구성한 메모리 모듈의 평면도,
도 8은 긴 변에 평행하게 2열로 늘어선 패드를 갖는 다른 메모리용 베어 칩을 이용하여 구성한 메모리 모듈의 평면도,
도 9는 짧은 변에 평행하게 2열로 늘어선 패드를 갖는 메모리용 베어 칩을 이용하여 구성한 메모리 모듈의 평면도,
도 10은 짧은 변에 평행하게 2열로 늘어선 패드를 갖는 다른 메모리용 베어 칩을 이용하여 구성한 메모리 모듈의 평면도,
도 11은 짧은 변에 평행하게 2열로 늘어선 패드를 갖는 다른 메모리용 베어 칩을 이용하여 구성한 메모리 모듈의 평면도,
도 12는 복수개를 단위로 하여 교호로 본딩 와이어를 인출하는 예를 나타내는 도면,
도 13은 모듈 기판에 패드가 2열로 형성되어 있는 예를 나타내는 도면,
도 14는 부분적으로 2열로 늘어선 패드를 갖는 메모리용 베어 칩을 이용하여 구성한 메모리 모듈의 평면도,
도 15는 2개의 메모리용 베어 칩을 이용하여 구성한 메모리 모듈의 평면도,
도 16은 4개의 메모리용 베어 칩을 동일 방향으로 일열로 늘어서게 배치하여 구성한 메모리 모듈의 평면도,
도 17은 BGA 방식의 개략을 설명하는 도면,
도 18은 메모리 모듈상의 메모리용 베어 칩을 덮는 수지의 변형예를 나타내는 도면으로서, 도 18(a)는 트랜스퍼 모듈법에 의한 수지 형성을 설명하는 도면, 도 18(b)는 금형(다이: die) 등을 이용하지 않는 경우의 수지 형성을 설명하는 도면,
도 19는 메모리용 베어 칩의 단부에 절연성 돌기가 형성된 예를 나타내는 도면,
도 20은 메모리용 베어 칩을 플립 칩 실장하는 경우의 모듈 기판을 나타내는 도면,
도 21은 메모리용 베어 칩의 짧은 변에 평행하게 패드를 형성하는 경우의 변형예를 나타내는 도면으로서, 도 21(a), (b)는 플립 칩 실장에 적합한 메모리용 베어 칩의 패드 형성면을 나타내는 도면,
도 22는 메모리 IC를 복수개 포개어 실장한 예를 나타내는 도면이다.
본 발명은 이와 같은 점을 감안하여 창작된 것으로, 그 목적은 각종 메모리 기판이나 머더 보드에 실장하는 것이 용이하며 대용량화가 가능한 메모리 모듈을 제공하는 것에 있다.
본 발명의 메모리 모듈은 반도체 웨이퍼로부터 복수의 메모리 칩을 잘라내어 모듈 기판에 실장하고, 메모리 모듈의 외부로부터 각 메모리 칩에 액세스할 수 있도록 외부 접속 단자를 모듈 기판에 형성한다. 베어 상태의 메모리 칩을 모듈 기판에 실장하기 때문에, 각 메모리 칩의 실장 면적이 작아져 모듈 기판의 외형 칫수를 작게 할 수 있다. 또한, 메모리 기판 등에 각 메모리 칩을 실장할 경우에는, 복수개의 메모리 칩이 실장된 메모리 모듈을 단위로 하여 실장작업 등을 할 수 있기 때문에, 메모리 기판 등으로의 실장이 용이해진다. 게다가, 각 메모리 모듈에는 복수개의 메모리 칩이 베어 상태에서 고밀도로 실장되어 있어, 메모리의 대용량화가 용이해진다.
특히, 상술한 모듈 기판상에 가로 세로 2개씩 메모리 칩을 실장함으로써 메모리 칩 4배의 메모리 용량을 갖는 모듈 기판을 얻을 수 있으며, 상술한 모듈 기판상에 직사각형 형상의 메모리 칩 2개를 긴 변을 인접시켜 모듈 기판에 실장함으로써 모듈 기판의 외형 칫수를 작게 할 수 있다. 이와 같은 상태에서 메모리 칩을 모듈 기판상에 규칙적으로 배치함으로써 실장 스페이스의 불필요한 낭비를 줄여 실장 밀도를 올릴 수 있다.
또한, 본 발명의 메모리 모듈은 모듈 기판상에 적어도 일열로 복수의 기판용 패드로 이루어진 패드 열을 형성하고, 패드 열의 양측에 메모리 칩을 실장하고 있으며, 메모리 칩 사이에 모듈 기판상의 기판용 패드를 집중시킴으로써, 메모리 칩의 양측에 따로 따로 기판용 패드를 형성하는 경우에 비해, 기판용 패드 전체가 차지하는 면적을 작게 할 수 있다.
특히, 메모리 칩의 긴 변을 따라 복수의 칩용 패드로 이루어진 패드 열을 형성하고, 이 패드 열이 모듈 기판상의 복수의 기판용 패드로 이루어진 패드 열과 평행이 되도록 각 메모리 칩을 배치함으로서, 접속할 칩용 패드와 기판용 패드의 거리가 거의 일정해지기 때문에, 본딩 와이어를 이용한 접속에 적합하다.
또한, 본 발명의 메모리 모듈은 모듈 기판상에 2열로 복수의 기판용 패드로 이루어진 패드 열을 형성하며, 이들 패드 열의 양측에 메모리 칩을 배치하고 있다. 각 메모리 칩은 모듈 기판상의 가까운 거리에 있는 패드 열이 아니라, 먼 거리에 있는 패드 열과 본딩 와이어로 접속되어 있으며, 이로 인해 고밀도 실장을 하기 위해 각 메모리 칩과 모듈 기판상의 기판용 패드가 접근한 경우에도 어느 정도의 간격을 확보할 수 있어, 와이어 본딩 작업을 하기 쉬워진다.
또한, 상술한 본딩 와이어에 의한 접속을 실시할 경우에, 모듈 기판상에 있는 패드열의 양측으로부터 교호로(번갈아가며), 1개 이상의 소정수를 단위로 하여 본딩 와이어를 인출함으로서, 본딩 와이어를 밀착 배치한 고밀도 실장이 가능해지며, 와이어 본딩 작업도 하기 쉬워진다.
또한, 상술한 바와 같이 본딩 와이어를 이용하여 메모리 칩과 모듈 기판간의 접속을 실시하는 대신에, 납땜 볼이나 금 볼 등의 도전성 재료를 통해 모듈 기판상의 기판용 패드와 메모리 칩 상의 칩용 패드를 접합할 수도 있으며, 이와 같은 플립 칩 실장을 함으로써, 실장 면적이 메모리 칩의 칩 사이즈와 거의 동일하게 되며, 또한 고밀도 실장이 가능해진다.
또한, 본 발명의 메모리 모듈은 2개 이상의 메모리 칩을 단위로 하여 반도체 웨이퍼를 잘라내어 모듈 기판에 실장함으로써, 개별적으로 잘라내어 실장하는 경우보다도 실장 면적을 작게 할 수 있으며, 모듈 기판상에서의 위치 결정도 쉬워진다. 또한, 부품 수가 줄기 때문에 작업 공정을 간략화할 수 있다. 구체적으로는 직사각형 형상의 메모리 칩을 긴 변을 통해 연속적으로 잘라내는 경우와, 짧은 변을 통해 연속적으로 잘라내는 경우를 생각해 볼 수 있다. 또한, 2개 이상을 단위로 하여 잘라낸 메모리 칩과 모듈 기판을 접속하는 경우에는, 상술한 바와 같이 본딩 와이어를 이용하는 경우나 도전성 재료를 통해 플립 칩을 실장하는 경우를 생각할 수 있는데, 어느 경우든, 개별적으로 메모리 칩을 잘라내어 실장하는 경우에 비해, 메모리 칩의 위치 결정 등의 수고가 적어져 작업성을 향상시킬 수 있다.
또한, 본 발명의 메모리 모듈은 모듈 기판의 두께 방향으로 복수의 요부(凹部)를 형성하고, 이들 요부와 그 주변의 메모리 칩 실장면을 도전성 재료로 형성함으로써, 이들 요부를 외부 접속 단자로서 이용할 수 있으며, 특히 리드 선을 인출할 필요가 없어지기 때문에 메모리 모듈과 동일 사이즈에 따른 실장이 가능해진다.
또한, 상술한 바와 같이, 모듈 기판의 측면에 요부를 형성하여 외부 접속 단자로 하는 경우 외에, 메모리 칩 실장면과 반대측 모듈 기판의 표면에 외부 접속 단자를 형성하도록 하여도 된다. 이와 같이, 모듈 기판의 표면에 외부 접속 단자를 형성함으로써, 본 발명의 메모리 모듈을 납땜 볼 등의 도전성 재료를 이용하여 다른 기판에 실장할 수 있으며, 역시 메모리 모듈과 동일 사이즈로의 실장이 가능해진다.
또한, 상술한 모듈 기판에 형성된 외부접속단자의 일부를 구성하는 어드레스 단자의 수를 메모리 칩의 어드레스 단자 수와 동일하게 함으로서, 외부접속단자의 총수를 적게 할 수 있다. 즉, 메모리 모듈에 포함되는 각 메모리 칩의 데이터를 액세스할 때에 공통 어드레스를 지정하게 하면, 어드레스 단자가 각 메모리 칩에서 공통으로 사용될 수 있으며, 그 단자수를 줄일 수 있다. 마찬가지로, 모듈 기판에 형성된 외부 접속 단자의 일부를 구성하는 각종 제어 단자를 각 메모리 칩에서 공용화함으로써, 외부 접속 단자의 총수를 적게 할 수 있다.
이하, 본 발명을 적용한 메모리 모듈에 대하여 도면을 참조하면서 구체적으로 설명한다.
도 1은 일 실시 형태에 따른 메모리 모듈의 개략을 나타낸 평면도, 도 2는 도 1의 선 A-A'를 따라 절취한 상태의 단면도이다. 도 1에 나타낸 바와 같이, 메모리 모듈(10)은 반도체 웨이퍼로부터 개별적으로 잘려나온 4개의 메모리용 베어 칩 (1; bare chip)을 모듈 기판(2) 위에 와이어 본딩에 의해 COB(chip on board) 실장한 것이다. 각 메모리용 베어 칩(1)은 예를 들면 4M×4 비트 구성으로서, 16M 비트의 메모리 용량을 갖는 DRAM이며, 모든 메모리용 베어 칩(1)이 직사각형 형상을 하고 있으며, 그 긴 변에 평행하게 중앙 일열로 복수의 패드(3)가 형성되어 있다.
또한, 모듈 기판(2)은 SO-DIMM(small outline dual inline memory module) 기판에 실장 가능한 외형 칫수를 가지고 있으며, 모듈 기판(2)의 중앙 부근에는 길이 방향으로 평행하게 일열로 복수의 패드(4)가 형성되어 있다. 이들 패드(4)를 사이에 끼고 양측으로 2개씩 메모리용 베어 칩(1)이 실장되며, 모듈 기판(2)의 패드 (4)가 늘어선 방향과 각 메모리용 베어 칩(1)의 패드(3)가 늘어선 방향은 거의 평행으로 되어 있다. 바꾸어 말하면, 서로의 긴 변이 인접하도록 배치된 2개의 메모리용 베어 칩(1) 사이에, 각 패드(3)와 병행하도록, 모듈 기판(2)상에 복수의 패드 (4)가 형성되어 있다. 상술한 패드(3)가 칩용 패드에, 패드(4)가 기판용 패드에 각각 대응한다.
모듈 기판(2)의 패드(4)와 메모리용 베어 칩(1)의 패드(3)는 각각 본딩 와이어(5)에 의해 접속되어 있다. 본딩 와이어(5)는 도 1에 나타낸 바와 같이, 패드(4)의 양측에 위치하는 메모리용 베어 칩(1)으로부터 교호로 인출되며, 각 본딩 와이어(5)의 형상이나 길이는 거의 동일해지고 있다.
이와 같이, 서로의 긴 변이 인접하도록 배치된 2개의 메모리용 베어 칩(1) 사이에 모듈 기판(2)상의 패드(4)가 집중되어 있기 때문에, 각 메모리용 베어 칩 (1)의 외측에 따로 따로 패드(4)를 형성할 경우에 비해, 패드(4) 전체가 점유하는 면적을 작게 할 수 있으며, 메모리 모듈(10)의 소형화 및 고밀도 실장화가 가능해진다.
또한, 모듈 기판(2)의 패드(4)를 사이에 끼고 서로 이웃하도록 배치된 2개의 메모리용 베어 칩(1)의 방향을 통일시킨 경우에는 인접하는 2개의 메모리용 베어 칩(1)의 동일 종류 패드(3)에 대응하는 모듈 기판(2)상의 2개의 패드(4)를 인접 위치에 형성할 수 있다. 따라서, 이들 2개의 패드(4)끼리를 접속할 경우에는 모듈 기판(2) 표면에 배선 패턴을 추가하는 것만으로 충분하며, 모듈 기판(2) 내부의 다른 배선층을 이용하여 접속을 실시할 필요가 없으며, 모듈 기판(2)의 배선을 간략화할 수 있다.
본딩 와이어(5)를 접속할 때, 본딩 와이어(5)의 높이가 너무 낮아 그 일부가 메모리용 베어 칩(1)의 단부에 접촉되면, 단락(쇼트)이나 열에 의한 단선(斷線) 등의 원인이 되어, 역으로 본딩 와이어(5)와 메모리용 베어 칩(1)과의 거리를 너무 떨어뜨리면 메모리 모듈(10)의 높이가 너무 높아지기 때문에, 본딩 와이어(5)가 메모리용 베어 칩(1)에 접촉하지 않을 정도의 아슬아슬한 높이에서 와이어 본딩을 실시하는 것이 바람직하다.
그런데, 본 실시형태의 메모리 모듈(10)은 도 2에 나타낸 바와 같이, 와이어 본딩된 메모리용 베어 칩(1)의 상면을 수지(6)로 덮어 단선 등을 방지하고 있다. 수지(6)를 두껍게 형성하면, 메모리 모듈(10)의 높이가 너무 높아지기 때문에, 모듈 기판(2)의 바깥 둘레 근방에 소정 높이의 실링 프레임(7)을 설치하고, 이 실링 프레임(7)의 내부에 수지(6)를 흘려 보내, 수지 두께가 실링 프레임(7)의 높이와 일치하도록 하고 있다. 이에 따라, 메모리 모듈(10) 높이의 불균일을 확실히 억제할 수 있다.
또한, 본 실시 형태의 메모리 모듈(10)은 소위 LCC(leadless chip carrier) 방식에 의해 SO-DIMM 기판 등의 각종 기판에 실장된다. 도 3은 도 1에 나타낸 메모리 모듈(10)의 일부분을 나타내는 사시도이다. 도 3에 나타낸 바와 같이, 모듈 기판(2)의 외측면에는 요부(凹部) 형상으로 형성된 외부 접속 단자(8)가 형성되며, 이들 외부 접속 단자(8)는 모듈 기판(2) 표면 또는 내측에 형성된 배선 패턴(9)을 통해 모듈 기판 표면의 패드(4)와 전기적으로 접속되어 있다. 또한, 이들 외부 접속 단자(8)의 요부에 땜납을 흘려 보냄으로써, SO-DIMM 기판 등과의 전기적인 접속과 동시에 기계적으로도 고정하고 있다.
이와 같이, 본 실시형태의 메모리 모듈(10)은 외측면의 외부접속단자(8)에 땜납을 흘려보냄으로써 다른 기판에 실장할 수 있기 때문에, 실장 면적이 거의 모듈 사이즈와 일치하고 있으며, 게다가 각 모듈 기판(2)에는 패키징되어 있지 않은 메모리용 베어 칩(1; bare chip)이 4개 실장되어 있다. 따라서, 메모리 모듈(10)을 실장하는 다른 기판에서 볼 때, 최신 메모리 실장 기술 중 하나인 CSP(chip size package) 방식보다도 일보 전진한 CSM(chip size module) 방식에 의한 실장이 가능해진다.
또한, 본 실시형태의 메모리 모듈(10)은 반도체 웨이퍼 위에 형성된 메모리용 베어 칩(1)을 잘라내어 패키징하지 않고 모듈 기판(2)에 실장하기 때문에, 작은 면적의 모듈 기판(2)에 복수개(예를 들면 4개)의 메모리용 베어 칩(1)을 무리없이 실장할 수 있다.
또한, 외부접속단자(8)의 수는 종래 메모리 IC의 단자수와 그다지 다르지 않기 때문에, 통상의 메모리 IC를 개별적으로 SO-DIMM 등에 실장할 경우에 비하여 배선수를 훨씬 적게 할 수 있으며, 제조 공수와 제조 코스트를 대폭 저감할 수 있다. 예를 들면, 도 1과 같이 모듈 기판(2)상에 4M×4비트 구성인 16M 비트의 메모리용 베어 칩(1)을 4개 실장하여 4M×16비트 구성의 메모리 모듈(10)을 실현하는 경우를 생각해보면, 어드레스 단자는 4개의 메모리용 베어칩(1)에서 공통으로 사용할 수 있으며, 서입 인에이블(write enable) 단자나 칩 인에이블(chip enable) 단자 등의 제어단자도 대부분은 공통적으로 사용할 수 있다. 일예로서, CAS 단자를 제외한 서입 인에이블 단자, 아웃 풋(output) 인에이블 단자 및 RAS 단자를 모든 메모리용 베어 칩(1)에서 공용하는 것이 가능하기 때문에, 메모리 모듈(10)의 외부 접속단자 (8)의 수는 각 메모리용 베어 칩(1)의 패드(3) 총수와 그다지 변함이 없게 된다.
도 4는 본 실시형태의 메모리 모듈(10)을 SO-DIMM 기판(11)에 실장한 상태를 나타내는 평면도로서, 도 4(a)는 SO-DIMM 기판(11)의 한쪽 면을, 도 4(b)는 다른 쪽 면을 각각 나타내고 있다. 도 4에 나타낸 SO-DIMM 기판(11)에는 양쪽 면에 각각 2개씩 메모리 모듈(10)이 실장되어 있으며, 각 메모리 모듈(10)에 대해 2개씩 노이즈 방지용 콘덴서(12; 이하, "패스컴"이라 한다)가 설치되어 있다. 또한, 한쪽 면에는 각 메모리용 베어 칩(1)의 체크 등을 실시하기 위한 콘트롤러(13)가 실장되어 있다. 각 메모리 모듈(10)은 상술한 바와 같이 LCC 방식에 의해 실장되며, 패스컴 (12)과 콘트롤러(13)는 SMT(surface mount technology) 방식에 의해 실장된다.
도 5는 도 4에 나타낸 SO-DIMM의 회로도이며, 간략화를 위해 콘트롤러(13)나 패스컴(12)을 생략한 상태가 도시되어 있다. 도 5의 일점 쇄선으로 둘러싸인 부분이 각 메모리 모듈(10)에 대응하고 있다. 각 메모리용 베어 칩(1)이 갖는 각종 제어단자 중 CAS 단자를 제외한 서입 인에이블(write enable) 단자(WE), 아웃 풋 인에이블(output enable) 단자(OE), RAS 단자나 어드레스 단자(A0∼10)는 모든 메모리용 베어 칩(1)에서 공통적으로 접속되어 있다. 따라서, 이들 단자에 대해서는 메모리 모듈(10)내에서 각 메모리용 베어 칩(1) 끼리를 접속함과 동시에, 하나의 외부 접속단자(8)를 대응시키는 것만으로 충분하기 때문에, 메모리 모듈(10)의 외부 접속단자 수를 최소로 줄일 수 있다.
도 4 및 도 5에 나타낸 SO-DIMM 기판(11)은 한 쪽편 8개, 양면에서 합계 16개의 메모리 IC를 실장한 것과 동일해지며, 예를 들면 메모리 모듈(10)에 포함되는 각 메모리용 베어 칩(1)을 4M×4비트 구성으로 하면, 각 메모리 모듈(10)의 메모리 용량은 8M 바이트로서, SO-DIMM 전체의 메모리 용량은 32M 바이트가 된다.
또한, 본 발명은 상기 실시 형태에 한정되는 것은 아니며, 본 발명의 요지 범위 내에서 여러 가지 변형 실시가 가능하다. 예를 들면, 상술한 실시 형태에서는 반도체 웨이퍼 상에 형성된 메모리용 베어 칩(1)을 1개 단위로 잘라내는 예를 설명하였는데, 잘라내는 단위는 2개 이상이어도 된다. 패드(3)가 2열 이상으로 늘어서도록 복수개 단위로 잘라내어 메모리 모듈(10)의 모듈 기판(2)에 실장하면, 실장면적을 더욱 작게 할 수 있으며, 메모리 모듈(10)의 외형 칫수를 더욱 작게 할 수 있다. 또한, 복수개 세트로 하여 잘라내면, 모듈 기판(2)에 실장할 때의 위치 결정이 쉬워지게 되어, 반도체 웨이퍼를 잘라내는 수고도 줄어든다.
도 6(a), 도 6(b)는 모두 2개의 메모리용 베어 칩(1)을 단위로 하여 반도체 웨이퍼로부터 잘라내는 예를 나타내고 있으며, 도 6(a)는 직사각형 형상의 메모리용 베어 칩(1)의 긴 변을 통해 인접하도록 배치되어 있는 2개의 메모리용 베어 칩(1)을 잘라내기의 단위로 하는 예를 나타내며, 도 6(b)는 메모리용 베어 칩 (1)의 짧은 변을 통해 인접하도록 배치되어 있는 2개의 메모리용 베어 칩(1)을 잘라내기의 단위로 하는 예를 나타내고 있다. 도 6(b)와 같은 잘라내기를 실시한 경우에는 도 1과 마찬가지로 모듈 기판(2)의 중앙 부근에 패드(4)를 형성하면 되는데, 도 6(a)와 같은 잘라내기를 한 경우에는 모듈 기판(2)의 외측으로 패드(4)를 형성할 필요가 있다.
또한, 도 1에서는 일렬로 늘어선 복수의 패드(3)를 갖는 메모리용 베어 칩(1)을 실장하는 예를 설명하였으나, 복수 열로 늘어선 복수의 패드(3)를 갖는 메모리용 베어 칩을 이용하여 메모리 모듈을 구성하여도 된다.
도 7은 중앙 부근에 2열로 늘어선 복수의 패드(3)를 갖는 메모리용 베어 칩 (1a)을 이용하여 구성된 메모리 모듈(10a)의 평면도이다. 도 7에 나타낸 바와 같이, 이 경우에는 도 1에 나타낸 메모리 모듈(10)과는 달리, 모듈 기판(2a)의 외주측에도 패드(4)를 형성하는 것이 바람직하다. 또한, 모듈 기판(2a)의 중앙 부근에 형성된 패드(4)에 대해서는 도 1과 마찬가지로 양측의 메모리용 베어 칩으로부터 교호로 본딩 와이어(5)를 인출함으로써, 고밀도 실장이 가능해진다. 또한, 각 메모리용 베어 칩(1a)의 중앙 부근에 2열로 복수의 패드(3)를 형성하는 것이 아니라, 도 8에 나타낸 바와 같이, 각 메모리용 베어 칩의 바깥 둘레 부근에 2열로 패드(3)를 형성하도록 하여도 된다.
또한, 도 7 및 도 8은 직사각형 형상을 갖는 메모리용 베어 칩의 긴 변에 평행으로 2열로 복수의 패드(3)를 형성하였지만, 도 9에 나타낸 바와 같이 짧은 변을 따라 형성된 바깥 둘레 부근에 2열로 복수의 패드(3)를 형성하도록 하여도 된다. 또한, 도 10에 나타낸 바와 같이, 각 메모리용 베어 칩의 짧은 변에 평행이 되도록 중앙 부근의 2열로 복수의 패드(3)를 형성하도록 하여도 된다. 이 경우에는 복수의 패드(3)가 늘어선 방향과 수직 방향으로 본딩 와이어(5)를 인출하지 않고, 도 10에 나타낸 바와 같이 패드(3) 부근을 향해 본딩 와이어(5)를 인출하는 것이 바람직하다. 혹은 메모리용 베어 칩의 긴 변의 길이에 따라서는 도 11에 나타낸 바와 같이, 복수의 패드(3)가 늘어선 방향과 수직 방향으로 본딩 와이어(5)를 인출하도록 하여도 된다.
또한, 도 1에서는 모듈 기판(2)의 패드(4) 양측에 실장된 메모리용 베어 칩 (1)으로부터 교호로 본딩 와이어(5)를 인출하고 있는데, 도 12에 나타낸 메모리 모듈(10b)과 같이, 복수개를 단위로 하여 교호로 본딩 와이어(5)를 인출하여도 된다. 이와 같은 와이어 본딩을 실시하면, 불량이 된 메모리용 베어 칩(1)의 교환 작업이 용이해진다.
또한, 도 1에서는 모듈 기판(2)상에 패드(4)를 일렬로 형성한 예를 설명하였지만, 패드(4)를 2열 이상으로 형성하여도 된다. 도 13은 모듈 기판(2)상에 2열로 패드(4)를 형성하고(이하, "패드 열"이라 부른다), 이들 패드 열을 사이에 끼고 양측으로 메모리용 베어 칩(1)을 실장한 예를 나타내고 있다. 각 메모리용 베어 칩(1)의 각 패드(3)는 근접 거리에 있는 열의 패드(4)를 뛰어넘어, 거리적으로 떨어진 열의 패드(4)와 각각 본딩 와이어(5)로 접속되어 있다. 이와 같은 와이어 본딩에 의해, 본딩 와이어(5)의 높이를 보다 낮게 억제할 수 있으며, 본딩 작업도 하기 쉬워진다. 또한, 본딩 와이어(5)가 교차하고 있는 분만큼 인접하는 메모리용 베어 칩 (1) 끼리를 접근시켜 배치할 수 있기 때문에, 메모리용 베어 칩(1)의 고밀도 실장이 가능해진다.
또한, 도 14는 모듈 기판상의 패드(4)를 부분적으로 2열로 형성하고, 그 이외의 패드(4)를 양측의 메모리용 베어 칩에서 공용한 메모리 모듈의 구성을 나타낸 도면이다. 도 14에 나타낸 바와 같이, 2개의 메모리용 베어 칩(1) 사이에 끼인 영역에 1열 또는 2열로 늘어서듯이 복수의 패드(4)가 형성되어 있으며, 일열로 늘어선 패드(4)에는 양측 메모리용 베어 칩(1)으로부터 연장된 본딩 와이어(5)가 공통으로 접속되어 있다. 어드레스 단자나 각종 제어 단자와 같이 각 메모리용 베어 칩 (1)에서 공통적으로 접속되는 단자에 대해서는 모듈 기판상의 패드(4)에 2개의 본딩 와이어(5)를 접속함으로써 패드(4)의 공용화를 도모하고 있으며, 패드(4)의 총수를 전(全) 메모리용 베어 칩(1)의 패드(3) 총수보다도 적게 할 수가 있다. 또한, 일부 패드(4)에 2개의 본딩 와이어(5)를 접속함으로써, 이 공통 패드(4)를 통해 2개의 본딩 와이어(5)끼리의 접속도 동시에 행할 수 있기 때문에, 모듈 기판내의 배선량을 적게 할 수 있다. 예를 들면, 다층 기판을 이용하여 모듈 기판을 구성하는 경우에 비하여 모듈 기판의 층수를 적게 할 수 있으며, 메모리 모듈의 코스트를 저감할 수 있다.
또한, 도 1에서는 4개의 메모리용 베어 칩(1)을 포함하여 메모리 모듈(10)을 구성하는 예를 설명하였는데, 메모리 모듈(10)에 실장되는 메모리용 베어 칩(1)의 수는 4개로 한정되는 것이 아니며, 2개 이상이면 특별히 제한은 없다. 단, 너무 많은 메모리용 베어 칩(1)을 실장하면, 메모리 모듈(10)의 불량율이 높아질 우려가 있다. 따라서, 실장할 메모리용 베어 칩(1)의 비트 수나 메모리 용량을 고려에 넣어, 또한 몇 비트 구성의 메모리 모듈(10)을 제조할 지에 따라 실장할 메모리용 베어 칩(1)의 수를 결정하는 것이 바람직하다. 통상의 컴퓨터 기기는 메모리 용량을 4의 배수로 관리하는 것이 많기 때문에, 모듈 기판에 실장하는 메모리용 베어 칩(1)의 수도 짝수개가 바람직하다.
도 15는 2개의 메모리용 베어 칩을 이용하여 구성한 메모리 모듈의 구성을 나타내는 도면이다. 예를 들면, 도 1에 나타낸 모듈 기판(2)에 64M 비트의 용량을 갖는 메모리용 베어 칩을 실장하고자 하는 경우에는 4개를 실장하는 것은 불가능하기 때문에, 혹은 메모리 모듈 전체의 용량이 그다지 커지지 않아도 되는 경우에는 도 15에 나타낸 바와 같이 2개의 메모리용 베어 칩을 이용하여 메모리 모듈을 구성하면 된다. 또한, 도 16에 나타낸 바와 같이, 4개의 메모리용 베어 칩을 동일 방향으로 일열로 늘어서게 배치하여 메모리 모듈을 구성하도록 하여도 된다.
또한, 상술한 실시형태에서는 완성한 메모리 모듈(10)을 LCC 방식에 의해 SO-DIMM 등의 다른 기판에 실장하는 예를 설명하였는데, BGA(ball grid array) 방식에 따른 실장을 실시하여도 된다. 도 17은 BGA 방식의 개략을 설명하는 도면이다. 도 17에 나타낸 바와 같이, BGA 방식의 경우, 메모리 모듈(10c)의 칩 실장면에 복수개의 외부 접속용 패드(21)를 형성하고, 이들 패드(21)에 범프(22; 돌기)를 설치한다. 그리고, 메모리 모듈(10c)를 뒤로 뒤집어서 메모리 모듈(10c)의 패드(21)를 범프(22)를 통해 SO-DIMM 기판(23) 등의 패드(24)와 접합한다. 이와 같이, BGA 방식의 경우, 범프(22)를 사이에 끼고 접합하기 때문에, 메모리 모듈(10c)의 높이가 LCC 방식보다도 높아진다는 결점은 있으나, 메모리 모듈(10c)의 외측면에 외부 접속 단자(8)를 형성할 필요가 없다는 장점을 가지며, 또한 본딩 와이어(5)가 불필요하여 고밀도 실장이 가능한 점에서는 LCC 방식과 동일하다.
또한, 상술한 실시 형태에서는 모듈 기판(2)에 각종 용량(16M 비트나 64M 비트)의 DRAM을 실장하는 예를 설명하였지만, 싱크로너스 DRAM이나 SRAM 혹은 플래쉬 ROM 등의 다른 종류의 메모리용 베어 칩(1)을 실장하는 것도 가능하다.
또한, 도 2에서는 모듈 기판(2)의 외측 부근에 실링 프레임(7)을 형성하여 수지(6)를 흘려보내는 예를 설명하였으나, 모듈 기판(2)의 칩 실장면을 수지(6)로 굳히는 방법은 도 2의 예에 한정되지 않으며, 예를 들면 도 18(a)에 나타낸 바와 같이 사출 성형에 의해 트랜스퍼 몰드를 형성하는 경우, 혹은 도 18(b)에 나타낸 바와 같이 실링 프레임(7)이나 다이(금형) 등을 이용하지 않고 단순히 수지(6)를 칩 실장 부분으로 흘러보내는 방법 등이 있다. 도 18(a)의 방법은 다이가 필요하게 되는데, 성형 시간을 단축할 수 있기 때문에 대량 생산에 적합하며, 도 18(b)의 방법은 수지(6)의 높이를 일정하게 유지하는 것이 어렵지만 코스트면에서 유리하다.
또한, 본 실시 형태의 메모리 모듈(10)은 도 19에 나타낸 바와 같이, 메모리용 베어 칩(1)의 단부로서, 본딩 와이어(5)를 인출하는 측의 변을 따라 절연성 돌기(30)를 형성하도록 하여도 된다. 이 절연성 돌기(30)를 형성한 후에, 본딩 와이어(5)의 인출을 실시함으로써, 확실히 본딩 와이어(5)와 메모리용 베어 칩(1)의 절연 상태를 확보할 수 있다.
또한, 상술한 실시 형태에서는 메모리용 베어 칩을 모듈 기판에 와이어 본딩에 의해 COB 실장하는 예를 설명하였는데, 플립 칩 실장을 실시하여도 된다. 이 경우에는 더욱 고밀도 실장이 가능해지기 때문에, 메모리 모듈(10)의 외형 칫수를 더욱 작게 할 수 있다. 도 20은 메모리용 베어 칩을 플립 칩 실장하는 경우의 모듈 기판을 나타낸 도면이며, 도 1에 나타낸 메모리용 베어 칩(1)을 플립 칩 실장하는 경우의 모듈 기판이 도시되어 있다. 도 20에 나타낸 바와 같이, 도 1에 나타낸 메모리용 베어 칩(1)의 패드(3)와 같은 간격으로 모듈 기판상에 패드(4')를 형성하고, 이들 패드(4')와 메모리용 베어 칩(1)의 패드(3)가 마주 보도록 배치함으로써, 플립 칩 실장을 실시할 수 있다.
또한, 도 7, 도 8, 도 9에 나타낸 메모리용 베어 칩은 떨어진 위치에 2열로 패드(3)가 형성되어 있기 때문에 플립 칩 실장에 적합하다. 또한, 도 10에 나타낸 메모리 칩은 중앙의 2열로 패드(3)가 집중되어 있기 때문에, 플립 칩 실장한 경우에는 그 부착상태가 불안정해질 우려가 있다. 따라서, 도 21(a) 혹은 (b)에 나타낸 바와 같이, 메모리용 베어 칩의 짧은 변에 가까운 단부에 수개의 패드를 형성하는 것이 바람직하다.
또한, COB 실장 대신에, 글래스 기판상에 칩을 실장하는 소위 COG(chip on glass) 실장이나 COF(chip on film)실장을 실시하여도 좋으며, 모듈 기판(2)의 재질은 적절히 변경할 수 있다.
상술한 바와 같이, 본 발명에 따르면, 반도체 웨이퍼로부터 잘라낸 복수의 메모리 칩을 패키징하지 않고 모듈 기판상에 실장하고 있기 때문에, 메모리 칩을 고밀도 실장할 수 있다. 따라서, 작은 면적의 모듈 기판에 복수의 메모리 칩을 무리 없이 실장할 수 있다. 또한, 본 발명의 메모리 모듈은 SO-DIMM 등의 각종 메모리 기판이나 머더 보드에 직접 접속할 수 있기 때문에, 통상의 패키징된 메모리 칩을 이용할 경우에 비해 메모리 용량을 늘릴 수 있다.

Claims (18)

  1. 반도체 웨이퍼로부터 잘라낸 복수의 메모리 칩을 모듈 기판상에 실장하고, 복수의 상기 메모리 칩 각각과 신호를 주고 받기 위한 외부 접속 단자를 상기 모듈 기판에 형성한 것을 특징으로 하는 메모리 모듈.
  2. 제 1 항에 있어서, 직사각형 형상의 상기 메모리 칩을 가로 세로 2개씩 상기 모듈 기판상에 실장한 것을 특징으로 하는 메모리 모듈.
  3. 제 1 항에 있어서, 직사각형 형상의 2개의 상기 메모리 칩을 각 메모리 칩의 긴 변을 인접시켜 상기 모듈 기판상에 실장한 것을 특징으로 하는 메모리 모듈.
  4. 제 1 항에 있어서, 상기 모듈 기판은 적어도 일열로 형성된 복수의 기판용 패드로 이루어진 패드 열을 가지며,
    상기 패드 열을 사이에 끼고 상기 모듈 기판상의 양측에 상기 메모리 칩을 같은 수만큼씩 실장한 것을 특징으로 하는 메모리 모듈.
  5. 제 4 항에 있어서, 상기 메모리 칩 각각은 상기 메모리 칩의 긴 변을 따라 적어도 일열로 형성된 복수의 칩용 패드로 이루어진 패드 열을 가지며,
    상기 메모리 칩상의 패드 열과 상기 모듈 기판상의 패드 열이 거의 평행하게 되도록 상기 메모리 칩을 상기 모듈 기판상에 실장한 것을 특징으로 하는 메모리 모듈.
  6. 제 5 항에 있어서, 상기 메모리 칩상에 형성된 상기 칩용 패드와 상기 모듈 기판상에 형성된 상기 기판용 패드를 각각 본딩 와이어로 접속한 것을 특징으로 하는 메모리 모듈.
  7. 제 6 항에 있어서, 상기 본딩 와이어는 1개 이상의 소정수를 단위로 하여, 상기 모듈 기판상의 패드열 양측에 배치된 상기 메모리 칩으로부터 교호로 인출되는 것을 특징으로 하는 메모리 모듈.
  8. 제 1 항에 있어서, 상기 모듈 기판은 2열로 형성된 복수의 기판용 패드로 이루어진 패드 열을 가지며,
    상기 모듈 기판상에 형성된 2열의 상기 패드 열을 사이에 끼고 상기 모듈 기판상의 양측에 상기 메모리 칩을 같은 수만큼씩 배치하며, 2열의 상기 패드열 중 한쪽에 포함되는 복수의 상기 기판용 패드와, 이 한쪽 패드열와 떨어진 위치에 있는 상기 메모리용 베어 칩상에 형성된 칩용 패드를 각각 본딩 와이어로 접속한 것을 특징으로 하는 메모리 모듈.
  9. 제 1 항에 있어서, 상기 모듈 기판은 실장되는 복수의 상기 메모리 칩 각각에 대응하여 형성된 복수의 기판용 패드를 가지며,
    상기 메모리 칩은 상기 모듈 기판상의 복수의 상기 기판용 패드 각각에 대응하는 위치에 형성된 복수의 칩용 패드를 가지며,
    대응하는 상기 기판용 패드와 상기 칩용 패드 각각을 도전성 재료를 통해 접합한 것을 특징으로 하는 메모리 모듈.
  10. 제 1 항에 있어서, 상기 반도체 웨이퍼에 형성된 상기 메모리 칩을 2개 이상을 단위로 잘라내어 상기 모듈 기판에 실장한 것을 특징으로 하는 메모리 모듈.
  11. 제 10 항에 있어서, 상기 반도체 웨이퍼에는 각각의 긴 변을 따라 적어도 일열로 늘어선 복수의 칩용 패드를 갖는 직사각형 형상의 복수개의 상기 메모리 칩이 형성되어 있으며,
    상기 직사각형 형상의 긴 변을 통해 인접되어 있는 복수의 상기 메모리 칩을 단위로 하여 상기 반도체 웨이퍼로부터 잘라내는 것을 특징으로 하는 메모리 모듈.
  12. 제 10 항에 있어서, 상기 반도체 웨이퍼에는 각각의 긴 변을 따라 적어도 일열로 늘어선 복수의 칩용 패드를 갖는 직사각형 형상의 복수개의 상기 메모리 칩이 형성되어 있으며,
    상기 직사각형 형상의 짧은 변을 통해 인접되어 있는 복수의 상기 메모리 칩을 단위로 하여 반도체 웨이퍼로부터 잘라내는 것을 특징을 하는 메모리 모듈.
  13. 제 10 항에 있어서, 복수개를 단위로 하여 잘여나온 상기 메모리 칩을 본딩 와이어를 이용하여 상기 모듈 기판에 실장한 것을 특징을 하는 메모리 모듈.
  14. 제 10 항에 있어서, 상기 모듈 기판은 복수개를 단위로 하여 잘려나온 상기 메모리 칩에 대응하여 형성된 복수의 기판용 패드를 가지며,
    상기 메모리 칩은 상기 모듈 기판상의 복수의 상기 기판용 패드 각각에 대응하는 위치에 형성된 복수의 칩용 패드를 가지고,
    대응하는 상기 기판용 패드와 상기 칩용 패드 각각을 도전성 재료를 통해 접합한 것을 특징으로 하는 메모리 모듈.
  15. 제 1 항에 있어서, 직사각형 형상인 상기 모듈 기판의 서로 마주보는 적어도 한 세트의 2변을 따라 상기 모듈 기판의 두께 방향으로 복수의 요부(凹部)를 형성하고, 이들 요부와 그 주변의 상기 메모리 칩 실장면을 도전성 재료로 형성함으로서 상기 요부를 외부 접속 단자로서 이용하는 것을 특징으로 하는 메모리 모듈.
  16. 제 1 항에 있어서, 상기 모듈 기판의 한 쪽면으로서, 상기 메모리 칩 실장면과 반대측 면에, 상기 외부 접속 단자를 형성한 것을 특징으로 하는 메모리 모듈.
  17. 제 1 항에 있어서, 상기 모듈 기판에 형성된 복수의 상기 외부 접속 단자에 포함되는 어드레스 단자의 수를 상기 메모리 칩의 어드레스 단자 수와 동일하게 한 것을 특징으로 하는 메모리 모듈.
  18. 제 1 항에 있어서, 상기 메모리 칩의 각각은 서입 인에이블(write enable) 단자, 아웃 풋 인에이블(output enable) 단자, RAS 단자 및 CAS 단자를 포함하는 복수의 제어 단자를 구비하고 있으며, 이들 제어 단자 중 상기 CAS 단자 이외의 제어 단자를 각 메모리 칩 사이에서 공통으로 접속한 것을 특징으로 하는 메모리 모듈.
KR1019990703952A 1996-11-12 1997-11-07 메모리 모듈 KR20000053048A (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP31552696 1996-11-12
JP9-124868 1997-04-28
JP12486897 1997-04-28
JP8-315526 1997-04-28
JP9-199376 1997-07-09
JP9199376A JPH1117099A (ja) 1996-11-12 1997-07-09 メモリモジュール

Publications (1)

Publication Number Publication Date
KR20000053048A true KR20000053048A (ko) 2000-08-25

Family

ID=27314996

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990703952A KR20000053048A (ko) 1996-11-12 1997-11-07 메모리 모듈

Country Status (6)

Country Link
US (1) US6208546B1 (ko)
EP (1) EP0954028A4 (ko)
JP (1) JPH1117099A (ko)
KR (1) KR20000053048A (ko)
TW (1) TW371733B (ko)
WO (1) WO1998021752A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100723486B1 (ko) * 2005-05-12 2007-05-30 삼성전자주식회사 심/딤 구조를 가지는 메모리 모듈 및 메모리 시스템

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5484959A (en) * 1992-12-11 1996-01-16 Staktek Corporation High density lead-on-package fabrication method and apparatus
US6188595B1 (en) * 1998-06-30 2001-02-13 Micron Technology, Inc. Memory architecture and addressing for optimized density in integrated circuit package or on circuit board
JP2000315776A (ja) 1999-05-06 2000-11-14 Hitachi Ltd 半導体装置
DE10131939B4 (de) * 2001-07-02 2014-12-11 Qimonda Ag Elektronische Leiterplatte mit mehreren bauartgleichen gehäusegefaßten Halbleiterspeichern
US7371609B2 (en) * 2001-10-26 2008-05-13 Staktek Group L.P. Stacked module systems and methods
US7656678B2 (en) * 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US7026708B2 (en) * 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US7202555B2 (en) * 2001-10-26 2007-04-10 Staktek Group L.P. Pitch change and chip scale stacking system and method
US6956284B2 (en) * 2001-10-26 2005-10-18 Staktek Group L.P. Integrated circuit stacking system and method
US6611052B2 (en) 2001-11-16 2003-08-26 Micron Technology, Inc. Wafer level stackable semiconductor package
JP2003318358A (ja) * 2002-04-24 2003-11-07 Mitsubishi Electric Corp 半導体メモリモジュール
JP2004055080A (ja) * 2002-07-23 2004-02-19 Renesas Technology Corp 半導体メモリモジュールおよびそれに用いる半導体チップの製造方法
DE10317018A1 (de) * 2003-04-11 2004-11-18 Infineon Technologies Ag Multichipmodul mit mehreren Halbleiterchips sowie Leiterplatte mit mehreren Komponenten
KR100609011B1 (ko) * 2003-12-05 2006-08-03 삼성전자주식회사 웨이퍼 레벨 모듈 및 그의 제조 방법
US7760513B2 (en) * 2004-09-03 2010-07-20 Entorian Technologies Lp Modified core for circuit module system and method
US7606040B2 (en) * 2004-09-03 2009-10-20 Entorian Technologies, Lp Memory module system and method
US7423885B2 (en) * 2004-09-03 2008-09-09 Entorian Technologies, Lp Die module system
US20060049513A1 (en) * 2004-09-03 2006-03-09 Staktek Group L.P. Thin module system and method with thermal management
US20060050492A1 (en) * 2004-09-03 2006-03-09 Staktek Group, L.P. Thin module system and method
US20060261449A1 (en) * 2005-05-18 2006-11-23 Staktek Group L.P. Memory module system and method
US7468893B2 (en) * 2004-09-03 2008-12-23 Entorian Technologies, Lp Thin module system and method
US7443023B2 (en) * 2004-09-03 2008-10-28 Entorian Technologies, Lp High capacity thin module system
US7511968B2 (en) * 2004-09-03 2009-03-31 Entorian Technologies, Lp Buffered thin module system and method
US7324352B2 (en) * 2004-09-03 2008-01-29 Staktek Group L.P. High capacity thin module system and method
US7522421B2 (en) * 2004-09-03 2009-04-21 Entorian Technologies, Lp Split core circuit module
US7606050B2 (en) * 2004-09-03 2009-10-20 Entorian Technologies, Lp Compact module system and method
US7606049B2 (en) * 2004-09-03 2009-10-20 Entorian Technologies, Lp Module thermal management system and method
US20060055024A1 (en) * 2004-09-14 2006-03-16 Staktek Group, L.P. Adapted leaded integrated circuit module
US20060072297A1 (en) * 2004-10-01 2006-04-06 Staktek Group L.P. Circuit Module Access System and Method
US20060118936A1 (en) * 2004-12-03 2006-06-08 Staktek Group L.P. Circuit module component mounting system and method
US20060175693A1 (en) * 2005-02-04 2006-08-10 Staktek Group, L.P. Systems, methods, and apparatus for generating ball-out matrix configuration output for a flex circuit
US20060244114A1 (en) * 2005-04-28 2006-11-02 Staktek Group L.P. Systems, methods, and apparatus for connecting a set of contacts on an integrated circuit to a flex circuit via a contact beam
US20060250780A1 (en) * 2005-05-06 2006-11-09 Staktek Group L.P. System component interposer
JP4786976B2 (ja) * 2005-09-13 2011-10-05 パナソニック株式会社 配線基板及びその製造方法、並びに半導体装置
JP2007157763A (ja) * 2005-11-30 2007-06-21 Mitsumi Electric Co Ltd 回路モジュール
US7511969B2 (en) * 2006-02-02 2009-03-31 Entorian Technologies, Lp Composite core circuit module system and method
US7745942B2 (en) * 2006-06-21 2010-06-29 Micron Technology, Inc. Die package and probe card structures and fabrication methods
JP5198785B2 (ja) * 2007-03-30 2013-05-15 ルネサスエレクトロニクス株式会社 半導体装置
JP5338339B2 (ja) * 2009-01-27 2013-11-13 株式会社リコー 液滴吐出ヘッド及びそれを備えた液滴吐出装置、画像形成装置
US9412423B2 (en) 2012-03-15 2016-08-09 Samsung Electronics Co., Ltd. Memory modules including plural memory devices arranged in rows and module resistor units
US20200066676A1 (en) * 2016-02-05 2020-02-27 Hewlett Packard Enterprise Development Lp Dual in-line memory module

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6223146A (ja) * 1985-07-24 1987-01-31 Hitachi Ltd 半導体装置
JPH0666403B2 (ja) * 1986-03-19 1994-08-24 セイコーエプソン株式会社 半導体素子の実装構造
US5191224A (en) * 1987-04-22 1993-03-02 Hitachi, Ltd. Wafer scale of full wafer memory system, packaging method thereof, and wafer processing method employed therein
US5365113A (en) * 1987-06-30 1994-11-15 Hitachi, Ltd. Semiconductor device
JPH01235264A (ja) * 1988-03-15 1989-09-20 Toshiba Corp 半導体集積回路装置
JPH02125653A (ja) * 1988-11-04 1990-05-14 Nec Corp 混成集積回路装置
US5255156A (en) * 1989-02-22 1993-10-19 The Boeing Company Bonding pad interconnection on a multiple chip module having minimum channel width
JPH07147386A (ja) * 1993-09-29 1995-06-06 Toshiba Micro Electron Kk 半導体装置とその製造方法およびそれに用いる器具
US5817530A (en) * 1996-05-20 1998-10-06 Micron Technology, Inc. Use of conductive lines on the back side of wafers and dice for semiconductor interconnects

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100723486B1 (ko) * 2005-05-12 2007-05-30 삼성전자주식회사 심/딤 구조를 가지는 메모리 모듈 및 메모리 시스템

Also Published As

Publication number Publication date
US6208546B1 (en) 2001-03-27
WO1998021752A1 (en) 1998-05-22
EP0954028A4 (en) 2005-05-04
JPH1117099A (ja) 1999-01-22
TW371733B (en) 1999-10-11
EP0954028A1 (en) 1999-11-03

Similar Documents

Publication Publication Date Title
KR20000053048A (ko) 메모리 모듈
US5677569A (en) Semiconductor multi-package stack
US7642635B2 (en) Stacked semiconductor package
US6724074B2 (en) Stack semiconductor chip package and lead frame
US6583365B2 (en) Conductive pads layout for BGA packaging structure
US8344518B2 (en) Apparatus for stacking integrated circuits
US11107795B2 (en) Semiconductor devices with duplicated die bond pads and associated device packages and methods of manufacture
JPH01217996A (ja) 電子装置
US20030067082A1 (en) Apparatus and methods for stacking integrated circuit devices with interconnected stacking structure
JP3904296B2 (ja) メモリシステム
JP3638749B2 (ja) メモリモジュール
JP3799120B2 (ja) 高容量メモリモジュール
JP2001044325A (ja) 半導体装置及び半導体モジュール
JPH0671059B2 (ja) メモリモジュール
JPH1131781A (ja) メモリモジュールおよびメモリシステム
KR950013050B1 (ko) 엘오씨(Lead On Chip)용 리드 프레임
JPH10284681A (ja) メモリモジュール
CN116435286A (zh) 存储芯片颗粒及存储器件
WO1998035293A1 (fr) Systeme de memoire
JPH10294435A (ja) メモリモジュールおよび情報処理装置
KR19980047421U (ko) 3차원 반도체 패키지 모듈
JPH10284682A (ja) メモリモジュール
KR19980048266A (ko) 리드 프레임을 이용한 적층 칩 패키지
JPH10322078A (ja) メモリモジュール
KR19990052812A (ko) 적층형 반도체 패키지 및 그의 제작방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application